Изобретение относите к радиотехнике и может использоватьс при пере даче информации, в частности, в многоканальных системах св зи и телемет рии. Известна многоканальна система св зи, котора содержит на передающе стороне m перемножителей, m - целое число, первые входаг которых вл ютс информацйонньми входами, вторые входы перемножителей подктдачены к выходам формировател сигналов адресой передачи, а выходы к входам блока логической обработки. Выходом подсоединенного к йервому вход передатчика, второй вход которого соединен с синхровыходом формировател сигналов адресов передачи через синхроблок, а на приемной стороне параллельных каналов обработки сигналов, каждый из которых содержит последовательно соединенные перемножитель, интегратор и решающий блок, причем в каждом из каналов пер вый вход перемножител подключен к первому выходу приемника, а второй вход - к соответству|щему выхьду формировател сигналов адресов прием тшстовый вход которого через синхроблок Соединен с вторым выходом приемника ft. Данна система имеет низкую помехоустойчивость. . Наиболее близкой к предалагаемой вл етс многоканальна система Св зи, соде1 ка)цан на передакхцей стороне п перемножителей, п - целое число, первые входы которых вл ютс информационными входами, передатчик и синхроблок, выход которого соедине с доподнителыпш входом передатчика, а на приемной стороне 2 - 1 каналов обработки сигнала, каждый ид которьпс содержит последовательно соединенные перемножитель, интегратор и решающий блок, причем в каждом из каналов обработки сигнала первый вход перемножите л соединен с первым выходом приёмника, а второй вход соединен с соответствукнцим выходом формировател сигналов адресов приема тактовый Вход котррого через синхроблок соединен с вторым выходом приемника, и Дешифратор, входы которого подключены к выходам решающих блоков, каждого канала обработки сигнала С2 Ji Известна система обладает недоста точной помехозащищенностью вследствие нарушени ортогональности формируемых групповых сигналов на передающей стороне, что приводит к взаимному вли нию каналов. Цель изобретени - повьппение помехоустойчивости. Дл достижени поставленной цели в многоканальную систему св зи, содержащую на передающей стороне п перемножителей , п - целое число, первые входы которых Явл ютс информационными входамиj передатчик и синхроблок, выход которого соединен с дополнительньм входом передатчика, а на приемной стороне каналов обраЪотки сигнала , каждый из которых содержит последовательно соединенные перемножитель , интегратор и решающий блок, причем в каждом из каналов обработки сигнала первый вход перемножител соединен с первым выходом приемника, а второй вход соединен с соответствующим выходом формировател сигналов адресов приема, тактовый вход которого через синхроблок соединен с вторым выходом приемника, и дешифратор, входы которого подключены квыходам решающих блоков каждого канала обработки сигнала , на передающей стороне введены делитель частоты Т-триггер и регистр сдвига, при этом вход делител частоты и тактовьй вход регистра сдвига соединены с выходом синхроблока, выход делител частоты подсоединен к вторым входам п перемножителей и к входу установки в единичное состо ние Т-триггера, входы разр дов регистра сдвига соединены с выходами соответствующих п перемножителей, а выход регистра сдвига подсоединен к счетному входу Т-триггера, выход которого подсоединен к информационному входу передатчика. На чертеже представлена структур на злектрйческа схема многоканальной системы св зи. Многоканальна система св зи содер жит на передавшей стороне 1 п перемножителей 2.1, 2.2, ..., 2.п, на первые входы которых поданы информационные сигнал1Н, вторые входы п перемножителей 2. t, 2.2, ..., 2.ii соединены с выходом делител 3 частоты , вход .которого соединен с выходом синхроблока 4, и регистра 5 сдвига, тактовый вход которого соединен с выходом синхроблока 4. Входы разр дов регистра 5 сдвига соединены с выходами соответствуищих п перемножителей 2.1, 2.2, ..., 2.П, выход регистра 5 сдвига соединен со счетным входом Т-триггера 6, вход установки в единичное состо ние которого соединен с выходом делител 3 частоты , выход Т-триггера 6 соединен с первым входом пе.редатчика 7, втврой вход которого соединен с выходом сиИхроблока 4. На приемной стороне В многоканальна система св зи содержит t параллельных каналов 9,1, 9,2, ..,, 9.2 - 1 обработки, каждый из которых содержит последовательно соединенные перемножитель 1О, интегра тор 1 1 , решающий блок 12. В каждом из каналов первый вход перемножител 10 подключен к первому выходу приемника 13, а второй вход -.к соответствующему выходу формировател 14 сигналов адресов приема, тактовый вход которого через синхроблок 15 соединен с вторым выходом приемника 13. Входы дешифратора 16 подключены к выходам решающих блоков 12, приемна 8 и передающа 1 стороны соединены посредством линии 17 св зи. Система работает следующим образом . На передающей стороне 1 информационные сигналы поступают на первые входы перемножителей 2.,l5 2.2, ..., 2п, на вход делител 3 частоты поступают импульсы синхронизации с синхрр: блока 4, делитель 3 частоты делит частоту следовани импу пьсов синхронизации , формиру тем самым временной интервал,соответствующий длительности одного символа информации (одного периода последовательности Урлща). С выхода делител 3 частоты импуль сы поступают на вторые входы перемножителей 2.1, 2.2, ..., 2.п, выходы которых соединены с cooтвeтcтвyющи и входами разр дов регистра 5 сдвига; Таким образом, в начале каждого периода , например, последовательности Уолша в регистр 5 сдвига оказываютс записанными двоичные символы, примем содержимое регистра 5 сдвига однозначно соответствует вектору символов входных информационных сигналов. Под воздействием импульсов синхро низацин, поступающих с выхода сннхроблока 4 на тактовый вход региетрз 5 сдвига, двоична .информаци в регне . ре 5 сдвига сдвигаетс и поступает на счетный вход Т-триггера 6, который в начале каждого периода устанавливаетс в единичное состо ние импульсами , поступающими с выхода делител 3 частоты на вход установки в единичное состо ние Т-триггера 6. Логика работы Т-триггера 6 такова, что он мен ет свое состо ние на противоположное в случае поступлени на его счетный вход логической единицы и остаетс в Прежнем состо нии при поступлении логического нул . На выходе Т-триггера 6 формируютс сигналы, однозначно соответствук чие двоичной информации, котора бы.ла записана в регистре 5 сдвига. В результате на выходе Т-триггера 6 оказываетс сформированным групповой видеосигнал, представл ющий собой двоичную последовательност.ь Уолша, котора поступает на вход передатчика 7. Этот сигнал вместе с .сигналом синхронизации поступающим от синхроблока 4, передаетс с помощью передатчика 7 по линии 17 св зи. На приемной стороне 8 групповой, сигнал с выхода приемника 13 поступает на 2 - 1 параллельных каналов 9.1, 9.2, ...-, 9. 1 обработки. каждый из которых содержит последот вательно coe инeйfв Ie перемножитель 10J интегратор 11 и решающий блок 12. В перемножителе 10 групповой сигнал перемножаетс с соответствующим сигналом адреса приема, поступающим от формировател 14 (генератора двоичных последовательностей Уолюа), который синхронизируетс синхроблоком 15, вырабатывающим сигналы синхронизации из сигнала, который проходит на его вход с второго выхода приемника 13. Сигнал с перемнож тел 10 интегрируетс интегратором 11 и поступает на решакнций блок 12, который,сравнива полученный сигнал с выбранным порогом, принимает решение о прин тии 1 или О. Сигналы с; выходов решак цих блоков 12 всех каналов обработки подаютс на входы дешифратора 16. В зависимости от того, на какой вход дешифратора поступает 1, на его выходах формируютс сигналы, которые соответствуют переданным. Предлагаема многоканальна система св зи обеспечивает повышение помехоустойчивости передачи информации .
(/V/UVA/W4/rA
I Г