SU1451870A1 - Система дл передачи и приема сигналов в противоположных направлени х по одной линии св зи - Google Patents

Abstract

Изобретение относитс  к области радиотехники и св зи и м.б. использовано в системах кабельного телевидени  с промежуточными усилител ми. Цель изобретени  - повышение быстродействи . Система содержит передатчики 1 и 3 соответственно первого и второго сигналдв, приемники 2 и 4 соответственно второго и первого сигналов , формирователь 5 второго сигнала , промежуточный у-ль 6, содержащий у-ль 7 первого сигнала, формирователь 8, селектор 9 второго сигнала. Дл  достижени  цели введены блок 10 выделени  импульсов синхронизации и блок 11 фазировани , состо щий из триггера, интегратора, ключа и зле- мента ИЛИ. Наличие видеосигналов в линии св зи обеспечивает бесперебойное выделение сигналов синхронизации на выходах блока 10 и сигнала на выходе интегратора блока 11. Триггер блока 11 обеспечивает фазирование каждого импульса дополнительных сигналов; поступающих на вход формировател  8 дл  передачи в линию св зи. Этим обеспечиваетс  учет времени задержки дополнительных сигналов на предыдущем участке линии св зи относительно импульсов синхронизации видеосигналов. 1 з.п. ф-лы, 2 ил. ш (Л

Description

JL

4аь СП

00

ч

Фuг.f

Изобретение относитс  к радиотехнике и св зи и может быть использовано в системах кабельного телевидени  с промежуточными усилител ми дл  передачи дополнительных сигналов в реальном масштабе времени.

Целью изобретени   вл етс  повышение быстродействи .

На фиг.1 приведена структурна  электрическа  схема системы дл  передачи и приема сигналов в противоположных направлени х по одной линии - св зи; на фиг.2 - структурна  электрическа  схема блока фазировани .

Система содержит передатчик 1 первого сигнала, приемник 2 второго сигнала, передатчик 3 второго сигнала , приемник 4 первого сигнала, формирователь 5 второго сигнала, проме- жуточньш усилитель 6, содержащий усилитель 7 первого сигнала, формирователь 8, селектор 9 второго сигнала , блок 10 выделени  импульсов синхронизации и блок 11 фазировани , сос то щий из триггера 12, интегратора 13, ключа 14.и элемента ИЛИ 15.

Система дл  передачи и приема сигналов в противоположных направлени х по одной линии св зи работает следую щим образом.

Строчные импульсы видеосигналов первого сигнала синхронизации от п ередатчика 1 через первый участок линии св зи с задержкой на врем  Т., через усилитель 7, второй участо линии св зи с з.адержкой на врем  Т, поступают на вхгзд приемника 4, где используютс  дл  синхронизации передаваемой системой информации.

Приемник 4 на выходе выдел ет импульсы синхронизации, под воздействием которых по заднему фронту формирователь 5 выдел ет и тем самым фазирует , а передатчик 3 формирует вто рые сигналы-импульсы дл  передачи их в противоположном направлении. Одновременно передатчик 3 вьщел ет сигналы запирани  приемника 4.

Импульсы второго сигнала через вто рой участок линии св зи г. задержкой на врем  Т поступают на вход селектора 9, выдел ютс  им и запоминаютс  в триггере 12 блока 11 на врем  до заднего фронта очередного импульса синхронизации видеосигналов от усилител  7.

Во врем  передачи дополнительных сигналов и их зпоминани  передача

видеосигналов через св зи не прерываетс . При этом выдел емые блоком 10 импульсы синхронизации видеосигналов блокируют работу селектора 9 на всю длительность, а при формировании заднего фронта фазируют MO-I мент считывани  информации с триггер 12 блока 11.

Сигналы с выхода блока 11 поступают на вход формировател  8, где формируютс  в импульсы второго сигнала и передаютс  во встречном видеосигналам направлении через второй

н

участок линии св зи с задержкой Т вход приемника 2. В приемнике 2 сигналы последовательного кода дополнительной информации селектируютс , преобразуютс  в параллельный код, дешифрируютс  и выдел ютс  на соответствующем выходе приемника.

В течение длительности сигналов синхронизации, формируемых в передатчике 1,работа приемника 2 блокирована .

Наличие видеосигналов в линии св зи обеспечивает бесперебойное выделение,сигналов синхронизации на выходах блока 10 и сигнала на выходе интегратора 13, при котором ключ 14 находитс  в закрытом состо нии. В этом случае триггер через элемент ИШ 15 обеспечивает фазирование каждого импульса дополнительных сигналов , которые затем поступают на вход формировател  8 дл  передачи в линию св зи. Этим обеспечиваетс  уче времени задержки дополнительных сигналов на предыдущем участке линии св зи относительно импульсов синхронизации видеосигналов.

Если видеосигналы в линии св зи отсутствуют, то на выходе блока 10 импульсы синхронизации не выдел ютс , а интегратор 13 своим сигналом удерживает ключ 14 в открытом состо нии . Шунтиру  второй вход с выхода блока 11, ключ 14 обеспечивает пр мую передачу дополнительных сигналов через элемент ИЛИ 15 без их фазировни  .

Claims (1)

1. Система дл  передачи и приема сигналов, в противоположных направлени х по одной линии св зи, содержаща  передатчик первого сигнала и приемник второго сигнала, выход и

314

вход которых объединины и подключены к первому участку линии св зи, а бло-кирующий вход приемника второго сигнала подключен к второму выходу передатчика первого сигнала, приемник первого сигнала и последовательно соединенные формирователь второго сигнала и передатчик второго сигнала , первый и второй выходы которого подключены соответственно к первому и второму входам приемника первого сигнала, выход которого соединен с управл ющим входом формировател  второго сигнала, а первый выход передатчика второго сигнала подключен к второму участку линии св зи, а также включенный между первым и вторым участками линии св зи своим первым и вторым вьтодами промежуточный усилитель, содержащий усилитель первого сигнала, вход которого соединен с выходом формировател  и  вл етс  первым выводом промежуточного усилител , вторым выводом которого  вл етс  вход селектора второго сигнала, соединенный с выходом усилител  первого сигнала, управл ющий вход которого соединен с другим вы

водом формировател , отличающа с  тем, что, с целью повышени  быстродействи , в промежуточ) усилитель введены последовательно соединенные блок выделени  импульсов синхронизации и блок фазировани , ВЕ.- ход которого подключен к входу формировател , второй вход блока фазировани  подключен к выходу селектора второго сигнала, управл ющий вход которого соединен с вторым выходом блока выделени  импульсов синхронизации, вход которого соединен с дополнительным выходом усилител  первого сигнала.

2, Система по п.1, отличающа  с.   тем, что блок фазировани  содержит триггер и последоват ель- но соединенные интегратор, ключ и элемент I-UTIi, второй вход которого соединен с выходом триггера, первьй вход которого объединен с входом интегратора и  вл етс  первым входом

блока фазировани , вторым входом

которого  вл ютс  объединенные вторые входы триггера и ключа, а выход элемента ИЛИ  вл етс  выходом блока фазировани .

Фиг. г