SU649161A1 - Устройство дл передачи и приема дискретных сообщений - Google Patents

Устройство дл передачи и приема дискретных сообщений

Info

Publication number
SU649161A1
SU649161A1 SU772454791A SU2454791A SU649161A1 SU 649161 A1 SU649161 A1 SU 649161A1 SU 772454791 A SU772454791 A SU 772454791A SU 2454791 A SU2454791 A SU 2454791A SU 649161 A1 SU649161 A1 SU 649161A1
Authority
SU
USSR - Soviet Union
Prior art keywords
information
output
input
register
control unit
Prior art date
Application number
SU772454791A
Other languages
English (en)
Inventor
Федор Григорьевич Киндиренко
Игнат Игнатьевич Сушкевич
Леонард Николаевич Рудый
Леонид Владимирович Грибов
Виктор Степанович Миронов
Original Assignee
Предприятие П/Я А-3327
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3327 filed Critical Предприятие П/Я А-3327
Priority to SU772454791A priority Critical patent/SU649161A1/ru
Application granted granted Critical
Publication of SU649161A1 publication Critical patent/SU649161A1/ru

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Description

Изобретение относитс  к св зи и может использоватьс  в технике передачи дискретной информации в сет х св зи дл  сбора и передачи данных от нескольких оконечных пунктов к центральному приемнику с повышенной веро тностью доведени . Известно устройство дл  передачи и приема дискретных сообщений, содержащее на передающей стороне блок управлени , выходы которого подключены к управл ющим вхо дам информационного и синхронизирующего регистров, выходы которых подключены к входам блока управлени , а на приемной стороне - блок управлени , выходы которого подключены к управл ющим входам счетчика - интегратора, информационного -и синхронизирующего регистров и дещифратора , входы и выход которого соединены соответственно с выходами синхронизирующего регистра и первым входом клапана, второй вход которого соединен с выходом информационного регистра, при этом дополнительные выходы синхронизирующего и информационного регистров и дещифратора подключены к входам блока управлени  1. Однако в известном устройстве низка эффективность использовани  пропускной способности каналов св зи с измен ющейс  во времени веро тностью ощибок из-за отсутстви  адаптации к качеству канала св зи. В св зи с этим возрастает врем  передачи сообщени . Целью изобретени   вл етс  уменьшение среднего времени передачи сообщени . Дл  этого в устройство дл  передачи и приема дискретных сообщений, содержащее на передающей стороне блок управлени , выходы которого подключены к управл ющим входам информационного и синхронизирующего регистров, выходы которых подключены к входам блока управлени , а на приемной стороне - блок управлени , выходы которого подключены к управл ющим входам счетчика-интегратора, информационного и синхронизирующего регистров и дещифратора , входы и выход которого соединены соответственно с выходами синхронизирующего регистра и первым входом клапана, второй вход которого соединен с выходом информационного регистра, при этом дополнительные выходы синхронизирующего и информационного регистров и дешифратора подключены к входам блока управлени , на передающей стороне введены анализатор, формирователь сигнала и последовательно соединенные дешифратор и датчик времени, выход которого подключен к первому дополнительному входу блока управлени , второй дополнительный вход которого соединен с выходом анализатора , вход,которого соединен с третьим дополнительным входом блока управлени , соответствующий выход которого подключен к управл ющему входу формировател  сигнала , информационный вход и выходы которого соединены соответственно с входом информационного регистра и входами дешифратора , на приемной стороне введены анализатор , формирователь сигнала, блок ьзмерени  времени, дополнительный регистр и блок оценки качества канала, входы которого соединены соответственно с входом и выходом анализатора, выходом блока измерени  времени и выходом счетчика-интегратора, при этом выход блока оценки качества канала подключен к первому входу дополнительного регистра, второй вход которого соединен с выходом формировател , сигнала, входы которого соединены с выходами информационного регистра и дешифратора, а выход счетчика-интегратора подключен к первому входу блока измерени  времени, вход которого соединен с выходом анализатора, причем дополнительные входы блока управлени  соединены соответственно с входом и выходом анализатора, выходом дополнительного регистра и выходом счетчика-интегратора. На фиг. 1 приведена структурна  электрическа  схема передающей стороны, на фиг. 2 - приемной стороны предложенного устройства. Устройство дл  передачи и,приема дискретных сообщений содержит на передающей стороне (фиг. 1) блок управлени  1, информационный и синхронизирующий регистры 2 и 3, анализатор 4, формирователь 5 сигнала, дешифратор 6 и датчик 7 времени, на прие.мной стороне (фиг. 2) - блок управлени  8, счетчик-интегратор 9, информационный и синхронизирующий регистры 10 и 11, дешифратор 12, клапан 13, анализатор 14, формирователь 15 сигнала, блок 16 измерени  времени, дополнительный регистр 17 и блок 18 оценки качества канала. На передающей стороне обозначены информационный вход 19, первый выход 20 и первый вход 21 канала св зи, на приемной стороне - второй выход 22, второй вход 23 канала св зи и информационный выход 24. Устройство работает следующим образом . По информационному входу 19 на передающей стороне на информационный регистр 2 поступает сообщение, подлежащее передаче . После фиксации информации в информационном регистре 2 происходитзан тие канала св зи. Это осуществл етс  с помощью анализатора 4, который посто нно подключен к первому выходу 20 канала св зи, и при отсутствии в канале св зи информации от других передатчиков выдает сигнал разрешени  на блок управлени  1, который после этого записывает в синхронизирующий регистр 3 комбинацию синхронизации и запускает устройство на передачу. На выходах информационного регистра 2 и синхронизирующего регистра 3 формируютс  соответственно информационна  и синхронизирующа  рекуррентные последовательности , которые суммируютс  по модулю два в блоке управлени  1, образу  объединенную последовательность, котора  поступает на первый вход 21 канала св зи в течение времени , задавае.мого датчиком 7 вре.мени. При первом выходе в канал св зи, когда на передающей стороне в формирователе 5 и дешифраторе 6 отсутствует информаци  о текущем качестве канала св зи, датчик 7 устанавливает врем  передачи в расчете, например , на среднее качество канала св зи. Одновременно с вводом информации в информационный регистр 2 и передачей ее в канал св зи происходит формирование опознавател  в формирователе 5. Каждому состо нию информационного регистра 2 соответствует определенный опознаватель, вырабатываемый формирователем 5. С выхода 22 канала св зи на приемной стороне поступает прин та  из канала св зи объединенна  кодова  последовательность , котора  поступает на входы анализатора 14. блока управлени  8 и блока 18 оценки качества канала. Анализатор 14 определ ет принадлежность информации данному устройству путем проверки структуры информации, а зате.м выдает сигнал запуска на блок управлени  8, блок 16 измерени  времени и блок 18. Врезультате объединенна  кодова  последовательность с блока управлени  8 поступает на вход информационного регистра 10. Информационный регистр 10, работа  вместе с блоком управлени  8, выдел ет из суммарной последовательности синхронизирующую , котора  записываетс  в синхронизирующий регистр 11, который вместе с блоком управлени  8 провер ет синхронизирующую последовательность на принадлежность к разрешенной. Процесс продолжаетс  до тех пор, пока в синхронизирующем регистре 11 будет записан участок длиной 1 правильно прин той синхронизирующей последовательности . В результате этого срабатывает счетчик-интегратор 9. Сигнал с выхода счетчика-интегратора 9, свидетельствующий об окончании приема, поступает на вход блока управлени  8, который отключает информационный регистр 10 от канала св зи и включает режим декодировани  информации . В результате рекуррентные информационна  и синхронизирующа  последовательности синхронно прокручиваютс  в информационном и синхронизирующем регистрах 10 и 11 до тех пор, пока в последнем по витс  комбинаци  синхронизации. Дешифратор 12, настроенный на эту комбинацию , формирует сигнал, который поступает на первый вход клапана 13 и открывает последний , разреша  считывание информации с информационного регистра 10 на информационный выход 24. Выходной сигнал дешифратора 12 поступает также на формирователь 15. Формирование опознавател  в формирователе 15 осуществл етс  так же, как в формирователе 5 на передающей стороне . Выработанный опознаватель в виде кодовой ко.мбинации с выхода формировател  15 записываетс  в дополнительный регистр 17.
В регистр 17 поступает с блока 18 кодова  ко.мбинаци  оценки качества канала, соответствующа  текущему состо нию- канала св зи, и записываетс  в его соответствующие  чейки.
Оценка качества канала на приемной стороне осуществл етс  следующим образом.
После получени  с выхода анализатора 14 сигнала о начале приема запускаютс  блоки 16 и 18. В блоке 18 осуществл етс  оценка первичных параметров сигнала, например, соотнощение сигнал/щум, но которому определ етс  текущее состо 1 ие канала св зи, В блоке 16 осуществл етс  подсчет времени приема сообщени . Врем  приема  вл етс  функцией качества канала.
После с)абатывани  счетчика-ии.тегратора 9 результат измерени  времени приема с блока 16 переноситс  в блок 18, который запоминает этот результат.
После прекращени  поступлени  информации с выхода 22 срабатывает анализатор 14. Под действием выходного сигнала анализатора 14 блок 18 осуществл ет интегральную оценку качества канала св зи и вводит информацию о текущем состо нии канала св зи в соответствующие  чейки донолнитапьного регистра 17. Сформированный таким образо.м сигнал (квитанци ), содержащий опознаватель, соответствующий прин тому сообщению, и комбинацию, соответствующую текущему состо нию канала св зи, поступает с выхода дополнительного регистра 17 на блок управлени  8, который разрешает прохождение квитанции на второй вход 23 канала св зи.
Кодова  комбинаци  квитанции поступает на передающую сторону с первого выхода 20 канала св зи и попадает в блок управлени  1, который вместе с фор.мирователем 5 производит декодирование квитанции, выдел   комбинацию опознавател  и комбинацию , отражающую состо ние канала. После сравнени  опознавател , сформированного на передающей стороне, с прин тым опознавателем дешифратор 6 производит дещифрирование комбинации состо ни  канала и устанавливает в датчике 7 врем  передачи в расчете на обеспечение требуемой веро тности приема сообщени  на приемной стороне . После этого устройство готово к передаче следующего сообщени .

Claims (1)

1. Авторское свидетельство СССР № 431638, кл. Н 04 L 3/00, 1972.
SU772454791A 1977-02-21 1977-02-21 Устройство дл передачи и приема дискретных сообщений SU649161A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772454791A SU649161A1 (ru) 1977-02-21 1977-02-21 Устройство дл передачи и приема дискретных сообщений

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772454791A SU649161A1 (ru) 1977-02-21 1977-02-21 Устройство дл передачи и приема дискретных сообщений

Publications (1)

Publication Number Publication Date
SU649161A1 true SU649161A1 (ru) 1979-02-25

Family

ID=20696395

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772454791A SU649161A1 (ru) 1977-02-21 1977-02-21 Устройство дл передачи и приема дискретных сообщений

Country Status (1)

Country Link
SU (1) SU649161A1 (ru)

Similar Documents

Publication Publication Date Title
EP0330222A2 (en) Method and system for switching radio frequency
JPS61184014A (ja) 時分割多元接続通信における初期接続方式及び装置
US5808766A (en) Method for measuring a signal transmission delay time, central station, terminal station and network to perform this method
SU649161A1 (ru) Устройство дл передачи и приема дискретных сообщений
US4038605A (en) Message preamble detector
JPH0983608A (ja) 時刻同期装置
RU2004109157A (ru) Способ передачи пакетных данных
JPS6242544B2 (ru)
JPH04241547A (ja) 回線品質チェック方法
JPH06104957A (ja) ディジタル信号受信装置
JPH098671A (ja) バス伝送システム
RU2099887C1 (ru) Способ передачи команд управления между объектами, разнесенными в пространстве, и устройство для его осуществления
JPS6025934B2 (ja) 同期制御方式
SU786042A1 (ru) Устройство дл приема дискретных сигналов
JP2690284B2 (ja) データ信号の誤り訂正方法
JPH10503065A (ja) 短文音信用スロット選択受信中の無線一方向通信系における長文音信送受信
SU944146A1 (ru) Система передачи и приема дискретной информации
SU563729A1 (ru) Система передачи данных черех атс с информационной обратной св зью
SU1713112A1 (ru) Система передачи дискретной информации с промежуточным накоплением
SU1555864A1 (ru) Устройство дл приема кодированных сигналов
SU915279A1 (ru) Устройство автоматического контроля каналов тональной частоты1
SU1462498A1 (ru) Устройство дл передачи информации во взаимном двустороннем радиоканале
JPS59107661A (ja) デ−タ通信方式
SU930721A1 (ru) Устройство регулировани избыточности в симплексных системах св зи
RU2000668C1 (ru) Устройство дл межканального фазировани систем передачи данных