JPS6025934B2 - 同期制御方式 - Google Patents
同期制御方式Info
- Publication number
- JPS6025934B2 JPS6025934B2 JP55032861A JP3286180A JPS6025934B2 JP S6025934 B2 JPS6025934 B2 JP S6025934B2 JP 55032861 A JP55032861 A JP 55032861A JP 3286180 A JP3286180 A JP 3286180A JP S6025934 B2 JPS6025934 B2 JP S6025934B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- pattern
- signal
- synchronization signal
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Description
【発明の詳細な説明】
本発明はデータの開始時点を含んだ信号系列を複数回送
信することによりフェーデイングやバーストがあっても
同期可能な同期制御方式に関するものである。
信することによりフェーデイングやバーストがあっても
同期可能な同期制御方式に関するものである。
従来、伝送データ、たとえばファクシミリの画情報を伝
送するシステムにおいては、受信装置が伝送データを講
捉りできるよう、伝送データに先行して一定のパターン
の同期信号を複数回伝送することが行われている。
送するシステムにおいては、受信装置が伝送データを講
捉りできるよう、伝送データに先行して一定のパターン
の同期信号を複数回伝送することが行われている。
すなわち、同期信号群として受信側でフレ−ム同期をと
るため、第１図に示すような一定のパターン地をｌｑ団
送り、続いて鳩を反転したＭｏを１回送ることが行われ
る。一定パターンＭｏは代表的な１５ビットのランダム
パターンとして、たとえば“０００１００１１０１０１
１１１”が用いられる。このパターンを受信側でシフト
レジスタに記録し、予め格納しておいた舷の基準パター
ンを謙出して受信したパターンと比較し、ハフマンの距
離の最小の時点を検出して受信Ｍｏパターンを判定し、
これと最大のハフマンの距離（１５ビット）を有するＭ
ｏパターンを２回検出した点がフレーム同期点となる。
この構成はかなり複雑なものとなり、とくにフエーデイ
ングやバーストノイズが存在した場合の判定回路を導入
すると非常に複雑なものとなる。本発明の目的はデータ
の開始時点に対しフェーディングやバーストノイズがあ
っても受信側で容易に同期できるようにした送信側から
の同期制御方式を提供することである。
るため、第１図に示すような一定のパターン地をｌｑ団
送り、続いて鳩を反転したＭｏを１回送ることが行われ
る。一定パターンＭｏは代表的な１５ビットのランダム
パターンとして、たとえば“０００１００１１０１０１
１１１”が用いられる。このパターンを受信側でシフト
レジスタに記録し、予め格納しておいた舷の基準パター
ンを謙出して受信したパターンと比較し、ハフマンの距
離の最小の時点を検出して受信Ｍｏパターンを判定し、
これと最大のハフマンの距離（１５ビット）を有するＭ
ｏパターンを２回検出した点がフレーム同期点となる。
この構成はかなり複雑なものとなり、とくにフエーデイ
ングやバーストノイズが存在した場合の判定回路を導入
すると非常に複雑なものとなる。本発明の目的はデータ
の開始時点に対しフェーディングやバーストノイズがあ
っても受信側で容易に同期できるようにした送信側から
の同期制御方式を提供することである。
前記目的を達成するため、本発明の同期制御方式はデー
タに先行して一定のパターンの同期信号が所定回繰返さ
れる同期信号群を伝送して、送信装置および受信装置を
同期せしめて該データを送受するデータ送受システムに
おいて、該同期信号に、該一定パターンの信号から生成
され該同期信号内の位置に応じた量シフトした識別信号
を複数回付加し、該同期信号が該同期信号群の内何れの
同期信号であるかを識別可能ならしめて伝送せしめ、該
データの開始時点を予測可能にすることを特徴とするも
のである。
タに先行して一定のパターンの同期信号が所定回繰返さ
れる同期信号群を伝送して、送信装置および受信装置を
同期せしめて該データを送受するデータ送受システムに
おいて、該同期信号に、該一定パターンの信号から生成
され該同期信号内の位置に応じた量シフトした識別信号
を複数回付加し、該同期信号が該同期信号群の内何れの
同期信号であるかを識別可能ならしめて伝送せしめ、該
データの開始時点を予測可能にすることを特徴とするも
のである。
すなわち、従来ファクシミリシステムでデータの開始時
点は、各々の同期信号に対してはデータの開始時点を指
す信号が含まれていないため、同期信号から画信号に信
号のパターンが変化することを検出することにより識別
している。
点は、各々の同期信号に対してはデータの開始時点を指
す信号が含まれていないため、同期信号から画信号に信
号のパターンが変化することを検出することにより識別
している。
この方式ではデータ開始時点にフェーデイングやバース
トノイズが生ずると、データ開始時点を識別できなくな
る。しかるに本発明では、各々の同期信号に何回目の同
期信号であるかを識別できる信号を、一定パターン信号
から生成して複数回入れることにより、データ開始時点
を識別可能としており、本発明により同期制御を行う場
合は、その後のデータの形式にいかなる制約もないメリ
ットを持っている。
トノイズが生ずると、データ開始時点を識別できなくな
る。しかるに本発明では、各々の同期信号に何回目の同
期信号であるかを識別できる信号を、一定パターン信号
から生成して複数回入れることにより、データ開始時点
を識別可能としており、本発明により同期制御を行う場
合は、その後のデータの形式にいかなる制約もないメリ
ットを持っている。
以下本発明を実施例につき詳述する。
本発明の原理を簡単に説明すると、送信側からデータの
開始時点に先行して信号系列を複数回送信することは第
１図の場合と同様であるが、各信号系列には前述のＭｏ
パターンの後にデータの開始時点との関連を有する識別
情報を付加することにより、複数回の信号系列のうち何
れかが検出されるとこの関連性を基にデータの開始時点
を正確に知ることができる。
開始時点に先行して信号系列を複数回送信することは第
１図の場合と同様であるが、各信号系列には前述のＭｏ
パターンの後にデータの開始時点との関連を有する識別
情報を付加することにより、複数回の信号系列のうち何
れかが検出されるとこの関連性を基にデータの開始時点
を正確に知ることができる。
従って、フェージンやノイズがあってもデータの開始時
点を検出できる可能性が大きい。第２図は本発明による
同期信号系列の１例を示すものである。
点を検出できる可能性が大きい。第２図は本発明による
同期信号系列の１例を示すものである。
すなわち、データの開始時点（黒逆三角印）に先行して
１４回の信号系列を送信する。第１番目の信号系列は最
初に（０１０１……）１８０ビットを設け、次に第１図
と同じＭｏパターンｌｑ固とＭｏ パタ−ン２個を配列
し、最後に鳩パターンを１ビット左にずらしてから反転
させたＭ，パターンを４個設ける。第２番目の以下の信
号系列では最後の４個のパターンをＭｏ／ぐターンを順
次１ビットずつずらしてから反転したＭ２，Ｍ３，・・
・，Ｍ，４の構成としたものである。これからの信号系
列とデータの開始時点との時間的関係は確定されている
から、フェーディングやバーストノイズにより信号系列
の消失が起っても、何れかが完全に検出されると、まず
（０１０１・・・）１８０ビットでスタートし（Ｍｏ鳩
…）ＩＮ固で基本のパターンを検出し、次の（ＭｏＭｏ
）２個でその反転パターンを検出し、最後にこのＭｏパ
ターンからｎビットずらしてから反転したパターンＭｎ
を検出する。データの開始時点はＭ，４パターンの区切
りであるから、ＭｎとＭ，４との時刻の関係位鷹により
、データの開始時点を確定することができる。第３図は
本発明の同期制御方式を実現するための送信側の実施例
回路の説明図である。同図において、データプロセッサ
（ＣＰＵ）１よりのアドレスをアドレデコーダ２を介し
て不揮発性メモリ（ＲＡＭ）８より制御データを、固定
メモリ９より各パターンを読み出し、第２図に示した（
１０１０・・・）１８０ビット、（Ｍ秋ｏ・・・）１の
固、（Ｍｏ ，Ｍｏ ）２個、（Ｍｎ，Ｍｒ・）４個の
順に従い、８ビットまたは７ビットに区分し出力端Ｄｏ
〜Ｄ７よりラツチ回路４に入力し、アドレスデコーダ２
からのクロツクでラツチされ、その出力はシフトレジス
タ５に並列入力される。一方、この区分されたデータの
長さはＣＰＵの出力端Ｄｏ〜Ｄ３よりラツチ回路６に入
力し、アドレスデコーダ２かのクロツクでラツチされ、
その出力がカウンタ７にセットされる。そして外部から
の所定タイミング（ＳＴ）に応じカウンタ７がカウント
されるとともに、シフトレジスタ５より直列データ（Ｓ
Ｄ）が送出される。設定値のカウントが終り桁上げ信号
（ＣＲＹ）が発生するとＣＰＵ１に割込みがかかり次の
区分されたデータが同じ手順により出力される。
１４回の信号系列を送信する。第１番目の信号系列は最
初に（０１０１……）１８０ビットを設け、次に第１図
と同じＭｏパターンｌｑ固とＭｏ パタ−ン２個を配列
し、最後に鳩パターンを１ビット左にずらしてから反転
させたＭ，パターンを４個設ける。第２番目の以下の信
号系列では最後の４個のパターンをＭｏ／ぐターンを順
次１ビットずつずらしてから反転したＭ２，Ｍ３，・・
・，Ｍ，４の構成としたものである。これからの信号系
列とデータの開始時点との時間的関係は確定されている
から、フェーディングやバーストノイズにより信号系列
の消失が起っても、何れかが完全に検出されると、まず
（０１０１・・・）１８０ビットでスタートし（Ｍｏ鳩
…）ＩＮ固で基本のパターンを検出し、次の（ＭｏＭｏ
）２個でその反転パターンを検出し、最後にこのＭｏパ
ターンからｎビットずらしてから反転したパターンＭｎ
を検出する。データの開始時点はＭ，４パターンの区切
りであるから、ＭｎとＭ，４との時刻の関係位鷹により
、データの開始時点を確定することができる。第３図は
本発明の同期制御方式を実現するための送信側の実施例
回路の説明図である。同図において、データプロセッサ
（ＣＰＵ）１よりのアドレスをアドレデコーダ２を介し
て不揮発性メモリ（ＲＡＭ）８より制御データを、固定
メモリ９より各パターンを読み出し、第２図に示した（
１０１０・・・）１８０ビット、（Ｍ秋ｏ・・・）１の
固、（Ｍｏ ，Ｍｏ ）２個、（Ｍｎ，Ｍｒ・）４個の
順に従い、８ビットまたは７ビットに区分し出力端Ｄｏ
〜Ｄ７よりラツチ回路４に入力し、アドレスデコーダ２
からのクロツクでラツチされ、その出力はシフトレジス
タ５に並列入力される。一方、この区分されたデータの
長さはＣＰＵの出力端Ｄｏ〜Ｄ３よりラツチ回路６に入
力し、アドレスデコーダ２かのクロツクでラツチされ、
その出力がカウンタ７にセットされる。そして外部から
の所定タイミング（ＳＴ）に応じカウンタ７がカウント
されるとともに、シフトレジスタ５より直列データ（Ｓ
Ｄ）が送出される。設定値のカウントが終り桁上げ信号
（ＣＲＹ）が発生するとＣＰＵ１に割込みがかかり次の
区分されたデータが同じ手順により出力される。
このようにして第２図に示した信号系列の各パターンが
出力され、これを受信側では何れか１つでも検出されそ
のＭｎパターンの位相ずれビット数ｎが検出されると、
その信号系列とデータ開始点の時間的関係が確定し、同
期可能となる。すなわち、Ｍｎパターンがデータ開始時
点を示す識別情報となり１４個の信号系列がフェーデイ
ングやバーストノイズ等で消失したり妨害されても１個
でも確実に検出されているとデータの開始点を確定する
ことができるものである。以上説明したように、本発明
はデータの開始に先行し一定パターンの信号にデータの
開始時点を示す識別情報を、一定パターンの信号から生
成して複数回付した信号系列を複数回送信するものであ
る。
出力され、これを受信側では何れか１つでも検出されそ
のＭｎパターンの位相ずれビット数ｎが検出されると、
その信号系列とデータ開始点の時間的関係が確定し、同
期可能となる。すなわち、Ｍｎパターンがデータ開始時
点を示す識別情報となり１４個の信号系列がフェーデイ
ングやバーストノイズ等で消失したり妨害されても１個
でも確実に検出されているとデータの開始点を確定する
ことができるものである。以上説明したように、本発明
はデータの開始に先行し一定パターンの信号にデータの
開始時点を示す識別情報を、一定パターンの信号から生
成して複数回付した信号系列を複数回送信するものであ
る。
これにより受信側の検出に大きな負担をかけることなく
、前述のようにフェーディングやバーストノイズ等があ
ってもデータの開始点を正確に検出できる可能性が非常
に高いものとなる。
、前述のようにフェーディングやバーストノイズ等があ
ってもデータの開始点を正確に検出できる可能性が非常
に高いものとなる。
第１図は従来の同期信号系列の説明図、第２図は本発明
の同期信号系列の説明図、第３図は本発明の同期制御方
式を実現するための実施例回路の言 日 で
ＣＰＵ アドレスデコーダ、４，６
はラツチ回路、５はシトレジスタ、７はカウンタ、８は
ＲＡＭ、９はＲＯＭを示す。 ブ，Ｍ 汁２ 図 オ３図
の同期信号系列の説明図、第３図は本発明の同期制御方
式を実現するための実施例回路の言 日 で
ＣＰＵ アドレスデコーダ、４，６
はラツチ回路、５はシトレジスタ、７はカウンタ、８は
ＲＡＭ、９はＲＯＭを示す。 ブ，Ｍ 汁２ 図 オ３図
Claims (1)
- １ データに先行して一定パターンの同期信号が所定回
繰返される同期信号群を伝送して、送信装置および受信
装置を同期せしめて該データを送受するデータ送受シス
テムにおいて、該同期信号に、該一定パターンの信号か
ら生成され該同期信号内の位置に応じた量シフトした識
別信号を複数回付加し、該同期信号が該同期信号群の内
何れの同期信号であるかを識別可能ならしめて伝送せし
め、該データの開始時点を予測可能にすることを特徴と
する同期制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55032861A JPS6025934B2 (ja) | 1980-03-15 | 1980-03-15 | 同期制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55032861A JPS6025934B2 (ja) | 1980-03-15 | 1980-03-15 | 同期制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56129452A JPS56129452A (en) | 1981-10-09 |
| JPS6025934B2 true JPS6025934B2 (ja) | 1985-06-21 |
Family
ID=12370621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55032861A Expired JPS6025934B2 (ja) | 1980-03-15 | 1980-03-15 | 同期制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6025934B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63273029A (ja) * | 1987-04-30 | 1988-11-10 | Kyocera Corp | ロ−ドセル |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61205039A (ja) * | 1985-03-08 | 1986-09-11 | Oki Electric Ind Co Ltd | ブロツク同期通信方式 |
| JPS6229332A (ja) * | 1985-07-30 | 1987-02-07 | Nippon Denso Co Ltd | デ−タ通信方式 |
| JPH0526851Y2 (ja) * | 1986-11-28 | 1993-07-07 |
-
1980
- 1980-03-15 JP JP55032861A patent/JPS6025934B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63273029A (ja) * | 1987-04-30 | 1988-11-10 | Kyocera Corp | ロ−ドセル |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56129452A (en) | 1981-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4040022A (en) | Missing clock detection circuit | |
| US3760354A (en) | Error rate detection system | |
| JPS6025934B2 (ja) | 同期制御方式 | |
| US4020449A (en) | Signal transmitting and receiving device | |
| JPH0918461A (ja) | データ受信装置 | |
| US3428944A (en) | Error correction by retransmission | |
| JPS6024616B2 (ja) | 同期制御方式 | |
| US3618020A (en) | Data transmission systems | |
| JP2967649B2 (ja) | 受信同期回路 | |
| RU2000668C1 (ru) | Устройство дл межканального фазировани систем передачи данных | |
| JPS6246099B2 (ja) | ||
| JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
| JPH0338786B2 (ja) | ||
| JPH0548657A (ja) | シリアル伝送方式 | |
| SU932514A1 (ru) | Перфоратор | |
| JPH02260840A (ja) | Ｃｍｉ伝送におけるｃｒｖ信号重畳方式 | |
| JPH0628649A (ja) | サーボ情報抽出装置およびサーボマーク検出装置およびウインドウ生成装置 | |
| JPH11284615A (ja) | プログラムパターンの同期引き込み方法及び符号誤り率測定装置 | |
| JPS6020659A (ja) | デジタルデ−タのエラ−ビツト発生器 | |
| JPS59119949A (ja) | 信号送受信装置 | |
| JPS63229928A (ja) | 同期保護回路 | |
| JPS63197151A (ja) | シリアルデ−タ転送方式 | |
| KR960006678A (ko) | 에러 검출 방법 | |
| JPS6316934B2 (ja) | ||
| NL6804263A (ja) |