JPS6316934B2 - - Google Patents
Info
- Publication number
- JPS6316934B2 JPS6316934B2 JP16485579A JP16485579A JPS6316934B2 JP S6316934 B2 JPS6316934 B2 JP S6316934B2 JP 16485579 A JP16485579 A JP 16485579A JP 16485579 A JP16485579 A JP 16485579A JP S6316934 B2 JPS6316934 B2 JP S6316934B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- signal
- frame
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】
この発明は、非同期直列伝送方式用のデータ受
信装置に関するものである。
信装置に関するものである。
さて、情報処理装置間の非同期信号伝送では、
並列伝送方式と共に、並列信号を時分割多重化
し、直列信号に変換して伝送する直列伝送方式も
かなり使用されている。直列伝送方式では、信号
が一定ビツト数のデータを含むフレーム単位で送
受される。この場合、１フレームの先頭と末尾を
示すフラグが付加されることがあるが、通常は信
号をクロツク抽出が容易な符号に変換して送受す
るため、フラグ無しでも容易にフレームが検出で
きる。
並列伝送方式と共に、並列信号を時分割多重化
し、直列信号に変換して伝送する直列伝送方式も
かなり使用されている。直列伝送方式では、信号
が一定ビツト数のデータを含むフレーム単位で送
受される。この場合、１フレームの先頭と末尾を
示すフラグが付加されることがあるが、通常は信
号をクロツク抽出が容易な符号に変換して送受す
るため、フラグ無しでも容易にフレームが検出で
きる。
第１図は、従来の非同期直列伝送方式用の受信
装置の構成例を示すブロツク図であり、第２図
は、第１図における主要部信号のタイムチヤート
である。第１図において、伝送路１を経て送られ
て来た信号は信号入力端２から受信装置に入力さ
れ、直ちにレシーバ３へ供給される。受信信号は
レシーバ３で波形整形された後、デコーダ４へ供
給される。デコーダ４で、第２図ａに示すような
直列データａが再生されると共に、第２図ｂに示
すクロツクｂが抽出される。直列データａはシフ
トレジスタ５に入力され、多重度、即ち１フレー
ムに含まれるデータのビツト数ｎに等しい回数だ
けクロツクｂでシフトされる。シフトされた直列
データは順次データラツチ回路６へ供給され、ｎ
回シフトされた時点で、第２図ｃに示すような信
号ｃの立上がりを用いてデータラツチ回路６へ取
込まれ、その出力端７には第２図ｄに示すような
データｄがｎ個並列に出力される。
装置の構成例を示すブロツク図であり、第２図
は、第１図における主要部信号のタイムチヤート
である。第１図において、伝送路１を経て送られ
て来た信号は信号入力端２から受信装置に入力さ
れ、直ちにレシーバ３へ供給される。受信信号は
レシーバ３で波形整形された後、デコーダ４へ供
給される。デコーダ４で、第２図ａに示すような
直列データａが再生されると共に、第２図ｂに示
すクロツクｂが抽出される。直列データａはシフ
トレジスタ５に入力され、多重度、即ち１フレー
ムに含まれるデータのビツト数ｎに等しい回数だ
けクロツクｂでシフトされる。シフトされた直列
データは順次データラツチ回路６へ供給され、ｎ
回シフトされた時点で、第２図ｃに示すような信
号ｃの立上がりを用いてデータラツチ回路６へ取
込まれ、その出力端７には第２図ｄに示すような
データｄがｎ個並列に出力される。
上記の信号ｃは直列データａの１フレームが終
了したことを示す信号で、カウンタ８でクロツク
ｂの個数をカウントし、一致回路９でカウンタ出
力が予め設定された多重度ｎに一致したときに出
力される。
了したことを示す信号で、カウンタ８でクロツク
ｂの個数をカウントし、一致回路９でカウンタ出
力が予め設定された多重度ｎに一致したときに出
力される。
この場合、クロツクｂに雑音が重畳され、例え
ば第２図ｂの破線で示すようにクロツクが消失す
ると、第２図ｃの破線で示すように１フレームが
終了した時点では信号ｃは出力されず、次のフレ
ームが送られて来た時点で出力される。このた
め、誤つたデータをデータラツチ回路６に取込む
と共に、１フレーム内のエラーに留まらず、後続
するフレーム全てにエラーが生じる。上記の例で
は、雑音のためにクロツクが消失する場合を示し
たが、逆に雑音でクロツクが余分にカウントされ
た場合も、同様にエラーが波及する。このように
従来の受信装置では、カウンタを用いてフレーム
を検出しているため、いつたんエラーが生じると
後続するフレーム全てにエラーが波及する欠点が
あつた。
ば第２図ｂの破線で示すようにクロツクが消失す
ると、第２図ｃの破線で示すように１フレームが
終了した時点では信号ｃは出力されず、次のフレ
ームが送られて来た時点で出力される。このた
め、誤つたデータをデータラツチ回路６に取込む
と共に、１フレーム内のエラーに留まらず、後続
するフレーム全てにエラーが生じる。上記の例で
は、雑音のためにクロツクが消失する場合を示し
たが、逆に雑音でクロツクが余分にカウントされ
た場合も、同様にエラーが波及する。このように
従来の受信装置では、カウンタを用いてフレーム
を検出しているため、いつたんエラーが生じると
後続するフレーム全てにエラーが波及する欠点が
あつた。
この発明は、上述の如き従来の受信装置におけ
る欠点を解決するためになされたものであり、従
つてこの発明の目的は、クロツクに雑音が重畳さ
れたため誤つたデータの取込みがなされたとき、
そのエラーを雑音の生じたフレーム内のエラーに
とどめ、後続する他のフレームにエラーが波及す
ることのないようにした受信装置を提供すること
にある。
る欠点を解決するためになされたものであり、従
つてこの発明の目的は、クロツクに雑音が重畳さ
れたため誤つたデータの取込みがなされたとき、
そのエラーを雑音の生じたフレーム内のエラーに
とどめ、後続する他のフレームにエラーが波及す
ることのないようにした受信装置を提供すること
にある。
この発明の構成の要点は、非同期式データ受信
装置において、クロツクとクロツクをクロツク周
期の1/2だけ遅延させた信号との論理和から得ら
れる信号を作成し、これをデータを取込むタイミ
ング信号としてラツチ回路に供給するフレーム検
出回路を設けた点にある。
装置において、クロツクとクロツクをクロツク周
期の1/2だけ遅延させた信号との論理和から得ら
れる信号を作成し、これをデータを取込むタイミ
ング信号としてラツチ回路に供給するフレーム検
出回路を設けた点にある。
次に図を参照してこの発明の一実施例を説明す
る。
る。
第３図は、この発明の一実施例を示すブロツク
図であり、第４図は、第３図における主要部信号
のタイムチヤートである。第３図で１０はクロツ
ク周期の1/2の遅延量を有する遅延線、１１は
NOR（論理和の否定）回路である。デコーダ４で
抽出されたクロツクｂは遅延線１０でクロツク周
期の1/2遅延され、第４図ｅに示す信号ｅとなる。
NOR回路１１でクロツクｂと信号ｅとのNORを
とれば、クロツクが出力されている間はローレベ
ル、クロツクが出力されていない間はハイレベル
となる第４図ｆに示すような信号ｆが得られる。
このように遅延線１０とNOR回路１１はフレー
ム検出回路１２を構成し、信号ｆは各フレームが
終了した時点で立上がりを持つのでこれをデータ
をデータラツチ回路６に取込むためのタイミング
信号として使用できる。信号ｆを用いてラツチ回
路６に取込まれた後、その出力端７には第４図ｇ
に示すようなデータｇが出力される。このように
構成した場合、第４図ｂの破線で示すように雑音
のためクロツクが消失したとき、この雑音が生じ
たフレームについては、誤つてデータがラツチ回
路に取込まれる。しかし、常に１フレーム内の信
号のみを用いて論理操作を行つているので、雑音
が生じても他のフレームへエラーが波及すること
はない。このことは雑音で余分なクロツクパルス
が生じたときにも全く同様である。
図であり、第４図は、第３図における主要部信号
のタイムチヤートである。第３図で１０はクロツ
ク周期の1/2の遅延量を有する遅延線、１１は
NOR（論理和の否定）回路である。デコーダ４で
抽出されたクロツクｂは遅延線１０でクロツク周
期の1/2遅延され、第４図ｅに示す信号ｅとなる。
NOR回路１１でクロツクｂと信号ｅとのNORを
とれば、クロツクが出力されている間はローレベ
ル、クロツクが出力されていない間はハイレベル
となる第４図ｆに示すような信号ｆが得られる。
このように遅延線１０とNOR回路１１はフレー
ム検出回路１２を構成し、信号ｆは各フレームが
終了した時点で立上がりを持つのでこれをデータ
をデータラツチ回路６に取込むためのタイミング
信号として使用できる。信号ｆを用いてラツチ回
路６に取込まれた後、その出力端７には第４図ｇ
に示すようなデータｇが出力される。このように
構成した場合、第４図ｂの破線で示すように雑音
のためクロツクが消失したとき、この雑音が生じ
たフレームについては、誤つてデータがラツチ回
路に取込まれる。しかし、常に１フレーム内の信
号のみを用いて論理操作を行つているので、雑音
が生じても他のフレームへエラーが波及すること
はない。このことは雑音で余分なクロツクパルス
が生じたときにも全く同様である。
以上説明したように、この発明による非同期式
データ受信装置を用いれば、１フレーム内の信号
のみを用いてフレーム検出を行う構成となつてい
るから、抽出されたクロツクに雑音が重畳したと
きに、それにより起きるエラーを１フレーム内の
エラーに留め、後続する他のフレームへエラーが
波及することを防止できると共に、回路の簡単化
により低価格化、低消費電力化がはかれる利点が
ある。
データ受信装置を用いれば、１フレーム内の信号
のみを用いてフレーム検出を行う構成となつてい
るから、抽出されたクロツクに雑音が重畳したと
きに、それにより起きるエラーを１フレーム内の
エラーに留め、後続する他のフレームへエラーが
波及することを防止できると共に、回路の簡単化
により低価格化、低消費電力化がはかれる利点が
ある。
第１図は、非同期直列伝送方式用の従来の受信
装置を示すブロツク図、第２図は第１図における
主要部信号のタイムチヤート、第３図はこの発明
による受信装置の一実施例を示すブロツク図、第
４図は第３図における主要部信号のタイムチヤー
トである。 符号説明、１……伝送路、２……信号入力端、
３……レシーバ、４……デコーダ、５……シフト
レジスタ、６……データラツチ回路、７……デー
タ出力端、８……カウンタ、９……一致回路、１
０……遅延線、１１……NOR回路、１２……フ
レーム検出回路。
装置を示すブロツク図、第２図は第１図における
主要部信号のタイムチヤート、第３図はこの発明
による受信装置の一実施例を示すブロツク図、第
４図は第３図における主要部信号のタイムチヤー
トである。 符号説明、１……伝送路、２……信号入力端、
３……レシーバ、４……デコーダ、５……シフト
レジスタ、６……データラツチ回路、７……デー
タ出力端、８……カウンタ、９……一致回路、１
０……遅延線、１１……NOR回路、１２……フ
レーム検出回路。
Claims (1)
- 【特許請求の範囲】 １ 伝送路から受信した信号を波形整形するレシ
ーバと、レシーバ出力信号からデータおよびクロ
ツクを再生するデコーダと、該デコーダで得られ
るデータを前記クロツクを用いてシフトし、かつ
保持するシフトレジスタと、該レジスタにおいて
シフトされたデータを取り込み、かつ保持するラ
ツチ回路と、から成る非同期式データ受信装置に
おいて、 前記クロツクとこれをクロツク周期の1/2だけ
遅延させた信号との論理和出力を作成する手段を
具備し、該手段から得られた論理和出力としての
フレーム検出信号を、前記ラツチ回路に、データ
を取り込むタイミング信号として供給するように
したことを特徴とする非同期式データ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16485579A JPS5689144A (en) | 1979-12-20 | 1979-12-20 | Asynchronous type data receiving device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16485579A JPS5689144A (en) | 1979-12-20 | 1979-12-20 | Asynchronous type data receiving device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5689144A JPS5689144A (en) | 1981-07-20 |
| JPS6316934B2 true JPS6316934B2 (ja) | 1988-04-12 |
Family
ID=15801189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16485579A Granted JPS5689144A (en) | 1979-12-20 | 1979-12-20 | Asynchronous type data receiving device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5689144A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4454383A (en) * | 1982-11-22 | 1984-06-12 | Bell Telephone Laboratories, Incorporated | Asynchronous data transmission method and circuitry |
-
1979
- 1979-12-20 JP JP16485579A patent/JPS5689144A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5689144A (en) | 1981-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1053189A (ja) | ||
| GB1163981A (en) | Improvements in or relating to Time Division Communication Systems | |
| US4247936A (en) | Digital communications system with automatic frame synchronization and detector circuitry | |
| JPS6316934B2 (ja) | ||
| US4607378A (en) | Detector for detecting sync bits in a stream of data bits | |
| CA2052811C (en) | Framing bit sequence detection in digital data communication systems | |
| US5012442A (en) | Bus receiver power-up synchronization and error detection circuit | |
| JP3412927B2 (ja) | フレーム同期回路 | |
| KR900009356Y1 (ko) | 테이프 레코오더의 재생시 지터 흡수회로 | |
| SU578669A1 (ru) | Устройство цикловой синхронизации в системах передачи цифровой информации | |
| SU1656546A1 (ru) | Устройство дл сопр жени ЭВМ с каналом св зи | |
| SU876073A3 (ru) | Устройство декодировани информации | |
| KR200158764Y1 (ko) | 동기식 직렬 수신 장치 | |
| SU1176360A1 (ru) | Устройство дл передачи и приема информации | |
| KR920004447B1 (ko) | 디지탈 오디오 인터페이스의 수신데이타의 사용자 비트 검출회로 | |
| JPH0338786B2 (ja) | ||
| RU2043652C1 (ru) | Устройство для сопряжения эвм с каналом связи | |
| JPH0450777B2 (ja) | ||
| SU1116547A1 (ru) | Устройство дл выделени рекуррентного синхросигнала | |
| SU966927A1 (ru) | Электронный стартстопный распределитель | |
| SU944143A2 (ru) | Устройство дл передачи телеграмм | |
| SU1070538A1 (ru) | Устройство дл селекции информационных каналов | |
| SU1424045A1 (ru) | Устройство дл приема последовательного кода | |
| KR950001927B1 (ko) | 디지탈 데이타 동기 신호 검출회로 | |
| JPS63312754A (ja) | エラ−発生回路 |