SU1070538A1 - Устройство дл селекции информационных каналов - Google Patents
Устройство дл селекции информационных каналов Download PDFInfo
- Publication number
- SU1070538A1 SU1070538A1 SU823480266A SU3480266A SU1070538A1 SU 1070538 A1 SU1070538 A1 SU 1070538A1 SU 823480266 A SU823480266 A SU 823480266A SU 3480266 A SU3480266 A SU 3480266A SU 1070538 A1 SU1070538 A1 SU 1070538A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- trigger
- clock
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
1. УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ ИНФОРМАЦИШНЫХ КАНАЛОВ, содержащее блок- пам ти, счетчик адреса, счетчик тактов,регистр фазы,схему сравнени , выход которой соединен со счетным входом счетчика адреса и управл ющим входом блока пам ти,первый выход которого вл етс первым выходом устройства , а второй выход соединен с информационным входом регистра фазы, выходкоторого соединен с первым входом схемы сравнени , входы установки счетчика адреса, счетчика тактов и регистра фазы вл ютс входом УСТАНОВКА устройства, счетный вход счетчика тактов Явл етс входом тактовых импульсов устройства, о т л и ч а ющ а а с тем, что, с целью повышени надежности устройства путем обеспечени защиты от помех, в него введены сумматор, счетчик помех и блок выделени помех, первый и второй выходы которого .соединены с первым и вторым входами счетчика помех, третий вход которого подключен к входу УСТАНОВКА устройства, а выход соединен с первым входом сумматора, второй вход которого соединен с выходом счетчика тактов, а выход соединен с вторым входом схемы сравнени , первый вхсл блока выделени помех подключен к входу тактовых импульсов устройства, а второй вход блока выделени помех вл етс входом ПУСК устройства. 2. Устройство по п. 1, отличающеес тем, что блок выделени помех содержит первый, второй, третий и четвертый триггеры, первый, второй, третий, четвертый и п тый элементы И, элемент ИЛИ, элемент НЕ, счетчик импульсов, генератор импульсов , регистр сдвига и мультиплексор , информационные входы которого соединены с выходами регист ра сдвига, первый вход которого соединен с выходом элемента ИЛИ и входом генератора импульсов, выход котО рого соединен с первым входом первого элемента И, вторым входом регистра сдвига и синхровходов первого триггера, выход которого вл етс первым выходом блока и соединен с W третьим входом регистрасдвига, первый вход элемента ИЛИ соединен -С выходом второго элемента И, первый вход которого соединен с первым входом третьего элемента И, синхровходами второго и третьего триггеров, первым входом блока и входом элемента НЕ, выход которого соединен с первым входом четвертого элемента И, выход которого соединен с входом установки второго триггера, выход которого вл етс вторым выходом блока и соединен с вторым входом четD1 :о эо вертого элемента И, первый выход мультиплексора соединен с первым входом п того элемента И, выход которого соединен с вторым входом второго элемента И и D-входом первого триггера , второй выход мультиплексора соединен с D-входом второго триггера , второй вход п того элемента И соединен с первым выходом третьего триггера, второй выход которого соединен с вторым входом первого элемента И и первым входом четвертого триггера, выход которого соединен с вторым входом третьего элемента И и D-входом третьего триггера, а вто
Description
рой вход соединен с вторым входом блока, выход третьего элемента И соединен с вторым входом элемента ИЛИ, входами установки первого триггера
и счетчика импульсов, счетный вход которого соединен с выходом первого элемента И, а выход соединен с адресными входами мультиплексора.
Изобретение относитс к вычислительной технике и может быть использовано дл ввода данных в системе обработки измерительной информации.
Известны устройства дл селекции информационных каналов, осуществл ющие селекцию каналов по их временному состо нию и идентификацию их адреса, который передаетс в систеь обработки вместе с сообщением. Временное положение (фаза) сообщений в известных устройствах определ етс путем подсчета синхроимпульсов, сопровождающих каждое сообщение, а вьвделение сообщений осуществл етс путем сравнени текущей фазы с фазой вьщел емого информационного канала 1 .
Однако известные устройства ненадежны в работе в услови х влий« ни помех, особенно если помехам подвергаетс канал передачи синхроимпульса сопровождени , так как в этом случае текущее значение фазы сообщени не будет соответствовать действительному временному положению этого информационного канала.
Наиболее близким по технической сущности к предлагаемому вл етс устройство дл селекции инфор лацион .ных каналов, содержащее счетчик синроимпульсов сопровождени (тактов) слов и последовательно соединенные счетчик адреса, оперативное запоминающее устройство (ОЗУ), регистр фазы и схему сравнени , выход которой соединен с управл ющим входом ОЗУ и входом счета счетчика адреса. Выходы счетчика адреса соединены с адресными входами ОЗУ, второй выход которого вл етс выходом устройства . Входы установки счетчика адреса , счетчика тактов слов и регистра фазы подключены к Шине маркера цикла , счетный вход счетчика тактов слов соединен с шиной тактов
Однако данное устройство также облсодает низкой надежностью из-за искажени тактов слов (пропадение или по вление ложных тактов).
Цель изобретени - повышение надежности работы устройства путем обеспечени защиты от помех.
Поставленна цель достигаетс те что в устройство дл селекции информационных- каналов, содержащее блок пам ти, счетчик адреса, счетчик тактов , регистр фазы и схему сравнени , выход которой соединен со счетным входом счетчика адреса и управл ющим входом блока пам ти, первый выход которого вл етс первым выходом устройства, а второй выход соединен с информационным входом регистра фазы , выход которого соединен с первым входом схемы сравнени , входы установки счетчика адреса, счетчика тактов и регистра фазы вл ютс входом УСТАНОВКА устройства, счетный вход счетчика тактов вл етс входом тактовых импульсов устройства, введены сумматор, счетчик помех и блок выделени помех, первый и второй выходы которого соединены с первым и вторым входами счетчика помех , третий вход которого подключен к входу УСТАНОВКА устройства, а выход соединен с первым входом сумматора , второй вход которого соединен с выходом счетчика тактов, а выход соединен с вторым входом схемы сравнени , первый вход блока выделени помех подключен к входу тактовых импульсов устройства, а второй вход блока выделени помех вл етс входом ПУСК устройства.
Блок вьщелени помех содержит первый, второй, третий и четвертый триггери, первый, второй, третий, четвертый и п тый элементы И, элемент ИЛИ, элемент НЕ, счетчик импульсов , генератор импульсов, регистр сдвига и мультиплексор, информационные входы которого соединены с выходами регистра сдвига, перый вход которого соединен с выходом элемента ИЛИ и входом генератора импульсов , выход которого соединен с первым входом первого элемента И, вторым входом регистра сдвига и синхровходом первого триггера, выход которого вл етс первым выходом блока и соединен с третьим входом регистра сдвига, первый вход элемента ИЛИ соединен с выходом второго элемента И, первый вход которого соединен с первым входом третьего элемента И, синхровходами второго и третьего триггеров, первым входом блока и входом элемента НЕ, выход которого соединен с первым входом четвертого
элемента И, выход которого соединен с входом установки второго триггера, выход которого вл етс вторым выходом блока и соединен с вторым входом четвертого элемента И, первый выход мультиплексора соединен с первым входом п того элемента и, выход которого соединен с вторым входом второго элемента И и D-входом первого триггера, второй выход мультиплексора соединен с D-входом второго триггера, второй вход п того элемента И соединен с первым выходом третьего триггера, второй выход которого соединен с вторым входом первого элемента И ипервым входом четвертого триггера, выход которого соединен с BTOFftiM входом третьего элемента И и D-входом третьего триггера, а второй вход соединен с вторым входом блока, выход третьего элемента И сое динен с вторым входом элемента ИЛИ, входами установки первого триггера и счетчика импульсов,счетный вход которого соединен с выходом nepBOl-o элемента И, а. выход соединен с адрес ными входами мультиплексора.
На фиг. 1 представлена функциональна схема предлагаемого устройства; на, фиг. 2 и 3 - временные диаграымл его работы.
Устройство (фиг. 1) содержит счетчик 1 тактов, счетчик 2 адреса, блок 3 пам ти (ОЗУ), регистр 4 фаэы, схему 5 сравнени , блок 6 выделени помех , .счетчик 7 помех, сумматор 8, вход УСТАНОВКА 9, вход 10 тактовых импульсов. Блок 6 выделени помех содержит четвертый триггер 11, третий элемент И 12, третий триггер 13, первый триггер 14, второй триггер 15 регастр 16 сдвига, мультиплексор 17, счетчик 18 импульсов, генератор 19 импульсов,элемент НЕ 20,элемент ИЛИ, второй элемент НЕ 20, элемент ИЛИ 21, второй элемент И 22, первый элемент и 23, п тый элемент И 24, четвертый элемент И 25, вход 26 ПУСК
На временных диаграммах работы при пропадании такта (фиг. 2) обоэначены импульс 27 на входе-26 (пуска измерени ); сигнал 28 на выходе триггера; такты 11 и 29 на входе 10 тактов; сигнал 30 на первом выходе триггера 13; импульсы 31 на выходе генератора 19; сигналы 32 на
первом(пр мом) выходе МУЛЬТИПЛеКсора 17; сигнал 33 на выходе элемента ИЛИ 21; сигнал 34 на выходе триггера 14
На временных диаграммах работы при по влении ложного такта (фиг. 3) обоэна сены; такты-35 на входе 10; сигнал 36 на выходе триггера 15.
Устройство работает следующим образом .
По сигналу маркера цикла, поступающего на вход 9, устанавливаютс
в исходное (нулевое) состо ние счетчик 1 тактов, счетчик 2 адреса, счечик 7 помех, а в регистр 4 фазы заноситс фаза, определ юща первый выдел емой канал в соответствии с фзой его такта слова. Поступающие на вход 10 такты слов увеличивают содержимое счетчика 1. При равенстве содержимого регистра 4 фаэы и ксща на выходе сумматора 8(и при отсутствии ложных тактов и пропаданий тактов ), равенстве содержимых регистра 4 и счетчика 1 на выходе схемл 5 сравнени формируетс сигнал, по переднему фронту которого .осуществл етс считывание из ОЗУ по адресу в счетчике 2 следук цей фаэы и номера (адреса ), вьщел емого в данном такте канала, а по заднему - добавление единицы к содержимому счетчика 2 адреса. Считанный из ОЗУ адрес, идентифицирующий выделенный канал, передаетс вместе с входным словом в систему обработки.
При наличии помех или возможноети искажени тактов слов перед работой устройства на вход 26 подаетс импульс (фиг. 2, диаграмма 27), устанавливающий триггер 11 (фиг. 2, диаграмма 28). С поступлением так-та слова (фиг. 2, диаграмма 29) устанавливаетс триггер 13 (фиг. 2, диаграмма 30), сбрасываютс в V нулевое состо ние счетчики 18 и 7, регистр 16 сдвига принимает исходное состо ние значени крайнего правого нулевого разр да - единица,значени остальных -нуль), запускаетс генератор 19. Импульсы с выхода генератора 19 (фиг. 2, диаграк а 31) поступают на вход сдвига регистра 16 и через элемент 23 и на вход счетчика 18. По каждому импульсу на выходе генерато| а производитс счет счетчика 18 и сдвиг единицы в регистре 16 влево. Код в счетчике 18 определ ет выбор соответствующего входа мультиплексора 17. Выходы регистра 16 соединены с мультиплексором Таким образом, что в режиме измерени единица , продвигаема по разр дам регистра 16, последовательно поступает на входа мультиплексора 17, выбираекше (подключаемые) значени ми счетчика 18,при этом на первом (пр Кгом ) выходе мультиплексора 17 присутствует высокий уровень (фиг. 2, диагракма 32). Триггер 11 сброшен установленным триггером 13, поэтому по переднему фронту следующего такта слова низкий уровень на D-входе триггера 13 сбрасывает его. Сигналы с выхода триггера 13 блокируют- поступление импульсов через элемент 23 на вход счета счетчика 18 и открывают элемент И 24. В счетчике 18 зафиксировано число импульсов, сформированных на выходе генератора 19 в интервале между двум тактами слов. На выходе элемента 22 формируетс импульс , который через элемент ИЛИ 21 сбрасывает регистр 16 сдвига в исходное состо ние и синхронизирует работу генератора 19 (импульсы на выходе генератора жестко фазированы с сигналами на его входе). Сигналы с выхода генератора 19 вновь продвигают единицу по разр дам регистра 16, как только она достигнет разр да подключенного к входу мультиплексора 17, выбранного кодом со счетчика .18, а на пр мом выходе мультиплек сора 17 и элемента И 24 образуетс высокий уровень. В это врем на входе 10 по вл етс сигнал такта слова который через элементы И 22 и ИЛИ 21 вновь устанавливает в исходное состо ние регистра 16 и синхронизирует генератор 19. И процесс повтор етс Если такт слова пропал, то следую щий импульс, поступающий с выхода генератора 19, фиксирует высокий уровень на D-входе триггера 14 (фиг. диаграмма 34). Сигнеш с выхода триггера 14 поступает на суммирующий вход счетчика 7 помех, увеличива его значение на единицу. На выходе
ОН LZJ сумматора 8 образуетс скорректированное значение текущей фазы. Сигнал, с выхода триггера 14 также записывает единицу в первый разр д регистра 16, сбрасыва другие его разр ды. Далее процесс повтор етс . При по влении лишнего такта слова (фиг. 3, диаграмма 35) фиксируетс высокий уровень на D-входе триггера 15, сигнал с его выхода поступает на вычитаквдий вход счетчика 7, уменьша его значение на единицу. Код на выходе сумматора 8 также соответствует значению текущей фазы. Затем триггер 15 сбрасываетс сигналом с выхода элемента И 25. Период генератора 19 выбираетс равным t, , где Тгу.с..- период поступлени тактов слов; п - целое число, которое устанавливаетс таким , чтобы .j. допустимого колебани периода такта слов. Таким образом, повышаетс надежность функционировани устройства дл селекции информационных каналов как пр пропадании тактов слов, так и при по влении лишних тактов слов, за счет коррекции значений счетчика тактов, что особенно важно при невозможности повторного получени информации.
fTjL
.
3
(риг. 2
jy l fi
3ff
ЦЗие.З
n
Claims (2)
1. УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ ИНФОРМАЦИОННЫХ КАНАЛОВ, содержащее блок- памяти, счетчик адреса, счетчик тактов,регистр фазы,схему сравнения, выход которой соединен со счетным входом счетчика адреса и управляющим входом блока памяти,первый выход которого является первым выходом устройства, а второй выход соединен с информационным входом регистра фазы, выход которого соединен с первым входом схемы сравнения, входы установки счетчика адреса, счетчика тактов и регистра фазы являются входом УСТАНОВКА устройства, счетный вход счетчика тактов является входом тактовых импульсов устройства, отличающееся тем, что, с целью повышения надежности устройства путем обеспечения защиты от помех, в него введены сумматор, счетчик помех и блок выделения помех, первый и второй выходы которого .соединены с первым и вторым входами счетчика помех, третий вход которого подключен к входу УСТАНОВКА устройства, а выход соединен с первым входом сумматора, второй вход которого соединен с выходом счетчика тактов, а выход соединен с вторым входом схемы сравнения, первый вход блока выделения помех подключен к входу тактовых импульсов устройства, а второй вход блока выделения помех является входом ПУСК устройства.
2. Устройство поп. 1, отличающееся тем, что блок выделения помех содержит первый, второй, третий и четвертый триггеры, первый, второй, третий, четвертый и пятый элементы И, элемент ИЛИ, элемент НЕ, счетчик импульсов, генератор импульсов, регистр сдвига и мультиплексор, информационные входы которого соединены с выходами регистра сдвига, первый вход которого соединен с выходом элемента ИЛИ и входом генератора импульсов, выход которого соединен с первым входом первого элемента И, вторым входом регистра сдвига и синхровходов первого с триггера, выход которого является S первым выходом блока и соединен с третьим входом регистра сдвига, •первый вход элемента ИЛИ соединен .с выходом второго элемента И, первый вход которого соединен с первым входом третьего элемента И, синхровходами второго и третьего триггеров, первым входом блока и входом элемента НЕ, выход которого соединен с первым входом четвертого элемента И, выход которого соединен с входом установки второго триггера, выход которого является вторым выходом блока и соединен с вторым входом четвертого элемента И, первый выход мультиплексора соединен с первым входом пятого элемента И, выход которого соединен с вторым входом второго элемента И и D-входом первого триггера, второй выход мультиплексора соединен с D-входом второго триггера, втордй вход пятого элемента И соединен с первым выходом третьего триггера, второй выход которого соединен с вторым входом первого элемента И и первым входом четвертого триггера, выход которого соединен с вторым входом третьего элемента И и D-входом третьего триггера, а вто1070538 рой вход соединен с вторым входом блока, выход третьего элемента И соединен с вторым входом элемента ИЛИ, входами установки первого триггера и счетчика импульсов, счетный вход которого соединен с выходом первого · элемента И, а выход соединен с адресными входами мультиплексора.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823480266A SU1070538A1 (ru) | 1982-08-06 | 1982-08-06 | Устройство дл селекции информационных каналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823480266A SU1070538A1 (ru) | 1982-08-06 | 1982-08-06 | Устройство дл селекции информационных каналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1070538A1 true SU1070538A1 (ru) | 1984-01-30 |
Family
ID=21025596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823480266A SU1070538A1 (ru) | 1982-08-06 | 1982-08-06 | Устройство дл селекции информационных каналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1070538A1 (ru) |
-
1982
- 1982-08-06 SU SU823480266A patent/SU1070538A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР 553465, кл. Н 04 J 3/00, 1975. 2. Авторское свидетельство СССР 489232, кл. Н 04 J 3/00, 1973 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1070538A1 (ru) | Устройство дл селекции информационных каналов | |
SU1128247A1 (ru) | Цифровой дискриминатор | |
SU1259274A1 (ru) | Многоканальное устройство дл сопр жени источников информации с вычислительной машиной | |
JP3412927B2 (ja) | フレーム同期回路 | |
SU1751859A1 (ru) | Многоканальный преобразователь последовательного кода в параллельный | |
SU824210A1 (ru) | Многоканальное устройство приоритета | |
SU1124280A1 (ru) | Устройство дл сопр жени ЭВМ с каналами св зи | |
SU1396136A1 (ru) | Устройство дл сопр жени микроЭВМ с кассетным магнитофоном | |
SU1176360A1 (ru) | Устройство дл передачи и приема информации | |
SU1424045A1 (ru) | Устройство дл приема последовательного кода | |
SU1608657A1 (ru) | Преобразователь код-веро тность | |
SU1113790A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
JPH0338786B2 (ru) | ||
SU1619278A1 (ru) | Устройство дл мажоритарного выбора сигналов | |
SU374594A1 (ru) | ВСЕСОЮЗНАЯ 1"ЛШТНО.Ш(кгт-ЯА / | |
JPS6316934B2 (ru) | ||
SU1283980A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1462304A1 (ru) | Генератор случайных сочетаний | |
SU1686448A1 (ru) | Устройство дл контрол цифровых последовательностей | |
SU736114A1 (ru) | Коммутируемый цифровой коррел тор | |
SU1160389A1 (ru) | Устройство дл вывода информации | |
SU1092715A2 (ru) | Селектор импульсов заданной кодовой комбинации | |
SU907569A1 (ru) | Устройство дл приема последовательного кода | |
SU822187A1 (ru) | Трехканальное резервированноеуСТРОйСТВО дл СиНХРОНизАции СигНАлОВ | |
SU1030989A2 (ru) | Устройство дл приема самосинхронизирующейс дискретной информации |