SU1396136A1 - Устройство дл сопр жени микроЭВМ с кассетным магнитофоном - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть использовано в системах .св зи устройств ввода-вывода с

Известно устройство сопр жени  микроэвм с кассетным накопителем на магнитной ленте, содержащее входную информационную итну, два компаратора , один из которых выполнен на одновибраторе, шесть триггеров, формирователь , два счетчика и два ключа В этом устройстве входной сигнал, считанный с магнитной ленты, поступает на вход компаратора, который на выходе выдел ет логический сигнал, поступающий на формирователь, выраба тызаЕСпдий HMiiyjii-сы в моменты переключени  сигналов и:з нулевого состо ни  в едкннчное. Далее снг Налы поступают во второй компаратор,, собранньш на одновибраторе, который формирует по- сто нньш логический уровень в случаа прихода с i .iarii.HToiljoHa ЧМ-сигнала логической едпиитш и короткие импульсы при поступлении логического нул . Затем запускаютс  два счетчика и три тригтера, с выхода одног о из которых логический уровень пост упает на. сдви говьой pei ncrp на ;з1Ч.;:оде схемы

К недостаткам даггного устройства относ тс  большие; затраты оборудова- пг , 1ал 1чт{е в схемс таких нестабиль {1Ы.Х. элементов, как одновибратор И компаратор, отсутствием возможности коррекщш информации в случае сбо ,,

Наиболее близким к предлагаемом  вл етс  устройство дл  сопр жени  микроэвм с кассетным магнитофоном, содержащее регистр сдвига, таймер, реверсивный счетчик, коммутатор, первьш вход которого соединен через импульсный формирователь с информационным входом устройства и через элемент задержки с первыми входами: первого триггера и первого счетчика, второй вход и выход которого соединены соответственно с тактовым входом устройства и вторы ч входом первого триггера, выходом подключенного к второму входу ксзммутатора, суммирующий и вычитающий входы реверсивного счетчика соединены соответственно с первым и BTopbiN выходами коммутатора , а выход - с первым входом регистра сдвига, второй вход которого подключен к выходу таймера, а выход  вл етс  информационным выходом устройства .

O 5 0 5 0

с

о 5

0

5

В устройстве дл  детектировани  информации-использ тотс  коммутатор и реверсивный счетчик. Коммутатор раздел ет модулирующие импульсы логического нул  или единигуы на два канала , один из которых подключен к суммирующему входу реверсивного счетчика , другой - к вычитающему. При приеме каждого информационного бита в случае по влени  на входе коммутатора импульсов, частота модул ции которых соответствует логической единице 1, реверсивный счетчик увеличивает свои показани , а при приеме частотно-модулированного нул  - уменьшает« При случайном сбое или помехе модулир тощих импульсов информационного бита данные будут зарегистрированы , без искажени  за счет интегрировани  на реверсивном счетчике .0 начале передачи блока данных сигнализирует специальный синхронизирующий: бит, передаваемый.перед блоком данных. Первый модулирующий импульс синхронизирующего бита  вл етс  признаком начала блока данных Прин тый синхронизирующий бит не интегрируетс  на реверсивном счетчике, поэтому возможен ложный прием искаженного в канале передачи синхронизирующего битао Следовательно, недостатками прототипа  вл ютс  низка  помехозащищенность синхронизирующего бита и недостаточна  .достоверность обмена во всей системе в целом.

Целью изобретени   вл етс  повышение достоверности обмена информацией .

Поставленна  цель достигаетс  тем, что в устройство, содержащее регистр сдвига, выход которого  вл етс  информационным выходом устройства , а информационный и сдвиговый входы подключены соответственно к выходам реверсивного счетчика и таймера , су Ф1Ирующий. и вычитающий входы реверсивного счетчика соединены соответственно с информационным и-управл ющим выходами .коммутатора, информа-- ционный вход которого соединен через формирователь импульса с информационным входом устройства, а через элемент задержки - с первьм входом первого триггера и входом сброса первого счетчика, счетным входом и выходом подключенного соответственно к тактовому входу устройства и второму

входу первого триггера, выход которого соединен с управл ющим входом коьгмутатора, введены второй счетчик, два триггера, три элемента И, три элемента ИЛИ и элемент НЕ, причем выход первого элемента ИЛИ соединен с устано-. вочным входом реверсивного счетчика и входом таймера, первый вход - с первыми входами второго и третьего триггеров и выходом первого элемента И, первым входом соединенного с выходом второго триггера, выход третьего триггера подключен к первым вхо- дам второго и третьего элементов И, вторые входы которых соединены с выходом таймера и счетным входом второ . го счетчика, третий вход второго элемента И подключен к первым входам второго и третьего элементов ИЛИ и через элемент НЕ к третьему входу третьего элемента И, выход которого подключен к вторым входам первого и третьего элементов ИЛИ, выход второго счетчика соединен с вторым входом второго элемента ИЛИ, вторые входы второго и третьего триггеров подключены соответственно к выходам второго и третьего элементов ИЛИ, третьим входами соединенных с входом начального сброса устройства, второй вход первого элемента И соединен с управл ющим выходом коммутатора.

На фигс представлена блок-схема предлагаемого устройства; на фиг.2 - временные диаграммы работы устройст- вао

Устройство (фиг.1) содержит шины 1,2 и .3 информационного и тактового входов и входа начального сброса устройства, формирователь 4 импульса, элемент 5 задержки, первые счетчик 6, триггер 7, элемент ИЛИ 8 и элемент И 9, вторые элемент ИЛИ 10 и триггер 11, коммутатор 12, второй счетчик 13, реверсивный счетчик 14, третий триггер 15, второй элемент И 16, третий элемен т ИЛИ 17 шину 18 информационного выхода устройства, регистр 19 сдвига, таймер 20, элемент НЕ 21 и третий элемент И 22,

На фиг„2 обозначены: 23 - огибающа  информационного сигнала; 24 - синхронизирую1ций бит; 25 - информационные биты; 26 - промодулированный информационный сигнал на шине 1; 27 - помеха в виде ложного импульса;

28 - помеха в виде выпадени  импульса; 29 - сигнал на суммирующем входе реверсивного счетчика 14; 30 - сигнал на вычитающем входе реверсивного счетчика 14; 31 - сигнал на выходе триггера 11; 32 - сигнал записи уставки 8,0 в реверсивный счетчик 14; 33 - сигнал на выходе реверсивного счетчика; 34 - выходной сигнал таймера 20; 35 - выходной сигнал триггера 15; 36 - информаци , побитно принимаема  в сдвиговый регистр 19

Уе-тройство работает следующим образом .

Перед началом приема данных по шине 3 подаетс  кратковременньгй импульс , устанавливающий триггер 15 в единичное состо ние, а триггер 11 - в нулевое. Эти состо ни  триггеров 15 и 11  вл ютс  признаком готонное ти системы к приему первого синхронизирующего бита 24„ По шине 1 поступает частотно-модулированньй информационный сигнал 26 (высока  частота модулирует информационньп нуль, низка  - единицу ) на вход формирова-

тел  4, на выходе которого образуетс  сери  узких импульсов, сформированных по переднему фронту входного сигнала С выхода формировател  4 сигналы поступают на входы коммутатора 12 и элемента 5 задержки С выхода элемента 5 задержки задержан- ньй импульс поступает на входы триггера 7 и счетчика 6. С приходом фронта входного сигнала на шину 1

триггер 7 устанавливаетс  в единичное состо ние, а счетчик 6 приводитс  в исходное состо ние, соответствующее началу его счета. Коэффициент пересчета счетчика 6 выбран

так, чтобы врем  его перевыполнени  было равно среднему арифметическому между периодом высокой и низкой частот , используемых дл  кодировки информационных нул  и единицы. При

этом импульс переноса на выходе счетчика 6, соединенного с входом сброса триггера 7, возникает до прихода следующего модулирующего сигнала 26 на шину 1 в случае низкой

частоты сигнала, соответствующей инормационной единице..„ Если частота игнала. 26 соответствует инфор та- ционному нулю, то импульс переноса на выходе счетчика 5 не возникает.

так как он посто нно сбрасываетс  следующим поступающим им гульсом сигнала 26. Если в момент прихода импульса от формировател  4 на вход коммутатора 12 триггер 7 находитс  в состо нии л, что соответствует обработке устройством высокой модулирующей частоты, то ког-мутатор. 2 вырабатывает сигнал 30 на информа- ;ционном выходе, подключенном к вычи- тающему входу реверсивного счетчика |14. И наоборот, если триггер нахо- 1дитс  в состо нии О, то коммутатор |12 вырабатывает сигнал 29 на управ- л ющем выходе, подкл-юченном к рующему входу реверсивного счетчика

14.При наличии на шине 1 сигналов, .предшествующих синхронизирующему

биту, сигналы 29 с выхода коммутато- ра 12 поступают на сумш1рующий вход реверсивного счетчика 14, Однако реверсивннй счетчик 14, в свою очередь , заблокирован сигналом уставки, записьшающим в счетчик 14 код 8,;, , т.е. в старшем выходном разр де реверсивного счетчика 14 присутствует 1, что и соответствует низкой модулирующей частоте информационной единицы.

Перва  синхронизирующа  посьтка тзысокой частоты 27 (помеха) , пройд  через коммутатор 12, формирует На вычитающем входе реверсивного счетчи ка 14 серию импульсов, первый из которых , пройд  через первый элемент И 9, сбрасьгоает в О триггер 11, который тем самым блокирует прохождение последующих импульсов через эле- мент И 9, Напр жение О на выходе элемента И 9, пройд  через элемент ИЛИ 8, снимает сигнал уставки реверсивного счетчика 14 и разрешает его работу. Одновременно сигнал с вьасода элемента И 9 заносит 1 в триггер

15,а сигнал на выводе элемента ИЛИ запускает таймер 20, формирующий временной интервал длительности бита Таким образом, вс  система оказывает с  подготовленной к приему синхронизирующей и информационной последовательностей „

В том случае, если за синхронизирующий импульс бьша прин та помеха 27, котора , как правило, короче истинной синхронизирующей последовательности , на выходе реверсивного счетчика 14 формируетс  высокий логический уровень (ЗЗ), так как счетчик за врем  длительности бита (34), отмеренного т аймером 20, отсчитывает больше суммируюшкх, чем вычитающих импульсов. Этот уровень сформирует на выходе элемента И 16 импульс,  в л ющийс  признаком сбо , который, пройд  через элементы ИЛИ 10, И 16, устанавливает триггер 15 в .единичное состо ние,:а триггер I1 - в нулевое (35)о Следовательно, система при обнаружении сбойного синхронизирующего бита приводитс  в состо ние готовности к приему следующего синхронизирующего бита.

Если стартовый бит был опознан верно, то па вихоце реверсивного счетчика 14 за врем  длительности бита информации, сформировалс  уровень О, который через элементы И 1 НЕ 21, И 22, ИЛИ 17 сбрасывает в б выходной сигнал триггера 15, тем самым блокиру  прохождение сигнала через элемент И 1бо Следовательно, при верном опознании синхронизирующего бита цепь защиты от ошибки синхронизирующего бита оказываетс  отключенной

Таким образом, устройство за счет использовани  двух триггеров, один из KQTopbrx срабатывает при поступлении на входную информационную шину импульса, модулирующего синхронизирующий бит информации, а другой - при прохождении времени длительности бита, сформированного таймером, дает возможность проанализировать схемой устройства содержимое реверсивного счетчика, накопленное за это период, и прин ть решение, был прин т истинный синхронизирующий бит или была прин та ложна  случайна  импульсна  помеха,

В результате синхронизирующий бит оказьтаетс  защищенным, что- и позвол ет повысить достоверность обмена информацией.

О

-

W

19

J4i

В

Zff

п

15

Ю

17

J3

иЛ

Фиг.1

Д25

2728

б тт ттттттт I IIII IIII I

0 IIIIII I тип

31

J .L™J

б д юи||ЦЮ1Кда ;еиа1 аиЕа 1НОт.тгц ; Ж ададаии1даа жд|авдспмвва «1.1а1и|1и1 А1 и

36

01/8.2

Claims (1)

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ' МИКРОЭВМ С КАССЕТНЫМ МАГНИТОФОНОМ, содержащее регистр сдвига, выход которого является информационным выходом устройства, а информационный и сдвиговый входы подключены соответственно к выходам реверсивного счетчика и таймера, суммирующий и вычитающий входы реверсивного счетчика соединены соответственно.с информационным и управляющим входами коммутатора, информационный вход которого соединен через формирователь импульса с информационным входом устройства, а через элемент задержки - с первым входом первого триггера и входом с.· сброса первого счетчика, счетным входом и выходом подключенного соответственно к тактовому входу устройства и второму входу первого триггера, выход которого соединен с управляющим входом коммутатора, отличающееся тем, что, с целью повышения достоверности обмена информацией, в устройство введены второй счетчик, два триггера, три элемента И, три элемента ИЛИ и элемент НЕ, причем выход первого элемента ИЛИ соединен с установочным входом реверсивного : счетчика и входом таймера, первый вход - с первыми входами второго и третьего триггеров и выходом первого элемента И, первым входом соединенного с выходом второго триггера, выход третьего триггера подключен к первым входам второго и третьего элементов И, вторые входы которых соединены с выходом таймера и счетным входом второго счетчика, третий вход второго элемента И подключен к первым входам второго и третьего элементов ИЛИ и через элемент НЕ к третьему входу третьего элемента И, выход которого подключен к вторым входам первого и .третьего элементов ИЛИ, выход второго счетчика соединен с вторым входом второго элемента ИЛИ, вторые входы второго и третьего триггеров подключены соответственно к выходам второго и третьего элементов ИЛИ, третьими входами соединенных с входом начального сброса устройства, второй вход первого элемента И соединен с управляющим выходом коммутатора.

   1396136 А1