JPS6020659A - デジタルデ−タのエラ−ビツト発生器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａｌ　発明の技術分野 本発明は、データ伝送を行うデータ伝送装置間で所定の
エラー率でビットエラーを発生させてデジタルデータエ
ラー検出処理機能の確認を可能にしたデジタルデータの
エラービット発生器に関する０ （ｂＪ　従来技術と問題点 従来、デジタルデータのエラービットの発生方法として
はデジタルデータの伝送レベｚを低下する せｆｃシ、澱チは雑音を重畳して行っていた。

以下、従来のデジタルデータのエラービットの発生方法
の実施例を図を用いて説明する。第１図は従来のデジタ
ルデータのエラービットの発生方法の一実施例構成例を
示す。同図において、ｌ、６はデータ伝送装置、２，５
はモデム、３は抵抗減衰器〔以下ＡＴＴと称す〕、４は
伝送路を示す。

韻２図は第１図を説明するためのデジタルデータの一構
成例を示す。同図において、１はデータのルベル、０は
データのθレベル、Ｌはしきい値、ＢＣＣはデータの誤
シ検出用のチェックビット、７はフレーム同期信号（以
下同期信号と称す）８は終了信号を示す。

第１図において、第２図に示したデジタルデータはデー
タ伝送装置１にてデータを所定の演算方式で演算し、こ
れにエラーチェック用のＢＣＣビットを附加する。この
デジタルデータはモデム２を経てＡＴＴ３にて所定のレ
ベルに低下される。

ＡＴＴ３よυ出力されたデジタルデータは伝送路４−モ
デム５を経てデータ伝送装置６に受信され、該装置６の
エラー検出器（図示されず）にて上記デジタルデータの
エラーチェックが行われる。この場合、デジタルデータ
はＡＴ、Ｔ３にて所定のレベルに低下され、しきい値り
に対してデータの１或いはＯがエラーになる状態におる
ものとする。

上記のエラー検出器によって検出されるエラー率はデー
タのレベルの低下によるもので、そのエラーは不規則の
ものとなシ、従ってエラー率も不定となるため不安定な
データエラー検査しか行えない。

またテジタルデータ送出側のデータ伝送装置１よりエラ
ービットを含んだ固定パターンを送出して、受信１則の
データ伝送装置６のエラー検出器にてエラーをチェック
する方法もあるが、この場合、固定したデータのエラー
しかチェック出来ない欠点がある。

（ｃｉ　発明の目的 本発明は上記問題点に鑑みこれを解決するためにデジタ
ルデータのビットを所定数反転してデジエ タルデータのエラー率を一定にする新規分デジタルデー
タのエラービット発生器を提供することを目的とする。

（ｄ）　発明の構成 本発明は上記目的を達成するためにデジタルデータにエ
ラーを発生させるエラー発生器において、第２カウンタ
はクロックのｌ／ｎをカウントし、前記デジタルデータ
は検出器にて同期信号が検出され、第１カウンタは前記
検出した同期信号で前記第２カウンタのカウント値をプ
リセットして前記クロックをカウントし、該第１カウン
タはキャリを出力して前記デジタルデータを反転する手
段を有することを特徴とする。

（ｅ）　発明の実施例 本発明はデータ伝送装置よシ送出されたデジタルデータ
に所定のエラー率を発生させるためにクロックの１７ｎ
分周でフリー動作する第２カウンタとクロックで動作す
る第１カウンタの組合せによυデータ転送ビットをカウ
ントし、任意のエラー率設定値間隔でデジタルデータに
ピットエラーを発生する。

以下、本発明のデジタルデータのエラー発生器の一実飽
例を図を用いて説明する。第３図は本発明のデジタルデ
ータのエラービット発生器の一実＠ｉ　ｆｌｌ　構成図
である。同図において、第１図と同一番号、同一符号は
同一部材を示す。第３図において９は第１カウンタ、１
０は第２カウンタ、１１は１／ｎ分周器、１２は同期４
１号とリセットを検出する検出器、１３はデータ反転器
、１４けエラービット発生器を示す。

罪４β〈ｊは第３図を説明するための各狛クロック及び
信号のタイムチャートを示す。同図において、Ａ、　Ｂ
、　Ｃ，Ｄは第１カウンタ９のＡ、　Ｂ、　Ｃ，Ｄ。

に入力する波形を示し、■は入力デジタルデータ、■は
同期信号（第２図の７に和尚）、■はリセット（第２図
の８に対応）、■はキャリ、■は出力デジタルデータを
示す。

第３図において、データ伝送装＠１よシ送出された第２
図と同一形式のデジタルデータはエラービット発生器１
４の検出器１２とデータ反転器１３に入力する。検出器
１２にて第４図■に示す同期信号が生成され、第２図８
に示すデータの終了信号で第４図■に示すリセット信号
が生成される。

この同期信号とリセット信号はデータの時間帯域ｔ１〜
ｔ２を規制し、第１カウンタ９をこの期間動作させる。

一方、クロックは１／ｎ分周器を経て１６ビツトの第２
カウンター０に入力し、第β図Ａ、　Ｂ、　Ｃ。

Ｄで示すクロックとなり０〜１５ピツトを１／ｎクロツ
クの周期でカウントする。第２カウンタのカウント値Ａ
、　Ｂ、　Ｃ，Ｄは同期信号■によって１６ビツトの第
１カウンタ９をロードする。これによって第１カウンタ
９はランダムにロードされるととになシ０〜１５ビット
間の中の任意のビットによりクロックをカウントし１６
ビツト発にキャリを出力し、データ反転器１３に入力し
た第４図■に示すデータを■−１ビット個所で反転して
第４図■に示すエラービットを有するデジタルデータに
整形し、モデム２伝送路４を介して相手側のデータ伝送
装置６（第１図参照）にエラービットを有すデジタルデ
ータを伝送する。

上記の場合、第１カウンタ９よυ１６ビツト毎に１ケの
キャリが送出されるのでデジタルデータのエラー率は一
定のものとなる。なおエラー率、ビット長が変わったと
きは第１．第２カウンタの胡合せをそれに対応させて変
えればよい。

（ｆ＋　発明の効果 以上、説明した如く、従来デジタルデータのエラービッ
トの生成はデジタルデータのレベルヲ（ｆｆｉ下させる
とか、雑音を相加させる方法がとられたためそのエラー
率は固定的でなかった。

本発明はランダムにロードされる第１カウンタから固定
的のキャリが出力され、そのキャリでデジタルデータに
エラービットを生成させるので一定のエラー率のデジタ
ルデータが生成されるので、受信（ＩＩＩのデータエラ
ー検出器のチェックが容易に出来る利点を有する。また
エラー率が一定であるのでパリティエラー、ＣＲＣチェ
ック等の処理の確認が確実に行なえる利点を有する。

【図面の簡単な説明】

第１図は従来のデジタルデータのエラーピット発生方式
の一構成例、第２図は第１図及び第３図１に使用するデ
ジタルデータの一徊成例、第３図は本発明のエラービッ
ト発生器の一実施例、第４図は第３図に用いる各クロッ
クと信号のタイムチャートを示す。 図中、１，６はデータ伝送装置、２，５はモデム３はＡ
ＴＴ、４は伝送路、７は同期信号、８は終了信号、９は
１６ビツトの第１カウンタ、１０は１６ビツトの第２カ
ウンタ、１１は分周器、１２は検出器、１３はデータ反
転器、１４はエラービット発生器、■、■、■、■、（
りは第４図のり四ツク信号を示す。

Claims (1)

【特許請求の範囲】
1. デジタルデータにエラーを発生させるエラー発生器にお
   いて、第２カウンタはクロックの１／ｎをカウントし、
   前記デジタルデータは検出器にて同期信号が検出され、
   第１カウンタは前記検出した同期信号で前記第２カウン
   タのカウント値をプリセットして前記クロックをカウン
   トし、該第１カウンタＬキヤリを出力して前記デジタル
   データを反転する手段を有することを特徴とするデジタ
   ルデータのエラービット発生器。