JPH06141056A - エラー付加回路 - Google Patents
エラー付加回路Info
- Publication number
- JPH06141056A JPH06141056A JP4289191A JP28919192A JPH06141056A JP H06141056 A JPH06141056 A JP H06141056A JP 4289191 A JP4289191 A JP 4289191A JP 28919192 A JP28919192 A JP 28919192A JP H06141056 A JPH06141056 A JP H06141056A
- Authority
- JP
- Japan
- Prior art keywords
- error
- frame
- synchronization
- clock
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】デジタル無線受信装置等に組み込まれるエラー
付加回路に関し、受信信号に種々のエラーを付加して、
受信装置の誤り訂正機能と同期検出保護機能の試験を可
能とすることを目的とする。 【構成】 受信部１とベースバンド処理部３との間に設
けられ、外部から周期とエラー長とを指定でき、再生ク
ロックを計数して指定周期で指定長のエラー制御信号を
出力するエラー制御信号生成部21と、エラー制御信号が
アクティブの間、受信信号の値を反転させるデータ反転
部24と、エラー制御信号がアクティブの間、再生クロッ
クをマスクするクッロクマスク部25とを具備して構成さ
れ受信信号に任意の誤り比率で誤りビットを付加した
り、フレーム同期パターンを誤らせて、受信装置の誤り
訂正機能や同期検出保護機能の試験が行えるようにした
構成である。
付加回路に関し、受信信号に種々のエラーを付加して、
受信装置の誤り訂正機能と同期検出保護機能の試験を可
能とすることを目的とする。 【構成】 受信部１とベースバンド処理部３との間に設
けられ、外部から周期とエラー長とを指定でき、再生ク
ロックを計数して指定周期で指定長のエラー制御信号を
出力するエラー制御信号生成部21と、エラー制御信号が
アクティブの間、受信信号の値を反転させるデータ反転
部24と、エラー制御信号がアクティブの間、再生クロッ
クをマスクするクッロクマスク部25とを具備して構成さ
れ受信信号に任意の誤り比率で誤りビットを付加した
り、フレーム同期パターンを誤らせて、受信装置の誤り
訂正機能や同期検出保護機能の試験が行えるようにした
構成である。
Description
【０００１】
【産業上の利用分野】本発明は、デジタル無線受信装置
等に組み込まれたデジタルＰＬＬ回路に若干の機能を付
加することにより、受信信号に種々のエラーを付加し
て、受信装置の誤り訂正機能と同期検出保護機能の試験
を可能とする誤り付加回路に関する。
等に組み込まれたデジタルＰＬＬ回路に若干の機能を付
加することにより、受信信号に種々のエラーを付加し
て、受信装置の誤り訂正機能と同期検出保護機能の試験
を可能とする誤り付加回路に関する。
【０００２】近年、デジタル無線装置においては、符号
化理論の確立とデジタル処理技術の高速化に伴い、高度
の誤り訂正能力を持たせ、回線品質を向上させている。
また、誤り訂正を行う前にはフレーム同期を確立させる
必要があり、誤同期防止のために同期パターンの設定
や、保護段数に配慮を払っている。
化理論の確立とデジタル処理技術の高速化に伴い、高度
の誤り訂正能力を持たせ、回線品質を向上させている。
また、誤り訂正を行う前にはフレーム同期を確立させる
必要があり、誤同期防止のために同期パターンの設定
や、保護段数に配慮を払っている。
【０００３】このため、受信装置が備える上記二つの機
能を、簡単にかつ厳密に試験する方法が望まれている。
能を、簡単にかつ厳密に試験する方法が望まれている。
【０００４】
【従来の技術】図４に、従来の技術を説明するための図
である。図４に示すように、デジタル無線通信システム
では、送信データは送信装置５のベースバンド処理部６
により、フレーム同期パターンの付加や誤り訂正符号ビ
ットを付加して送信フレームに生成され、送信部７はこ
のベースバンド信号でキャリアを変調して送出する。
である。図４に示すように、デジタル無線通信システム
では、送信データは送信装置５のベースバンド処理部６
により、フレーム同期パターンの付加や誤り訂正符号ビ
ットを付加して送信フレームに生成され、送信部７はこ
のベースバンド信号でキャリアを変調して送出する。
【０００５】受信装置４は受信部１で復調してベースバ
ンド信号になおし、再生クロックとともにベースバンド
処理部３に渡す。ベースバンド処理部３は、同期検出部
や誤り訂正部を有し、同期検出部でフレーム同期パター
ンビットを抽出してフレーム同期をとって、データビッ
トを正しく取り込むためのタイミングを生成する。誤り
訂正部は復調された受信信号に所定エラーレラート以内
のビット誤りがあれば誤り訂正を行って、正しい送信デ
ータを出力する。
ンド信号になおし、再生クロックとともにベースバンド
処理部３に渡す。ベースバンド処理部３は、同期検出部
や誤り訂正部を有し、同期検出部でフレーム同期パター
ンビットを抽出してフレーム同期をとって、データビッ
トを正しく取り込むためのタイミングを生成する。誤り
訂正部は復調された受信信号に所定エラーレラート以内
のビット誤りがあれば誤り訂正を行って、正しい送信デ
ータを出力する。
【０００６】同期検出部は、フレーム同期状態にあるの
にも拘わらずフレーム同期パターンのビット誤り等によ
り同期外れと判断して直ぐに同期復帰動作に入ることを
防止するために、同期パターンの不一致が所定回数継続
するまで同期外れとは判断しない前方保護や、同期復帰
過程においてデータ中に含まれる同期パターン類似のパ
ターンを誤って正規の同期パターンと判断する擬似同期
を防止するために同期パターンの一致が所定回数継続し
たときに同期がとれたとする後方保護を行う機能を有し
ている。
にも拘わらずフレーム同期パターンのビット誤り等によ
り同期外れと判断して直ぐに同期復帰動作に入ることを
防止するために、同期パターンの不一致が所定回数継続
するまで同期外れとは判断しない前方保護や、同期復帰
過程においてデータ中に含まれる同期パターン類似のパ
ターンを誤って正規の同期パターンと判断する擬似同期
を防止するために同期パターンの一致が所定回数継続し
たときに同期がとれたとする後方保護を行う機能を有し
ている。
【０００７】また、誤り訂正部は送信側で付加された誤
り訂正符号により、所定エラーレート以内ならば無線区
間で発生したビット誤りを検出・訂正する誤り訂正機能
を有している。
り訂正符号により、所定エラーレート以内ならば無線区
間で発生したビット誤りを検出・訂正する誤り訂正機能
を有している。
【０００８】受信装置のベースバンド処理部が内蔵する
上記の誤り訂正機能、同期検出保護機能が正常に動作す
るかどうかを調べる試験は、従来は以下の如く行われ
た。即ち、従来は、送信装置と受信装置とを直結して、
送信装置を介してエラーレート測定器の送信側８Ｔから
ベースバンドの試験信号を入力する。
上記の誤り訂正機能、同期検出保護機能が正常に動作す
るかどうかを調べる試験は、従来は以下の如く行われ
た。即ち、従来は、送信装置と受信装置とを直結して、
送信装置を介してエラーレート測定器の送信側８Ｔから
ベースバンドの試験信号を入力する。
【０００９】そして、送信装置の送信ベースバンド処理
部６の手前か、または、送信部７の手前で、ビット誤り
を付加して送信して、受信装置４で送信データを再生し
エラーレート測定器の受信側８Ｔで送信データと比較す
ることにより試験していた。
部６の手前か、または、送信部７の手前で、ビット誤り
を付加して送信して、受信装置４で送信データを再生し
エラーレート測定器の受信側８Ｔで送信データと比較す
ることにより試験していた。
【００１０】
【発明が解決しようとする課題】上記受信装置機の誤り
訂正機能と同期検出機能とを試験するためには各種のエ
ラーレートの受信データや、フレーム同期パターン誤り
を付加したデータを入力してやる必要がある。このた
め、送信側でエラーを付加してやる必要があり、送信装
置に特殊なもの必要となり、また送信側でエラーレート
やフレーム同期パターンを任意に誤らせるのは面倒であ
るという問題があった。
訂正機能と同期検出機能とを試験するためには各種のエ
ラーレートの受信データや、フレーム同期パターン誤り
を付加したデータを入力してやる必要がある。このた
め、送信側でエラーを付加してやる必要があり、送信装
置に特殊なもの必要となり、また送信側でエラーレート
やフレーム同期パターンを任意に誤らせるのは面倒であ
るという問題があった。
【００１１】本発明は上記問題点に鑑み創出されたもの
で、受信装置側に、任意のエラーレートの受信データ誤
りや、フレーム同期パターン誤りを付加できる簡易な回
路を付加して、受信装置の誤り訂正機能や同期検出保護
機能の試験を容易に行えるようにすることを目的とす
る。
で、受信装置側に、任意のエラーレートの受信データ誤
りや、フレーム同期パターン誤りを付加できる簡易な回
路を付加して、受信装置の誤り訂正機能や同期検出保護
機能の試験を容易に行えるようにすることを目的とす
る。
【００１２】
【課題を解決するための手段】図１は本発明のエラー付
加回路の原理構成図である。上記課題は、図１に示す如
く、デジタル無線受信装置の受信部１とベースバンド処
理部３との間に設けられ、外部から周期とエラー長とを
指定でき、再生クロックを計数して指定周期で指定長の
エラー制御信号を出力するエラー制御信号生成部21と、
エラー制御信号がアクティブの間、受信信号の値を反転
させるデータ反転部24と、エラー制御信号がアクティブ
の間、再生クロックをマスクするクッロクマスク部25と
を具備して構成され受信信号に任意の誤り比率で誤りビ
ットを付加したり、フレーム同期パターンを誤らせて、
受信装置の誤り訂正機能や同期検出保護機能の試験が行
えるようにしたことを特徴とする本発明のエラー付加回
路により解決される。
加回路の原理構成図である。上記課題は、図１に示す如
く、デジタル無線受信装置の受信部１とベースバンド処
理部３との間に設けられ、外部から周期とエラー長とを
指定でき、再生クロックを計数して指定周期で指定長の
エラー制御信号を出力するエラー制御信号生成部21と、
エラー制御信号がアクティブの間、受信信号の値を反転
させるデータ反転部24と、エラー制御信号がアクティブ
の間、再生クロックをマスクするクッロクマスク部25と
を具備して構成され受信信号に任意の誤り比率で誤りビ
ットを付加したり、フレーム同期パターンを誤らせて、
受信装置の誤り訂正機能や同期検出保護機能の試験が行
えるようにしたことを特徴とする本発明のエラー付加回
路により解決される。
【００１３】
【作用】エラー信号生成部は設定された周期で設定され
たエラー長のエラー制御信号を発生する。データ反転部
はエラー制御信号がアクティブの期間、受信データを反
転するのでベースバンド処理部に入力する受信データに
周期的なビット誤りが発生する。このビット誤りの繰返
し周期と１周期当たりのビット誤り数を任意に設定でき
るので、受信装置に組み込まれた誤り訂正機能の能力に
等しい誤り率のエラービットを付加したときに正常に入
力受信データを再生すれば、誤り訂正機能が正常に動作
していることが試験できる。
たエラー長のエラー制御信号を発生する。データ反転部
はエラー制御信号がアクティブの期間、受信データを反
転するのでベースバンド処理部に入力する受信データに
周期的なビット誤りが発生する。このビット誤りの繰返
し周期と１周期当たりのビット誤り数を任意に設定でき
るので、受信装置に組み込まれた誤り訂正機能の能力に
等しい誤り率のエラービットを付加したときに正常に入
力受信データを再生すれば、誤り訂正機能が正常に動作
していることが試験できる。
【００１４】また、クロックマスク部は、エラー制御信
号がアクティブの間、クロックの通過を阻止するので任
意の周期でクッロクを歯抜けにした歯抜けクロックが生
成される。ベースバンド処理部では、この歯抜けクロッ
クで受信データを取り込むので、歯抜け以後フレーム位
相が歯抜け分だけ前側にずれたフレームが入力し、フレ
ームビット位置に正規のフレームビットが来ない。これ
は等価的にフレームビットにエラーを付加したことに相
当し、しかもこの周期を任意に変えられるのでフレーム
ビットを任意フレーム数にわたって誤らせることがで
き、同期保護機能の試験が容易に行うことが可能とな
る。
号がアクティブの間、クロックの通過を阻止するので任
意の周期でクッロクを歯抜けにした歯抜けクロックが生
成される。ベースバンド処理部では、この歯抜けクロッ
クで受信データを取り込むので、歯抜け以後フレーム位
相が歯抜け分だけ前側にずれたフレームが入力し、フレ
ームビット位置に正規のフレームビットが来ない。これ
は等価的にフレームビットにエラーを付加したことに相
当し、しかもこの周期を任意に変えられるのでフレーム
ビットを任意フレーム数にわたって誤らせることがで
き、同期保護機能の試験が容易に行うことが可能とな
る。
【００１５】
【実施例】以下添付図面により本発明を詳細に説明す
る。図２は本発明のエラー付加回路の実施例構成図、図
３はその動作タイムチャートである。なお全図を通じて
同一符号は同一対象物を表す。
る。図２は本発明のエラー付加回路の実施例構成図、図
３はその動作タイムチャートである。なお全図を通じて
同一符号は同一対象物を表す。
【００１６】図において、１はＤＰＬＬ（Digital Phas
e Lock Loop)で、受信信号から再生用のクロックCLK を
生成する。 前段の受信部でベースバンド信号に復調さ
れた受信信号はＤ−ＦＦ11で再生クロックCLK に同期し
て出力する。( 図３（ａ）） ２は本発明のエラー付加回路、３は後段のベースバンド
処理部であり、試験の対象となる誤り訂正部や同期検出
部を有する。
e Lock Loop)で、受信信号から再生用のクロックCLK を
生成する。 前段の受信部でベースバンド信号に復調さ
れた受信信号はＤ−ＦＦ11で再生クロックCLK に同期し
て出力する。( 図３（ａ）） ２は本発明のエラー付加回路、３は後段のベースバンド
処理部であり、試験の対象となる誤り訂正部や同期検出
部を有する。
【００１７】エラー付加回路２は、エラー信号生成部21
と、エラー周期設定スイッチ22、エラー長設定スイッチ
23、ＥＸ−ＯＲゲート24、ＡＮＤゲート25、データエラ
ー付加スイッチSW1 、フレームエラー付加スイッチSW2
とからなる。エラー信号生成部21は、二つのカウンタ21
a,21b とＳＲ−ＦＦ21c とからなり、再生クロックCLK
が入力している。カウンタ21a はエラー周期設定用で、
設定スイッチ22から与えられる数値が進数として設定さ
れ、再生クロックCLK を計数して設定された進数に達す
る度にキャリアCRY を出す。このキャリアパルスは第二
のカウンタ21bのリセット端子に入力する。第二のカウ
ンタ21b は、その進数がエラー長設定スイッチ24から入
力される数値に設定され、リセット信号により再生クロ
ックをカウントアップし、設定された進数になるとキャ
リアを出す。ＳＲ−ＦＦ21c は、第一のカウンタ21a か
らのキャリーがセット入力Ｒに与えられる都度セットさ
れ第二のカウンタ21b のキャリアでリセットされるの
で、出力としてエラーレート設定スイッチで設定された
周期をもち、エラー長設定スイッチで設定されたビット
長だけ"H" となるエラー制御信号ECが出力される。（図
３（ｂ）） エラー制御信号ECは、二分岐して一方はデータエラー付
加用のスイッチSW1 を介して、受信データ信号を反転さ
せるＥＸ−ＯＲゲート24に入力し、もう一方はインバー
タ26を介して反転されたあとフレームエラー付加用のス
イッチSW2 を介して再生クロックをマスクするＡＮＤゲ
ート25に入力する。
と、エラー周期設定スイッチ22、エラー長設定スイッチ
23、ＥＸ−ＯＲゲート24、ＡＮＤゲート25、データエラ
ー付加スイッチSW1 、フレームエラー付加スイッチSW2
とからなる。エラー信号生成部21は、二つのカウンタ21
a,21b とＳＲ−ＦＦ21c とからなり、再生クロックCLK
が入力している。カウンタ21a はエラー周期設定用で、
設定スイッチ22から与えられる数値が進数として設定さ
れ、再生クロックCLK を計数して設定された進数に達す
る度にキャリアCRY を出す。このキャリアパルスは第二
のカウンタ21bのリセット端子に入力する。第二のカウ
ンタ21b は、その進数がエラー長設定スイッチ24から入
力される数値に設定され、リセット信号により再生クロ
ックをカウントアップし、設定された進数になるとキャ
リアを出す。ＳＲ−ＦＦ21c は、第一のカウンタ21a か
らのキャリーがセット入力Ｒに与えられる都度セットさ
れ第二のカウンタ21b のキャリアでリセットされるの
で、出力としてエラーレート設定スイッチで設定された
周期をもち、エラー長設定スイッチで設定されたビット
長だけ"H" となるエラー制御信号ECが出力される。（図
３（ｂ）） エラー制御信号ECは、二分岐して一方はデータエラー付
加用のスイッチSW1 を介して、受信データ信号を反転さ
せるＥＸ−ＯＲゲート24に入力し、もう一方はインバー
タ26を介して反転されたあとフレームエラー付加用のス
イッチSW2 を介して再生クロックをマスクするＡＮＤゲ
ート25に入力する。
【００１８】運用時にはデータエラー付加用のスイッチ
SW1 がa 側に設定されており、ＥＸ−ＯＲゲート24には
常時"L" レベルが入力するので、受信データはそのまま
通過し誤りが付加されないでベースバンド処理部に供給
される。スイッチSW1 がｂ側に設定されると、エラー制
御信号ＥＣが"H" の間、受信データが反転してエラービ
ットが付加された信号がベースバンド処理部３に供給さ
れる。（図３（ｃ） また、フレーム誤り付加スイッチSW2 をａ側に設定する
と、再生クロックは歯抜けなしにＡＮＤゲート25を通過
してベースバンド処理部に供給されるので、正常な動作
が行われるが、SW2 をｂ側に設定するとエラー制御信号
ＥＣが"H" の間は、ＡＮゲート25により再生クロックが
阻止されて歯抜けクロックCLK'がベースバンド処理部に
供給される。( 図3(f)) 後段のベースバンド処理部における受信信号の取込みは
再生クロックCLK またはCLK'の立下りで行われるので、
歯抜けクロックのタイミングのデータビットB4は取り込
まれず以後のフレームは1 ビット前方にずれるので等価
的にフレーム同期パターンに誤りが付加されたことにな
る。
SW1 がa 側に設定されており、ＥＸ−ＯＲゲート24には
常時"L" レベルが入力するので、受信データはそのまま
通過し誤りが付加されないでベースバンド処理部に供給
される。スイッチSW1 がｂ側に設定されると、エラー制
御信号ＥＣが"H" の間、受信データが反転してエラービ
ットが付加された信号がベースバンド処理部３に供給さ
れる。（図３（ｃ） また、フレーム誤り付加スイッチSW2 をａ側に設定する
と、再生クロックは歯抜けなしにＡＮＤゲート25を通過
してベースバンド処理部に供給されるので、正常な動作
が行われるが、SW2 をｂ側に設定するとエラー制御信号
ＥＣが"H" の間は、ＡＮゲート25により再生クロックが
阻止されて歯抜けクロックCLK'がベースバンド処理部に
供給される。( 図3(f)) 後段のベースバンド処理部における受信信号の取込みは
再生クロックCLK またはCLK'の立下りで行われるので、
歯抜けクロックのタイミングのデータビットB4は取り込
まれず以後のフレームは1 ビット前方にずれるので等価
的にフレーム同期パターンに誤りが付加されたことにな
る。
【００１９】次に、上記のエラー付加回路による受信装
置の試験方法を説明する。まず誤り訂正機能を試験にお
いては、SW1 をｂ側に設定し、送信装置を受信装置に直
結して、所定の試験用送信データを送信装置に与え、設
定周期または誤り長さを適宜に変化させながら、受信装
置で再生されたデータとを比較する。受信フレームの内
の適当なビットが指定周期で値が反転して送信データに
誤りが生じる。１フレーム内の誤りビット数が訂正能力
以内であれば、送信データは誤り訂正機能によって正し
く訂正されることになる。従って、所定のビット誤り率
以下で正しいデータが得られれば、誤り訂正機能が正常
に動作していることがわかる。
置の試験方法を説明する。まず誤り訂正機能を試験にお
いては、SW1 をｂ側に設定し、送信装置を受信装置に直
結して、所定の試験用送信データを送信装置に与え、設
定周期または誤り長さを適宜に変化させながら、受信装
置で再生されたデータとを比較する。受信フレームの内
の適当なビットが指定周期で値が反転して送信データに
誤りが生じる。１フレーム内の誤りビット数が訂正能力
以内であれば、送信データは誤り訂正機能によって正し
く訂正されることになる。従って、所定のビット誤り率
以下で正しいデータが得られれば、誤り訂正機能が正常
に動作していることがわかる。
【００２０】次に、同期検出保護機能の試験方法を説明
する。スイッチSW2 をエラー付加側ｂに設定すると、設
定周期でクロックがマスクされて歯抜けクロックが生成
される。ベースバンド処理部での受信データの取込み
は、歯抜けクロックで行われるので、歯抜けのタイミン
グに入力した受信データは欠如して受信ビット列が１ビ
ット前方へ移動する。これにより、それまでのフレーム
検出位相に対して１ビットフサーム位相が前方へずれた
受信フレームがベースバンド処理部内の同期検出部に入
力するので、フレームビット検出位置にフレームビット
より１ビット後ろのデータビットが来るため、等価的に
はフレームビット誤りとなり、以後、同期フレーム位相
におけるフレームビット位置にフレームビットが存在し
ないデータが継続入力する。
する。スイッチSW2 をエラー付加側ｂに設定すると、設
定周期でクロックがマスクされて歯抜けクロックが生成
される。ベースバンド処理部での受信データの取込み
は、歯抜けクロックで行われるので、歯抜けのタイミン
グに入力した受信データは欠如して受信ビット列が１ビ
ット前方へ移動する。これにより、それまでのフレーム
検出位相に対して１ビットフサーム位相が前方へずれた
受信フレームがベースバンド処理部内の同期検出部に入
力するので、フレームビット検出位置にフレームビット
より１ビット後ろのデータビットが来るため、等価的に
はフレームビット誤りとなり、以後、同期フレーム位相
におけるフレームビット位置にフレームビットが存在し
ないデータが継続入力する。
【００２１】フレーム検出部の保護部では、フレームビ
ットが誤ったフレームが前方保護段の回数だけ継続する
と、新たにフレームビット検出位置をずらしてフレーム
ビットの位置を探す同期復帰動作を行う。そして、同期
パターンが見つかるとその位置で繰り返して同期パター
ンの検出を行い、同期パターンの検出回数が後方保護段
数に達すると同期がとれた状態となり送信データが正し
く再生される。いま、このクロック歯抜け周期が、前方
保護段数＋同期検出引込み時間＋後方保護段数の期間以
上の場合は、或る歯抜けタイミングの次に再度クロック
の歯抜けが発生する前に同期復帰が行われる。一方て、
歯抜け周期が該期間以下の場合には、同期復帰が行われ
る前に再度フレーム位相が１ビット前方にずれるので永
久に同期復帰が行われない。このようにして、フレーム
長に対するクロック歯抜け周期を変化させて、何フレー
ム周期まで歯抜け周期を変化させると同期復帰がなされ
るかを調べることにより、設定した前方保護段数＋同期
検出引込み時間＋後方保護段数で、同期検出部が正常に
動作するかどうかを試験することができる。
ットが誤ったフレームが前方保護段の回数だけ継続する
と、新たにフレームビット検出位置をずらしてフレーム
ビットの位置を探す同期復帰動作を行う。そして、同期
パターンが見つかるとその位置で繰り返して同期パター
ンの検出を行い、同期パターンの検出回数が後方保護段
数に達すると同期がとれた状態となり送信データが正し
く再生される。いま、このクロック歯抜け周期が、前方
保護段数＋同期検出引込み時間＋後方保護段数の期間以
上の場合は、或る歯抜けタイミングの次に再度クロック
の歯抜けが発生する前に同期復帰が行われる。一方て、
歯抜け周期が該期間以下の場合には、同期復帰が行われ
る前に再度フレーム位相が１ビット前方にずれるので永
久に同期復帰が行われない。このようにして、フレーム
長に対するクロック歯抜け周期を変化させて、何フレー
ム周期まで歯抜け周期を変化させると同期復帰がなされ
るかを調べることにより、設定した前方保護段数＋同期
検出引込み時間＋後方保護段数で、同期検出部が正常に
動作するかどうかを試験することができる。
【００２２】なお、上述のエラー付加回路は全てデジタ
ル回路で構成されているので、ＬＳＩ上に構成されるＤ
ＰＬＬ回路と同一チップ上に構成することが容易であ
り、受信装置の複雑化することなしにエラー付加回路を
実現できる。
ル回路で構成されているので、ＬＳＩ上に構成されるＤ
ＰＬＬ回路と同一チップ上に構成することが容易であ
り、受信装置の複雑化することなしにエラー付加回路を
実現できる。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
デジタル無線システムの受信装置の誤り訂正機能やフレ
ーム同期検出保護機能が正常に動作するかどうかの試験
をが受信系だけを用いて容易に行うことが可能となると
いう効果がある。
デジタル無線システムの受信装置の誤り訂正機能やフレ
ーム同期検出保護機能が正常に動作するかどうかの試験
をが受信系だけを用いて容易に行うことが可能となると
いう効果がある。
【図１】 本発明のエラー付加回路の原理構成図
【図２】 本発明のエラー付加回路の実施例構成図
【図３】 図２の動作タイムチャート
【図４】 従来の技術を説明するための図
１…ＤＰＬＬ部、２…エラー付加回路、21…エラー制御
信号生成部、24…データ反転部（ＥＸ−ＯＲゲート）、
25…クロックマスク部（ＡＮＤゲート）、３…ベースバ
ンド処理部
信号生成部、24…データ反転部（ＥＸ−ＯＲゲート）、
25…クロックマスク部（ＡＮＤゲート）、３…ベースバ
ンド処理部
Claims (1)
- 【請求項１】 デジタル無線受信装置の受信部(1) とベ
ースバンド処理部(3) との間に設けられ、 外部から周期とエラー長とを指定でき、再生クロックを
計数して指定周期で指定長のエラー制御信号を出力する
エラー制御信号生成部(21)と、 該エラー制御信号がアクティブの間、受信信号の値を反
転させるデータ反転部(24)と、 該エラー制御信号がアクティブの間、再生クロックをマ
スクするクッロクマスク部(25)とを具備して構成され、 受信信号に任意の誤り比率で誤りビットを付加したり、
フレーム同期パターンを誤らせて、受信装置の誤り訂正
機能や同期検出保護機能の試験が行えるようにしたこと
を特徴とするエラー付加回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4289191A JPH06141056A (ja) | 1992-10-28 | 1992-10-28 | エラー付加回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4289191A JPH06141056A (ja) | 1992-10-28 | 1992-10-28 | エラー付加回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06141056A true JPH06141056A (ja) | 1994-05-20 |
Family
ID=17739956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4289191A Withdrawn JPH06141056A (ja) | 1992-10-28 | 1992-10-28 | エラー付加回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06141056A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094535A (ja) * | 2000-09-01 | 2002-03-29 | Motorola Inc | エラーコード送出装置および方法 |
| JP2007235268A (ja) * | 2006-02-27 | 2007-09-13 | Kyocera Corp | 通信装置 |
| JP2008078761A (ja) * | 2006-09-19 | 2008-04-03 | Oki Electric Ind Co Ltd | 同期再生回路 |
-
1992
- 1992-10-28 JP JP4289191A patent/JPH06141056A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002094535A (ja) * | 2000-09-01 | 2002-03-29 | Motorola Inc | エラーコード送出装置および方法 |
| JP4570753B2 (ja) * | 2000-09-01 | 2010-10-27 | モトローラ・インコーポレイテッド | エラーコード送出装置および方法 |
| JP2007235268A (ja) * | 2006-02-27 | 2007-09-13 | Kyocera Corp | 通信装置 |
| JP4637769B2 (ja) * | 2006-02-27 | 2011-02-23 | 京セラ株式会社 | 通信装置 |
| JP2008078761A (ja) * | 2006-09-19 | 2008-04-03 | Oki Electric Ind Co Ltd | 同期再生回路 |
| US7633975B2 (en) | 2006-09-19 | 2009-12-15 | Oki Semiconductor Co., Ltd. | Synchronization circuitry writing test data in a shift register in a short time period |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06216655A (ja) | 復調回路 | |
| US4080589A (en) | Error density detector | |
| JPH05211670A (ja) | 搬送波電力対雑音電力比検出回路 | |
| US4158193A (en) | Data transmission test set with synchronization detector | |
| JPH06141056A (ja) | エラー付加回路 | |
| JP4070823B2 (ja) | クロック再生回路及び、クロック再生回路を有する受信機 | |
| JP2001333055A (ja) | クロック同期補正方法及び同期クロック生成装置 | |
| JPH06120995A (ja) | ディジタル無線用受信機のフレーム同期回路 | |
| KR100300947B1 (ko) | 디지털텔레비젼수신장치의세그먼트동기신호검출장치 | |
| JP3187857B2 (ja) | インタフェース回路 | |
| JP2944153B2 (ja) | 復調基準位相曖昧度除去方式 | |
| JP2755061B2 (ja) | フレーム同期方式 | |
| JPH0137017B2 (ja) | ||
| JPH1013385A (ja) | パケットデータ誤り訂正方法及び装置並びにパケット受信装置 | |
| JP2000174744A (ja) | フレーム同期回路 | |
| JP2751673B2 (ja) | デジタル通信システム用ビット誤り率測定装置 | |
| JP2639277B2 (ja) | ディジタルデータ瞬断検出回路 | |
| JP2656345B2 (ja) | デイジタル信号伝送装置 | |
| JPH0134489B2 (ja) | ||
| US6307904B1 (en) | Clock recovery circuit | |
| JP3271180B2 (ja) | データ復調装置 | |
| JP3110394B2 (ja) | Ｆｍ多重デコーダ | |
| JP3354452B2 (ja) | 同期再生回路 | |
| JPH05327657A (ja) | データ復号回路 | |
| JP2929857B2 (ja) | Ｃｎ比低下検知回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |