KR100300947B1 - 디지털텔레비젼수신장치의세그먼트동기신호검출장치 - Google Patents

Abstract

고화질 텔레비전의 프레임 동기화에 사용되는 핵심적인 세그먼트 동기신호 검출회로에 관한 것이며, 이 회로는 세그먼트 동기신호 상관기부, 메모리 최대값 위치검출부, 크기 비교기로 구성된다. 심벌클럭의 두배속도로 동작시켜 타이밍 에러에 견고하게 동작하고 다음 단에서 수행되는 타이밍 복원을 수월하게 하며, 심벌클럭의 두배신호를 짝수 열과 홀수 열로 나누어 각 신호 열에 대하여 상관값을 누적하고 최대값을 찾아 크기비교기를 통하여 크기를 비교하고, 크기가 큰 열을 출력한다.

Description

디지털 텔레비전 수신장치의 세그먼트 동기신호 검출장치{Method and device for excluding error packet in data communication system}

본 발명은 고화질 텔레비전에 관한 것으로, 특히 타이밍 에러에 보다 견고하게 작용하며 세그먼트 동기신호 검출 후에 동작하는 타이밍 복원이 빨리 이루어지도록 하는 8VSB 고화질 텔레비전 수신기의 프레임 동기화에 사용되는 디지털 텔레비전 수신장치의 세그먼트 동기신호 검출장치에 관한 것이다.

일반적으로 Grand Alliance-HDTV 전송 시스템에서 수신기가 수신되는 데이터를 적절히 해석하기 위해서는 데이터의 프레임구조와 동기를 이루어 동작해야 한다. 이처럼 수신기를 수신 데이터의 프레임 구조와 동기를 이루도록 하는 것을 프레임 동기화(frame synchronization) 또는 세그먼트 동기화(segment synchronization)라 하며 프레임 동기화는 송신측에서 전송하는 일정한 신호 즉 프레임 표시자(frame marker)또는 동기화 부호어(synchronization codeword)를 수신측에서 검출함으로써 이루어진다.

GA-HDTV 전송 시스템에서는 반송파를 가지는 상위 잔류측대역 변조방식을 사용하므로 튜너와 채널여과(channel filtering), 반송파 복원(carrier recovery)을 거쳐서 입력된 수신신호는 I채널 신호성분과 Q채널신호 성분을 가진다. GA-HDTV 전송 시스템은 이들중 I채널 신호성분만을 사용하여 세그먼트 동기화와 심벌클럭복원을 수행한다.

GA-HDTV 전송 시스템에서 디지틀 TV신호의 송신과 수신에 있어서 전송되는 영상신호는 여러 가지의 형태를 가질수 있다. 이들 신호중 동기화를 목적으로 전송되는 세그먼트 동기신호와 필드 동기신호들은 영상신호의 복원에 있어서 중요한 역할을 하므로 잡음에 대하여 영향을 적게 받아야 한다. 또한, 이러한 동기신호에는 영상정보가 담겨져 있지 않으므로 전송되는 영상신호에서 많은 부분을 차지할 수 없는 제약을 가지고 있다.

도 1에 GA-HDTV 시스템에 사용되는 세그먼트 동기신호의 구조가 도시된다. 상기와 같이 잡음에 대하여 영향을 적게 받고 영상신호에 많은 부분을 차지하지 않는 세그먼트 동기신호를 생성하기 위하여 GA-HDTV 시스템은 지상 동시 방송모드의 경우 도1(A)에 도시된 바와 같이 ±5의 두 레벨의 값을 가지며 주기가 네심벌인 이진 신호를 동기신호로 사용하고 있으며, 고속 데이터 케이블 전송모드의 경우 도1(B)에 도시된 바와 같이 ±9 두레벨의 값을 가지며 네 심벌의 주기를 가지는 이진신호를 세그먼트 동기신호로 사용하고 있다.

도2에 GA-HDTV 시스템에서 사용되는 전송 데이터 프레임의 구조를 보인다. 1초에 20개의 영상을 표시하기 위하여 하나의 프레임은 48.4ms의 길이를 가지며, 하나의 프레임은 짝수 필드와 홀수필드로 나뉘어져 있다. 각 필드는 313세그먼트로 구성되며, 각 세그먼트의 시작부분에 네심벌의 길이를 가지는 세그먼트 동기신호가 삽입되어 있고, 필드의 시작부분에 필드동기 신호가 삽입된다. 832 심벌로 이루어지는 전체 세그먼트의 길이에 비하여 세그먼트 동기신호는 네 심벌의 길이를 가지지만 이로 인한 동기화 성능의 열화(degradation)가 발생한다. 이러한 열화를 극복하기 위하여 각 데이터 세그먼트 동기신호를 일정한 위치 즉, 각 세그먼트의 시작부분에 삽입하여 전송함으로써 극복하고 있다.

GA-HDTV 시스템에서 세그먼트 동기신호를 검출하기 위하여 그것이 주기적으로 전송되는 성질을 이용하여 세그먼트 동기신호를 먼저 검출하고 이를 이용하여 심벌클럭을 복원하는 방법을 사용한다. 검출된 세그먼트 동기신호는 심벌클록 복원뿐만 아니라 자동이득조정(Automatic Gain Control, AGC)에도 사용된다. 즉 GA-HDTV시스템의 AGC 모드는 크게 비동기(noncoherent)AGC모드와 동기(coherent) AGC 모드로 나뉘는데 이 중에서 동기 AGC 모드에서는 검출된 세그먼트 동기신호에 의한 상관값을 이용하여 정밀한 이득조정(gain control)을 한다.

GA-HDTV 시스템의 수신기에서는 심벌을 복원하기 위하여 튜너에서 출력되는 중간주파수 신호를 중간주파수 필터 및 동기검출기에 통과시켜 중간주파수 신호와 동기신호를 검출한다. 이렇게 동기신호의 검출은 기저대역(baseband) 신호처리 과정중에서 가장 먼저 이루어지므로 세그먼트 동기신호의 검출은 시스템의 초기 동기화의 성능을 결정하는 요인이 된다.

GA-HDTV 시스템에서 송신측과 수신측 사이에 프레임 동기화를 이룰 수 있도록 일정간격으로 세그먼트 동기신호와 필드 동기신호를 전송한다. 세그먼트 동기신호 검출부는 이렇게 일정간격으로 전송되는 세그먼트 동기신호와 이미 알고 있는 세그먼트 동기신호에 의하여 결정된 기준패턴과의 상관값을 이용하여 세그먼트 동기신호의 위치를 검출하는 기능을 수행한다.

한편, 수신기는 검출된 세그먼트 동기신호를 이용하여 심벌 클럭의 복원 및 자동이득 조정을 수행하기 때문에 세그먼트 동기 검출기는 세그먼트 동기신호의 위치를 계속적으로 파악하고 있어야 한다. 그러나 송신기 또는 수신기의 일시적인 동작 오류나 임펄스 잡음 등에 의하여 획득한 세그먼트 동기신호의 위치를 유실하는 경우가 있다. 이러한 세그먼트 동기신호의 유실에 대비하여 유실한 세그먼트 동기신호를 다시 복원하는 기능을 가져야 한다.

도3에 종래의 세그먼트 동기신호 검출기의 구성을 보이는 블록도가 도시된다. 세그먼트 싱크 상관기(31)는 중간주파수 필터 및 동기검출기로부터 입력되는 샘플링된 VSB 신호의 I채널신호 성분을 이미 알고있는 세그먼트 동기신호에 의하여 결정된 기준패턴과의 상관값을 계산하여 출력한다. 가산기(32)는 이전 세그먼트 상관값과 현재 세그먼트에서 같은 위치에 해당하는 상관값을 더하여 출력한다. 메모리(33)는 상기 가산기(32)에서 출력되는 상관값을 저장하고 그 저장된 상관값을 상기 가산기(32)로 출력하여 상관값이 누적 계산되도록 한다. 제어로직 생성부(34)는 상기 메모리(33)를 제어하는 읽기, 쓰기 신호를 생성한다. 피크 검출기(35)는 누적되는 상관값 중에서 최대값의 위치를 검출한다.

심벌 클럭동기가 제대로 이루어지지 않은 채 샘플링된 VSB 신호의 I채널신호성분은 세그먼트 싱크 상관기(31)에서 표본화된 값들을 이미 알고있는 세그먼트 동기신호에 의하여 결정된 기준패턴과의 상관값을 계산하는데 이용된다. 계산된 상관값은 여러 세그먼트 주기에 걸쳐 순환적으로 메모리(33)에 누적되고, 각 세그먼트 동기신호에 의하여 산출된 상관값은 일정한 방향성을 가지기 때문에 여러 세그먼트 주기 동안 누적될수록 그 값이 점차 커지게 되고, 세그먼트 동기신호가 아닌 임의의 데이터들은 서로 독립적이고 그 평균값이 0인 확률변수로 볼 수 있으므로 이들에 의한 상관값이 충분히 많은 횟수의 세그먼트에 걸쳐 누적되면, 그 누적 결과값은 세그먼트 동기 신호에 의한 누적 상관값에 비하여 작게 나타날 것이다. 따라서 세그먼트 동기신호 검출기는 누적된 상관값들 중 최대값을 가지는 심벌의 위치를 찾아 세그먼트 동기신호의 위치로 판단하게 된다.

그러나 세그먼트 동기신호 검출기는 타이밍 복원이 이루어지지 않은 상황에서 동기신호를 검출하여야 하기 때문에 타이밍 에러에 대해 견고하도록 설계되어져야 한다. 입력되는 각 심벌에 대하여 정확한 위치(타이밍)에서 샘플링이 이루어진 경우, 동기신호 위치에서 누적된 상관값과 임의의 데이터 위치에서 누적된 상관값의 차이는 샘플링 에러가 존재하는 경우에 비하여 훨씬 크게 나타날 수 있다.

도4는 종래 심벌당 한번 샘플링을 수행할 경우를 설명하기 위한 도면이다. 이에 도시된 바와 같이, 최적의 샘플링 포인트(41)와 진폭에러(42)와 위상에러(43)가 가장 크게 되는 포인트인 최악의 샘플링 포인트(44)(Worst Case Sampling Point)가 발생하여 최악에 해당하는 샘플링 에러가 존재할 수 있으며 이는 동기신호 검출을 어렵게 하는 요인으로 작용한다.

본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위한 것으로,

본 발명의 목적은 타이밍 에러에 대해 정정이 가능하도록 하여 그 타이밍에러에 영향을 받지 않는 디지털 텔레비전 수신장치의 세그먼트 동기신호 검출장치를 제공하는 것이다.

본 발명의 다른 목적은 심벌당 두 번 샘플링하여 각 샘플링 위치에서 누적한 상관값 중에서 큰 값을 세그먼트 동기신호 위치로 선택하여 타이밍에러에 견고한 디지털 텔레비전 수신장치의 세그먼트 동기신호 검출장치를 제공하는 것이다.

상기 목적을 달성하기 위하여 본 발명에 의한 세그먼트 동기신호 검출장치는 각 심벌에 대하여 두 번 샘플링하여, 그 두 샘플에 대하여 계산된 상관값을 누적하고 두 샘플에 의한 누적값 중 누적값이 더 큰 샘플의 위치에 해당하는 심벌에서 세그먼트 동기신호를 취하면 진폭에러와 위상에러가 보다 적은 세그먼트 동기신호를 검출할 수 있게 된다. 따라서 심벌당 한번 샘플링할 경우와 같이 최악의 샘플링 포인트는 존재하지 않게 되며 이것에 의해 타이밍 에러에 영향을 적게 받는 세그먼트 동기신호 검출기를 설계할 수 있다. 또한 입력데이터를 짝수(EVEN)시퀀스와 홀수(ODD) 시퀀스로 나누어 분류함으로써 동작주파수를 심벌율로 낮춰 동작시킬 수 있다.

세그먼트 동기신호 상관부와; 메모리; 최대값 위치 검출부; 유실검출부 및 크기 비교기로 구성된다. 이 세그먼트 동기신호 검출기는 심벌클록의 두배의 속도로 입력되는 신호에 대하여 동작시켜 타이밍 에러에 영향을 받지 않고 동작하며 다음단에서 타이밍 복원을 수행한다. 또한, 심벌클록의 두배로 입력되는 신호를 병렬로 처리하여 처리속도를 낮출 수 있고, 입력신호를 짝수 열과 홀수 열로 나누어 각 신호 열에 대하여 상관값을 누적하고 최대값을 찾아 크기 비교기에서 비교하여 크기가 큰 열을 검출하여 세그먼트 동기신호의 위치를 결정하는 선택신호로 사용한다.

도 1(A)및(B)은 GA-HDTV 시스템에 사용되는 세그먼트 동기신호의 구조도이고,

도 2는 GA-HDTV 시스템에서 사용되는 전송 데이터 프레임의 구조도이고,

도 3은 종래의 세그먼트 동기신호 검출기의 구성을 보이는 블록도이고,

도 4는 종래 심벌당 한번 샘플링을 수행할 경우의 위상과 진폭 에러 및 최악 샘플링 위치를 설명하기 위한 도면이고,

도 5는 본 발명에 의한 세그먼트 동기신호 검출기의 구성을 보이는 블록도이고,

도 6(A)는 본 발명에 적용되는 신호분류기의 구성을 보이는 블록도이고,

도 6(B)는 그 입출력신호들의 타이밍도이고,

도 7은 본 발명에 의한 피크검출기의 구성을 보이는 블록도이고,

도 8은 본 발명에 의한 최대값 비교 및 위치 검출부의 구성을 보이는 블록도이고,

도 9는 본 발명에서 두 번 샘플링을 할 경우 샘플링 위치를 나타낸 도면이다.

<도면의 주요 부분에 대한 부호의 설명>

50:A/D변환부 51:신호분류기

52,53:제1 및 제2 세그먼트 싱크 상관기 54,55:제1 및 제2가산기

56,57:제1 및 제2 메모리 58:제어로직 생성부

59:피크검출기 60:멀티플렉서

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

도 9는 본 발명에서 각 심벌에 대하여 두 샘플링 위치(45,46)를 나타낸 도면이다. 이렇게 두 번 샘플링하여 그 값이 더 큰 위치에서 세그먼트 동기신호를 취하면 타이밍 에러에 영향을 적게 받는 세그먼트 동기신호를 검출할 수 있다.

이러한 본 발명의 개념을 참조하여 이하에서는 본 발명의 바람직한 실시예를 설명한다.

도5에 본 발명에 의한 세그먼트 동기신호 검출기의 구성을 보이는 블록도가 도시된다.

A/D변환부(50)는 중간 주파수 신호를 21.52MHz로 샘플링하고 위상을 록킹(locking)시켜 출력한다. 신호분류기(51)는 임의의 타이밍 페이즈 에러를 갖고 샘플링되는 A/D변환부(50)와 DFPLL(56)을 거쳐 21.52 MHz로 입력되는 심벌신호를 교대로 짝수신호(even)와 홀수신호(odd)로 분류하여 출력한다. 제1세그먼트 싱크상관기(52)는 상기 신호분류기(51)로부터 입력되는 짝수번째에 해당하는 샘플링된 I채널신호 성분을 사전에 이미 알고있는 세그먼트 동기신호에 의하여 결정된 심벌클록신호의 기준패턴과 상관값을 계산하여 출력한다. 제2세그먼트 싱크 상관기(53)는 상기 신호분류기(51)로부터 입력되는 홀수번째에 해당하는 샘플링된 I채널신호 성분을 사전에 이미 알고있는 세그먼트 동기신호에 의하여 결정된 심벌클록신호의 기준패턴과 상관값을 계산하여 출력한다. 제1가산기(54)와 제2가산기(55)는 이전 세그먼트 상관값과 현재 세그먼트에서 같은 위치에 해당하는 상관값을 더하여 출력한다. 제1 메모리(56)는 상기 제1가산기(54)에서 출력되는 상관값을 저장하고 그 저장된 상관값을 상기 제1가산기(54)로 출력하여 상관값이 누적 계산되도록 한다. 제2 메모리(57)는 상기 제2가산기(55)에서 출력되는 상관값을 저장하고 그 저장된 상관값을 상기 제2가산기(55)로 출력하여 상관값이 누적 계산되도록 한다. 제어로직 생성부(58)는 상기 제1 및 제2 메모리(56,57)를 제어하는 읽기, 쓰기 신호 및 클리어신호를 생성한다. 피크 검출기(59)는 상기 제1 및 제2가산기(54,55)에서 누적되어 출력되는 상관값 중에서 최대값 및 그 위치를 검출하여 출력한다. 최대값 비교기(60)는 상기 피크 검출기(59)에서 출력되는 상기 제1가산기(54)의 누적 최대 상관값과 상기 제2가산기(55)의 누적 최대 상관값을 비교하여 큰 쪽을 선택하여 멀티플렉서(61)의 선택신호로 사용한다. 멀티플렉서(61)는 상기 최대값 비교기(60)에서 출력되는 신호에 따라 상기 피크 검출기(59)에서 출력되는 상기 제1 및 제2가산기(54,55)의 누적 최대 상관값 위치 중에서 하나를 선택하여 출력한다.

튜너와 중간주파수 처리기 및 A/D변환부(50)를 거친 신호는 반송파 복원부를거쳐 주파수와 위상이 록킹된다. 상기 DFPLL(50')에서 출력되는 21.52MHz 심벌신호는 신호분류기(51)에 입력되어 교대로 짝수신호(even)와 홀수신호(odd)로 분류되어 출력된다.

도6(A)에 본 발명에 적용되는 신호분류기의 구성을 보이는 블록도가 도시되며, 도6(B)에 그 입출력신호들의 타이밍도가 도시된다.

본 발명에 의한 신호분류기(51)는 DFPLL(50')에서 출력되는 21.52MHz 심벌신호를 그 입력단자(D)로 입력받고, 10.76MHz 신호를 그 클록단자로 입력받는 제1D플립플롭(61)과, A/D변환부(50)에서 출력되는 21.52MHz 심벌신호를 그 입력단자(D)로 입력받고, 10.76MHz 신호를 인버터(63)로 반전시켜 그 클록단자로 입력받는 제2D플립플롭(62)으로 구성된다. A/D변환부(50)에서 출력되는 21.52MHz 심벌신호는 를 제1D플립플롭(61)의 입력단자(D)로 입력되고, 10.76MHz 클록신호(b)의 상승엣지(rising edge)에서 21.52MHz 심벌신호(a)를 구성하는 펄스 중에서 짝수펄스들(P₀,P₂,...)이 출력단자(Q)에서 출력된다(도6(B)의(d)참조). 한편, 제2D플립플롭(62)의 입력단자(D)로 입력되는 심벌신호(a)는 10.76MHz 클록신호의 반전신호(c)의 상승 에지(rising edge)에서 21.52MHz 심벌신호(a)를 구성하는 펄스 중에서 홀수펄스들(P₁,P₃,...)이 출력단자(Q)에서 출력된다(도6(B)의(e)참조).

상기 신호분류기(51)로부터 출력되는 짝수번째 짝수펄스들(P₀,P₂,...)이 제1세그먼트 싱크 상관기(52)에 입력되어 사전에 이미 알고있는 세그먼트 동기신호에 의하여 결정된 심벌클록신호의 기준패턴과 상관되어 출력된다. 마찬가지로 상기 신호분류기(51)로부터 출력되는 홀수번째 펄스들(P₁,P₃,...)이 제2세그먼트 싱크 상관기(53)에 입력되어 사전에 이미 알고있는 세그먼트 동기신호에 의하여 결정된 심벌클록신호의 기준패턴과 상관되어 출력된다.

제1 및 제2 세그먼트 싱크 상관기(52,53)에서 출력되는 신호는 제1가산기(54)와 제2가산기(55)에 입력되어 이전 세그먼트 상관값과 현재 세그먼트에서 같은 위치에 해당하는 상관값이 더해진다. 제1세그먼트 싱크 상관기(52)에서 출력되는 신호는 제1가산기(54)에 입력되어 제1메모리(56)에서 출력되는 신호와 가산된다. 상기 제1가산기(54)에서 가산된 상관신호는 제1메모리(56)에 저장된다. 상기 제1메모리(56)는 FIFO(First In First Out)의 구조를 가지며, 1 세그먼트의 길이에 해당하는 832비트의 크기이다. 제어로직 생성부(58)는 상기 제1메모리(56)에 832 심벌이 저장될 때까지 쓰기(write)와 읽기(read) 상태로 번갈아 제어하며, 쓰기 상태에서 상기 제1가산기(54)에 가산되어 출력되는 신호를 상기 제1메모리(56)에 저장하며, 이어서 읽기 상태에서 상기 제1메모리(56)에 저장된 신호중에서 가장 오래된 신호가 읽어들여져 상기 제1가산기(54)에 인가하도록 제어한다. 상기 제1메모리(56)에 관한 사항은 제2메모리(57)에 대해서도 동일하게 적용된다.

도7에 본 발명에 의한 피크검출기의 구성을 보이는 블록도가 도시된다.

본 발명에 의한 피크검출기(59)는 상기 제1가산기(54)와 제2가산기(55)에서 각각 누적되는 짝수열 상관값과 홀수열 상관값을 입력받아 각각에 대해 최대값과 그 세그먼트 싱크를 검출하는 동일한 구성의 두부분으로 구성된다. 여기서는 제1가산기(54)에서 출력되는 짝수 상관값에서 최대값과 세그먼트 싱크를 검출하는 부분에 대해 설명한다.

제1가산기(54)에서 입력되는 현재 심벌의 상관값과 이전 심벌의 상관값을 비교하여 최대값 심벌의 위치를 검출하는 최대값 비교 및 위치 검출부(71)와, 소정 세그먼트 횟수만큼 누적하여 마지막 누적 세그먼트에서 갱신신호를 발생시키는 갱신신호 발생부(73)와, 상기 최대값 비교 및 위치 검출부(71)에서 최대값 심벌의 위치와 현재 심벌의 위치를 입력받아 두값이 일치하는 경우 세그먼트 싱크 신호를 발생시키는 세그먼트 싱크 발생부(72)와, 상기 최대값 비교 및 위치 검출부(71)에서 최대값 심벌의 위치와 현재 심벌의 위치를 입력받아 소정 횟수 누적하여 현재 누적에서 얻은 최대값의 위치와 이전 누적에서 얻은 최대값 위치를 비교하여 동일한 경우 상기 세그먼트 싱크 발생부(72)로 세그먼트 락 신호(seq_lock)를 출력하는 최대값 위치 저장부(74)와, 상기 최대값 비교 및 위치 검출부(71)에서 최대값 심벌의 위치와 누적과정에서 찾은 최대값 심벌의 위치를 비교하여 유실상태를 판단하여 유실한 경우 초기화 신호(lose_lock)를 발생시키는 세그먼트 싱크 확인부(75)로 구성된다.

도8에 본 발명에 의한 최대값 비교 및 위치 검출부의 구성을 보이는 블록도가 도시된다.

제1가산기(54)에서 입력되는 현재 심벌의 상관값과 이전 심벌의 상관값을 비교하여 현재 심벌의 상관값이 큰 경우 "1"신호를 출력하는 비교기(81)와, 제1가산기(54)에서 입력되는 현재 심벌의 상관값을 입력단에 인가 받아 상기 비교기(81)에서 "1"신호를 입력받아 출력하는 플립플롭부(82)와, 10.76MHz 클록신호를 카운트하는 832 모듈러 카운터(83)와, 상기 832 모듈러 카운터(83)에서 출력되는 캐리신호를 카운트하는 32 모듈러 카운터(84)와, 상기 832 모듈러 카운터(83)와 32 모듈러 카운터(84)에서 캐리를 입력받아 앤드 연산하는 앤드 게이트(U₁)와, 상기 832 모듈러 카운터(83)에서 카운트 신호를 입력받아 상기 비교기(81)에서 "1"신호가 출력될 때 출력하는 제1래치부(85)와, 상기 제1래치부(85)에서 출력되는 카운트 신호를 입력받아 상기 앤드 게이트(U₁)에서 출력되는 "1"신호에 의해 출력하는 제2 래치부(86)로 구성된다.

비교기(81)는 제1가산기(54)에서 출력되는 현재 심벌의 상관값과 플립플롭부(82)에서 출력되는 이전 심벌의 상관값을 비교하여 현재 심벌의 상관값이 큰 경우 "1"신호를 출력한다. 플립플롭부(82)는 제1가산기(54)에서 입력되는 현재 심벌의 상관값을 입력단에 인가 받고 상기 비교기(81)에서 "1"신호를 입력받아 상기 비교기(81)로 출력한다. 따라서, 제1가산기(54)에서 출력되는 현재 심벌의 상관값이 플립플롭부(82)에서 출력되는 이전 심벌의 상관값보다 크지 않은 경우, 플립플롭부(82)에서 출력되는 이전 심벌의 상관값은 동일한 값을 유지하게 되며, 현재 심벌의 상관값이 플립플롭부(82)에서 출력되는 이전 심벌의 상관값보다 큰 경우, 플립플롭부(82)에서 출력되는 이전 심벌의 상관값은 현재 심벌의 상관값을 바뀌게 된다.

한편, 832 모듈러 카운터(83)는 10.76MHz 클록신호를 카운트하여 카운트 결과인 현재 심벌의 위치를 제1래치부(85)로 출력하며, 제1래치부(85)는 그 카운트 결과를 래치하고 있다가 상기 비교기(81)에서 현재 심벌의 상관값이 이전 심벌의 상관값보다 크다는 신호를 출력할 때 제2 래치부(86)로 출력한다. 또한, 832 모듈러 카운터(83)에서 출력되는 캐리(C₁)는 32 모듈러 카운터(84)와 앤드 게이트(U₁)로 출력된다.

32 모듈러 카운터(84)는 캐리(C₁)를 카운트하여 32번째 카운트시에 캐리(C₂)를 앤드 게이트(U₁)로 출력하게 된다. 앤드 게이트(U₁)는 832 모듈러 카운터(83)의 캐리(C₁)와 32 모듈러 카운터(84)의 캐리(C₂)를 앤드 연산하여 제2래치부(86)로 "1"신호를 출력하여 제2래치부(86)의 입력단자에 인가된 최대값 위치신호를 출력하게 된다. 본 발명에 의한 피크검출기(59)는 상기 제1가산기(54)와 제2가산기(55)에서 출력되는 짝수상관값과 홀수 상관값에 대해 상기 설명한 구성을 포함하는 동일한 구성의 두부분으로 구성되기 때문에, 여기서 설명한 는 제1가산기(54)에서 출력되는 짝수 상관값에서 최대값과 세그먼트 싱크를 검출하는 부분에 대한 설명은 제2 가산기(55)에서 출력되는 홀수 상관값에 대해서도 동일하게 적용된다.

상기 피크 검출기(59)에서 출력된 짝수 최대 상관값(max_even)과 홀수 최대 상관값(max_odd)은 최대값 비교기(60)에 입력되어 비교되며, 비교결과 짝수 최대 상관값(max_even)이 홀수 최대 상관값(max_odd)보다 큰 경우, 짝수세그먼트 싱크를 선택하는 신호를 상기 멀티플렉서(61)로 출력하게 된다. 멀티플렉서(61)는 피크 검출기(59)의 세그먼트 싱크 발생부(72)에서 짝수 세그먼트 싱크(sync_even)와 홀수세그먼트 싱크(sync_odd)를 입력받아 상기 최대값 비교기(60)에서 입력되는 비교결과 신호에 따라 짝수 세그먼트 싱크(sync_even)또는 홀수 세그먼트 싱크(sync_odd)를 선택하여 출력하게 된다.

이상에서 살펴본 바와 같이, 본 발명에 의하면, 세그먼트 동기검출기가 타이밍 에러에 대해 견고하게 설계되어 그 타이밍 에러에 영향을 받지 않으며, 심벌당 두 번 샘플링하여 최적의 샘플링 포인트로부터 위상에러와 진폭에러가 적은 샘플링 포인트에서 샘플링할 수 있기 때문에 세그먼트 동기신호 검출 후에 타이밍 복원을 빠르게 이룰 수 있다.

Claims (8)

1. 고화질 텔레비전의 세그먼트 동기신호 검출장치에 있어서,

   입력되는 중간 주파수 신호를 샘플링하여 디지털신호로 변환하는 A/D변환부와;

   상기 A/D변환부에서 출력되는 디지털 신호의 위상을 록킹하는 DFPLL과;

   상기 DFPLL로부터 출력되는 심벌신호를 짝수신호(even)와 홀수신호(odd)로 분류하여 출력하는 신호분류기와;

   상기 신호분류기로부터 출력되는 짝수 및 홀수번째에 해당하는 샘플링된 심벌신호와 사전에 이미 알고있는 세그먼트 동기신호에 의하여 결정된 심벌클록신호의 기준패턴과의 상관값을 계산하여 출력하는 제1 및 제2 세그먼트 싱크 상관기와;

   상기 제1 및 제2 세그먼트 싱크 상관기에서 출력되는 현재 세그먼트 상관값과 이전 세그먼트 상관값에서 같은 위치에 해당하는 상관값을 각각 더하여 출력하는 제1가산기 및 제2가산기와;

   상기 제1 및 제2가산기에서 출력되는 상관값을 각각 저장하고 그 저장된 상관값을 이전 세그먼트 상관값으로 상기 제1 및 제2가산기에 피이드백 시킴과 동시에 상관값을 누적 계산하는 제1 및 제2 메모리와;

   상기 제1 및 제2 메모리를 제어하는 신호를 생성하는 제어로직 생성부와;

   상기 제1 및 제2 가산기에서 누적되어 출력되는 상관값 중에서 최대값 및 그 위치를 각각 검출하는 피크 검출기와;

   상기 피크 검출기에서 출력되는 상기 제1가산기의 누적 최대 상관값과 상기 제2가산기의 누적 최대 상관값을 비교하여 큰 쪽을 선택하라는 선택신호를 출력하는 최대값 비교기와;

   상기 최대값 비교기에서 출력되는 선택신호에 따라 상기 피크 검출기에서 출력되는 상기 제1 및 제2가산기의 누적 최대 상관값 중에서 하나를 선택하여 세그먼트 동기신호로 출력하는 멀티플렉서를 포함하여 구성된 것을 특징으로 하는 디지털 텔레비전 수신장치의 세그먼트 동기신호 검출장치.
2. 제1항에 있어서, 상기 신호분류기는 상기 DFPLL에서 출력되는 심벌신호를 심벌클록이 "하이"인 구간은 짝수신호로, "로우"인 구간은 홀수신호로 분류하는 것을 특징으로 하는 디지털 텔레비전 수신장치의 세그먼트 동기신호 검출장치.
3. 제1항에 있어서, 상기 신호분류기는 상기 DFPLL에서 출력되는 21.52MHz 심벌신호를 그 입력단자로 입력받고, 10.76MHz 신호를 그 클록단자로 입력받는 제1D플립플롭과, 상기 A/D변환부에서 출력되는 상기 21.52MHz 심벌신호를 그 입력단자(D)로 입력받고, 상기 10.76MHz 신호를 인버터로 반전시켜 그 클록단자로 입력받는 제2D플립플롭으로 구성되는 것을 특징으로 하는 디지털 텔레비전 수신장치의 세그먼트 동기신호 검출장치.
4. 제1항에 있어서, 상기 제1 및 제2세그먼트 싱크 상관기의 기준패턴은 네심벌의 길이를 가지는 세그먼트 동기신호의 각 심벌값에 대응하는 것을 특징으로 하는 디지털 텔레비전 수신장치의 세그먼트 동기신호 검출장치.
5. 제1항에 있어서, 상기 가산기는 상기 세그먼트 싱크 상관기에서 출력되는 신호와 메모리에서 출력되는 신호를 가산하여 상관값을 누적시키는 것을 특징으로 하는 디지털 텔레비전 수신장치의 세그먼트 동기신호 검출장치.
6. 제1항에 있어서, 상기 피크검출기는

   상기 제1가산기와 제2가산기에서 각각 누적되는 짝수 상관값과 홀수 상관값을 입력받아 각각에 대해 최대값과 그 세그먼트 싱크를 검출하는 동일한 구성의 두부분으로 구성되는 것을 특징으로 하는 디지털 텔레비전 수신장치의 세그먼트 동기신호 검출장치.
7. 제6항에 있어서, 상기 피크 검출기는,

   제1가산기에서 입력되는 현재 심벌의 상관값과 이전 심벌의 상관값을 비교하여 최대값 심벌의 위치를 검출하는 최대값 비교 및 위치 검출부와;

   상기 최대값 비교 및 위치검출부에서 출력되는 최대값 심벌의 위치를 소정 세그먼트 횟수만큼 누적하여 마지막 누적 세그먼트에서 갱신신호를 발생시키는 갱신신호 발생부와;

   상기 최대값 비교 및 위치 검출부에서 최대값 심벌의 위치와 현재 심벌의 위치를 입력받아 두값이 일치하는 경우 세그먼트 싱크 신호를 발생시키는 세그먼트 싱크 발생부와;

   상기 최대값 비교 및 위치 검출부에서 최대값 심벌의 위치와 현재 심벌의 위치를 입력받아 소정 횟수 누적하여 현재 누적에서 얻은 최대값의 위치와 이전 누적에서 얻은 최대값 위치를 비교하여 동일한 경우 상기 세그먼트 싱크 발생부로 세그먼트 락 신호(seq_lock)를 출력하는 최대값 위치 저장부와;

   상기 최대값 비교 및 위치 검출부에서 최대값 심벌의 위치와 현재 누적에서 얻은 최대값 심벌의 위치를 입력받아 세그먼트 동기신호의 유실상태를 판단하여 유실한 경우 초기화 신호(lose_lock)를 발생시키는 세그먼트 싱크 확인부로 구성되는 것을 특징으로 하는 디지털 텔레비전 수신장치의 세그먼트 동기신호 검출장치.
8. 제7항에 있어서, 상기 최대값 비교 및 위치 검출부는,

   상기 제1가산기에서 입력되는 현재 심벌의 상관값과 이전 심벌의 상관값을 비교하여 현재 심벌의 상관값이 큰 경우 "1"신호를 출력하는 비교기와;

   상기 제1가산기에서 입력되는 현재 심벌의 상관값을 입력단에 인가 받아 상기 비교기에서 "1"신호를 입력받아 출력하는 플립플롭부와,

   10.76MHz 클록신호를 카운트하는 832 모듈러 카운터와,

   상기 832 모듈러 카운터에서 출력되는 캐리신호를 카운트하는 32 모듈러 카운터와,

   상기 832 모듈러 카운터와 32 모듈러 카운터에서 캐리를 입력받아 앤드 연산하는 앤드 게이트와,

   상기 832 모듈러 카운터에서 카운트 신호를 입력받아 상기 비교기에서 "1"신호가 출력될 때 출력하는 제1래치부와,

   상기 제1래치부에서 출력되는 카운트 신호를 입력받아 상기 앤드 게이트에서 출력되는 "1"신호에 의해 출력하는 제2 래치부로 구성되는 것을 특징으로 하는 디지털 텔레비전 수신장치의 세그먼트 동기신호 검출장치.

Images