KR20000044164A - 디지털 텔레비젼 수신장치의 필드 동기신호 검출회로 - Google Patents

Abstract

본 발명은 디지털 텔레비젼 수신장치의 필드 동기신호 검출회로에 관한 것으로, 특히 복합 베이스 밴드 데이터 신호를 입력하여 최상위 비트를 검출하는 최상위 비트 검출부와, 기준 필드 동기신호와 상기 검출된 최상위 비트신호를 배타 논리합 처리하는 배타 논리합 수단과, 상기 배타 논리합 수단의 출력을 카운트하는 카운터와, 상기 카운터의 출력값이 "0" 또는 "63"인지를 검출하는 검출부와, 상기 검출부에서 "0" 또는 "63"검출이 검출될 때의 세그먼트 동기 카운터값을 저장하고 이전 저장값과 현재 저장값을 비교하는 저장 및 비교부와, 상기 검출부에서 "0" 또는 "63"검출이 검출될 때, 상기 저장 및 비교부에서 일치되는 횟수를 카운트하고 소정 횟수 이상이면 확인신호를 출력하는 확인 카운터를 포함한다.

따라서, 본 발명에서는 홀수 및 짝수 필드 동기신호를 하나의 회로를 통하여 동시에 검출하고 에러 합을 구하지 않으므로 회로 구성이 간단하여 집적회로화시 다운 사이징이 가능하다.

Description

디지털 텔레비젼 수신장치의 필드 동기신호 검출회로

본 발명은 디지털 텔레비젼 수신장치의 필드 동기신호 검출장치에 관한 것으로서, 특히 회로구성이 간단하여 집적회로화시 다운 사이징이 가능한 필드 동기신호 검출회로에 관한 것이다.

최근에 디지털 형태로 텔레비젼 신호를 송신하고 수신하기 위하여 많은 시스템들이 연구 개발되고 있다. USP 5,598,220호에는 텔레비젼신호를 6MHz 텔레비젼 채널상에서 채널의 로우에지에 비교적 작은 파일롯트와 함께 연속적인 M 레벨심볼들로 전송하기 위한 VSB(Vestigial side band) 시스템에서의 필드 동기신호 검출 기술들을 개시한다.

미국특허 5,598,220호의 필드 동기신호 검출회로는 도 1에 도시한 바와 같이, 슬라이서(11), 제 1 및 제 2 감산기(12, 13), 기준 필드 동기신호 발생기(14), 제 1 및 제 2 절대값 검출기(15, 16), 제 1 및 제 2 누산기(17, 18), 제 1 및 제 2 최소값 검출기(19, 20), 제 1 및 제 2 저장 및 비교부(21, 22), 세그먼트 카운터(23), 확인 카운터(24)를 포함한다.

종래 검출회로는 복합 베이스 밴드 데이터신호를 슬라이서(11)에서 2비트 데이터로 변환하고, 변환된 2비트 데이터는 제 1 및 제 2 감산기(12, 13)에 각각 제공된다. 제 1 및 제 2 감산기(12, 13)에서는 기준 필드 동기신호 발생기(14)로부터 제공되는 기준 필드 동기신호와 제공된 2비트 데이터를 각각 감산한다. 각 감산된 신호들은 제 1 및 제 2 절대값 검출기(15, 16)에 각각 제공되어 절대값으로 변환된다. 각 절대값들은 각 누산기들(17, 18)에서 누산처리되어 에러 합신호로 출력된다. 각 에러 합신호들은 각 최소값 검출기(19, 20)에서 그들 중 최소값이 검출된다. 최소값을 가질 때가 필드 동기 세그먼트에 해당된다. 검출된 각 최소값들은 각 저장 및 비교부들(21, 22)에 인가된다. 저장 및 비교부(21, 22)에서는 최소값이 인가될 때, 세그먼트 카운터(23)의 카운트 출력값을 저장한다. 확인 카운터(24)에서는 저장 및 비교부들(21, 22)에서 최소값에서 세그먼트 카운트값이 저장되는 횟수가 소정 횟수 지속되면 필드 동기 세그먼트임을 확신하고 그 값을 출력한다.

이와 같은 종래의 필드 동기신호 검출회로는 홀수 및 짝수 필드 동기신호에 대해 각각 구성되어야 하므로 한 쌍의 필드 동기신호 검출회로가 필요하게 되므로 회로 구성이 복잡해진다. 또한, 한 쌍의 누산기를 사용하여 에러 합을 구하기 때문에 집적 회로화시에 사이즈가 커지는 문제가 있다.

본 발명은 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 복합 베이스 밴드 데이터 신호의 최상위 비트만을 추출하여 필드 동기신호를 검출하고 홀수 및 짝수 필드를 하나의 검출회로를 통하여 동시에 구별할 수 있으므로 회로 구성이 간단하고 집적회로화시 다운 사이징이 가능한 필드 동기신호 검출회로를 제공하는 데 있다.

도 1은 종래의 디지털 텔리비젼 수신장치의 필드 동기신호 검출회로를 나타낸도면.

도 2는 일반적인 디지털 텔레비젼 수신장치의 구성을 나타낸 도면.

도 3은 디지털 텔레비젼 신호의 데이터 프레임 구성을 나타낸 도면.

도 4는 디지털 텔레비젼 신호의 필드 동기신호의 구성을 나타낸 도면.

도 5는 PN511의 데이터 구성을 나타낸 도면.

도 6은 PN63의 데이터 구성을 나타낸 도면.

도 7은 본 발명에 의한 디지털 텔레비젼 수신장치의 필드 동기신호 검출회로의 바람직한 일 실시예의 구성을 나타낸 도면.

도 8은 본 발명에 의한 디지털 텔레비젼 수신장치의 필드 동기신호 검출회로의 바람직한 다른 실시예의 구성을 나타낸 도면.

<도면의 주요부분에 대한 부호의 설명>

50 : 최상위 비트 검출부 52,80 : 배타 논리합 수단

54 : 선택기 56 : 카운터

58, 74 : 세그먼트 카운터 60 : 검출부

62, 76 : 저장 및 비교부 64 : 확인 카운터

70 : 누산기 72 : 최소값 검출부

78 : PN63 검출기

상기한 본 발명의 목적을 달성하기 위하여 본 발명의 제 1 회로는 복합 베이스 밴드 데이터 신호를 입력하여 최상위 비트를 검출하는 최상위 비트 검출부와, 기준 필드 동기신호와 상기 검출된 최상위 비트신호를 배타 논리합 처리하는 배타 논리합 수단과, 상기 배타논리합수단의 출력을 카운트하는 카운터와, 상기 카운터의 출력값이 "0" 또는 "63"인지를 검출하는 검출부와, 상기 검출부에서 "0" 또는 "63"검출이 검출될 때의 세그먼트 동기 카운터값을 저장하고 이전 저장값과 현재 저장값을 비교하는 저장 및 비교부와, 상기 검출부에서 "0" 또는 "63"검출이 검출될 때, 상기 저장 및 비교부에서 일치되는 횟수를 카운트하고 소정 횟수 이상이면 확인신호를 출력하는 확인 카운터를 구비하는 것을 특징으로 한다.

본 발명의 제 2 회로는 복합 베이스 밴드 데이터 신호를 입력하여 최상위 비트를 검출하는 최상위 비트 검출부와, 기준 필드 동기신호와 상기 검출된 최상위 비트신호를 배타 논리합 처리하는 제 1 배타 논리합 수단과, 상기 제 1 배타 논리합 수단의 출력을 누산하는 누산기와, 세그먼트 동기신호에 응답하여 상기 누산기의 누산값 중 최소값을 검출하는 최소값 검출기와, 상기 최소값 검출기의 최소값 검출시에 세그먼트 동기 카운트값을 저장하고 이전 저장된 값과 현재 저장된 값을 비교하는 저장 및 비교부와, 상기 제 1 배타 논리합 수단의 출력중 PN63을 검출하는 PN63 검출기와, 상기 검출된 PN63과 기준 PN63을 배타 논리합하는 제 2 배타 논리합 수단과, 상기 제 2 배타 논리합 수단의 출력에 응답하여 상기 저장 및 비교부의 일치 횟수를 카운트하고 소정 횟수 이상이면 확인신호를 출력하는 확인 카운터를 구비하는 것을 특징으로 한다.

이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.

도 2은 디지털 텔레비젼 수신장치의 구성을 나타낸다. 도 2에서, 디지털 텔레비젼 수신장치는 튜너(30), 중간주파수 필터 및 동기 검출기(32), NTSC 제거필터(34), 등화기(36), 위상추적기(38), 트렐리스(격자) 디코더(40), 데이터 디인터리버(42), 리드-솔로몬 디코더(44), 데이터 디랜덤아이저(46) 및 동기 및 타이밍회로(48)를 포함한다.

튜너(30)는 안테나로부터 6MHz신호(UHF or VHF)를 수신한다. 920MHz의 1차 중간주파수를 가진 하이 사이드 인젝션 더블 컨버젼타입이다. 1GHz이상의 이미지 주파수, 고정 프론트 엔드 필터에 의해 제거를 용이하게 한다. 1차 중간 주파수 선택은 입력 밴드 패스 필터가 국부발진기(978~1723MHz)로부터 튜너 프론트 엔드로 누설되는 것과 다른 UHF채널들(460~806MHz) 에 간섭되는 것을 막을 수 있도록 충분히 높고, 1차 중간주파수 밴드 이상으로 떨어지도록 UHF채널들의 2차 조화파들에 대해서는 충분히 낮다. 튜너는 50~180MHz 주파수 영역을 제한하는 밴드 패스 필터를 가지고, 튜너의 이미지 주파수 영역(920MHz) 이내로 들어가는 모든 비텔레비젼 신호들을 제거한다. 제 1 믹서는 제 1 IF 이상의 합성된 저위상 노이즈 국부발진기에 의해 구동된다. 제 1 국부발진기와 입력 밴드 패스 필터는 마이크로 프로세서에 의해 제어된다. 튜너는 전 UHF, VHF 방송밴드, 표준, IRC, HRC 케이블밴드의 튜닝이 가능하다. 920MHz의 IF 증폭기의 전단에서 1차 IF 신호의 지연 AGC가 수행된다. 제 2 믹서는 876MHz 전압제어 SAW 발진기인 제 2 국부발진기에 의해 구동된다. 제 2 국부발진기는 FPLL 동기 검출기에 의해 제어된다. 44MHz 제 2 IF 신호는 IF 증폭기에 인가된다.

이와 같이 처리된 44MHz 의 제 2 중간 주파수 신호는 튜너에서 출력되어 중간주파수 필터 및 동기 검출기(22)에 인가된다.

캐리어 회복은 FPLL회로에 의한 스몰 파일롯트 캐리어로 수행된다. 제 3 국부 발진기는 고정 기준 발진기이다. 주파수 드래프트나 변동은 제 2 국부 발진기에서 보상된다. 제 2 국부 발진기의 제어는 FPLL 동기 검출기에 의해 이루어진다. 주파수 루프는 ±100kHz의 주파수 풀인(pull-in) 영역을 제공하고, 위상 록킹 루프는 2kHz미만의 협대역을 가진다. 주파수 포착동안에는 주파수 루프는 동상(I)과 쿼드러쳐 위상(Q) 파일롯트 신호를 사용한다. AFC 로우 패스 필터는 VCD와 입력 파일롯트의 주파수 차이에 의해 생성된 비이트 신호에 작용한다. AFC 필터에서 고주파 신호는 대부분 제거된다. 단지 파일롯트 비이트 신호만이 남게 된다. 비이트 신호는 리미터를 거치면서 방형파로 제한되고, 쿼드러쳐 신호와 승산되어 에러신호로 발생된다. 에러신호의 극성은 VCO 신호의 주파수가 중간주파수 신호의 주파수 이상인지 이하인지에 따라 결정된다. 에러신호는 APC 로우패스필터를 통하여 필터링되고 적분되어 DC신호로 출력된다. DC신호가 주파수 차를 줄이기 위하여 튜너의 제 2 국부 발진기를 제어한다. 주파수 차가 제로에 근접하게 되면, APC 루프가 제 3 국부발진주파수로 입력 중간주파수를 위상 록킹한다.

반복적인 데이터 세그먼트 동기는 협대역필터에 의해 동기적으로 검출된 랜덤 데이터들 사이에서 검출된다. 데이터 세그먼트 동기로부터 10.76MHz 심볼클럭이 코히어런스 AGC 신호와 함께 생성된다. 동기검출기로부터 10.76MHz I채널 복합 베이스밴드 데이터 신호(동기 및 데이터)는 A/D변환기를 통하여 디지털신호로 변환된다. 4심볼 동기 코릴레이터를 포함한 데이터 세그먼트 동기 검출기는 특정 반복률로 발생되는 2레벨 동기를 검출한다.

도 3은 디지털 텔레비젼 신호의 데이터 프레임 구성을 나타낸다. 데이터 프레임은 313 세그먼트들로 구성된 홀수 필드와 313 세그먼트들로 구성된 짝수필드로 구성된다, 각 필드의 첫 번재 세그먼트는 필드 동기신호를 포함한다.

도 4는 디지털 텔레비젼 신호의 필드 동기신호의 구성을 나타낸다. 프레임 동기 세그먼트는 4심볼의 세그먼트 동기, 511심볼의 PN시퀀스, 3개의 63심볼의 PN시퀀스, 24심볼의 VSB모드, 104심볼의 미사용 시퀀스로 구성된다. 따라서, 본 발명에서는 511심볼의 PN시퀀스, 3개의 63심볼의 PN시퀀스들로 구성된 총 700심볼들을 이용하여 필드동기신호를 검출한다.

PN511 시퀀스는 2레벨 511 심볼들로 구성된 것으로, 도 5에 도시한 시퀀스 구조를 가진다. PN63 시퀀스는 2레벨 63 심볼들로 구성된 것으로 도 6에 도시한 시퀀스 구조를 가진다. 홀수필드와 짝수필드의 차이는 3개의 PN63 시퀀스 중 가운데 시퀀스가 서로 반전된 구조를 가진다.

도 7은 본 발명에 의한 디지털 텔레비젼 수신장치의 필드 동기신호 검출회로의 바람직한 일 실시예의 구성을 나타낸다. 도 7의 일 실시예는 최상위 비트 검출부(50), 배타 논리합 수단(52), 선택기(54), 카운터(56), 세그먼트 카운터(58), 검출부(60), 저장 및 비교부(62), 확인 카운터(64)를 포함한다.

최상위 비트 검출부(50)에는 복합 베이스 밴드 데이터 신호가 인가된다. 최상위 비트 검출부(50)에서는 인가된 데이터 신호에서 최상위 비트만을 추출한다. 각 심볼의 최상위 비트는 부호를 나타낸다. 도 4에 도시한 바와 같이 필드 동기 세그먼트의 심볼들은 +5레벨 및 -5레벨을 가진다. 일반 데이터 신호의 심볼들은 +7, +5, +3, +1, -1, -3, -5, -7 레벨 중 어느 한 레벨을 가진다.

선택기(54)에서는 세그먼트 동기신호에 응답하여 PN511시퀀스와 PN63시퀀스를 선택하여 도 4에 도시한바와 같은 배열을 갖는 기준 동기신호를 출력한다.

배타 논리합 수단(52)에서는 최상위 비트 검출부(50)에서 제공된 각 심볼의 부호비트와 선택기(54)에서 제공된 기준 필드 동기신호들과 배타 논리합한다. 따라서, 수신된 심볼들의 부호비트와 기준 필드 동기신호가 일치하면 "0"가 출력되고 불일치하면 "1"이 출력된다. 그러므로, 일반 데이터인 경우에는 필드 동기신호와 상관성이 없으므로 1 세그먼트 기간동안에 700 심볼들 중 절반 정도가 "1"로 출력되게 된다. 그러나, 홀수 필드 동기 데이터인 경우에는 상관성이 높으므로 전부 "0"이 출력되고, 짝수 필드 동기 데이터인 경우에는 3개의 PN63시퀀스 중 가운데 PN63 시퀀스가 반전되어 있으므로, 63개의 "1"이 출력되게 된다.

카운터(56)에서는 배타 논리합 수단에서 제공되는 1비트열들 중에서 "1"의 개수를 카운트한다. 카운터(56)는 매 세그먼트 단위로 리세트된다.

검출부(60)는 카운터의 출력값이 1 세그먼트 기간동안 "0" 인지 또는 63인지를 검출한다. 0이 검출되면 현재 입력된 필드 동기 세그먼트가 홀수필드이고 63이 검출되면 짝수필드로 검출한다.

검출부(60)에서는 임펄스 노이즈에 의해 카운트 값이 0이나 63으로 정확하게 떨어지지 않을 수도 있으므로 이를 고려하여 검출 레벨, 예컨대 5이하 또는 70이하등으로 조정할 수도 있다.

세그먼트 카운터(58)는 세그먼트 동기신호를 313 또는 626을 주기로 카운트한다.

저장 및 비교부(62)에서는 검출부(60)에서 필드 동기신호가 검출되면 이 검출신호에 응답하여 세그먼트 카운터(58)의 카운트값을 저장한다. 저장된 카운트값이 다음 필드 동기 검출시에 저장되는 카운트값과 동일한지를 비교한다. 이전 카운트값과 현재 카운트값이 동일하면 현재 검출된 필드 동기신호가 필드 동기 세그먼트와 매칭되는지를 확인할 수 있다.

확인 카운터(64)에서는 검출부(60)에서 필드 동기신호가 검출되면 저장 및 비교부(62)의 비교결과를 카운트한다. 카운트값이 소정 값 이상이 되면 필드 동기신호의 검출이 확인되고 확인신호를 출력한다. 즉, 확인 카운터(64)에서는 수 내지 수십 프레임동안 계속해서 정확한 필드 동기신호가 검출되는지를 확인한다.

도 8은 본 발명에 의한 디지털 텔레비젼 수신장치의 필드 동기신호 검출회로의 바람직한 다른 실시예의 구성을 나타낸다. 다른 실시예는 최상위 비트 검출부(50), 배타 논리합 수단(52), 선택기(54), 누산기(70), 최소값 검출기(72), 세그먼트 카운터(74), 저장 및 비교부(76), PN63 검출기(78), 제 2 배타 논리합 수단(80), 확인 카운터(64)를 포함한다.

도 7의 바람직한 실시예에서 홀수 짝수 필드의 검출을 채널 잡음에 덜 민감하도록 좀 더 안정적으로 구현하기 위한 방법으로 배타 논리합의 연산을 PN511, PN63 구간, 즉 매 세그먼트마다 573심볼 구간 동안만 실시하여 출력된 카운터의 값이 0인 구간을 필드 동기신호 구간으로 인식하고 이 인식된 필드 동기신호 구간에서 3개의 PN63 구간중 중간의 PN63구간만 따로 구분하여 위에서 수행한 방법으로 연산하여 0이면 홀수필드, 63에 가까운 경우에는 짝수필드를 나타내도록 할 수도 있다.

다른 실시예는 제 1 배타 논리합 수단(52)에서 출력되는 신호를 누산기(70)에서 누산하여 에러 합을 구하고 구해진 에러 합의 최소값을 최소값 검출기(72)에서 검출한다. 즉, 기준 필드 동기신호와 상관성이 높으면 에러 합이 최소값이 된다. 최소값 검출기(72)의 최소값 검출시에 세그먼트 카운터(74)의 카운트값을 저장 및 비교부(76)에 저장한다. 저장 및 비교부(76)에서는 이전 저장값과 현재 저장값을 비교하여 일치 여부를 판단한다.

한편, 제 1 배타 논리합 수단(52)에서 출력되는 신호를 제 2 배타 논리합 수단(80)에서 기준 PN63신호와 배타 논리합하여 홀수 필드인지 짝수필드인지를 체크한다.

확인 카운터(64)에서는 상기 제 2 배타 논리합 수단(80)의 출력에 응답하여 상기 저장 및 비교부(76)의 일치신호를 카운트하고 카운트값이 소정 값 이상이면 필드 동기신호의 검출이 확인되고 확인신호를 출력한다. 즉, 확인 카운터(64)에서는 수 내지 수십 프레임동안 계속해서 정확한 필드 동기신호가 검출되는지를 확인한다.

이상, 설명한 바와 같이 본 발명에서는 홀수필드 및 짝수필드를 한 회로에서 구별하고, 에러 합을 구하지 않으므로 회로구성이 간단하여 집적회로화시 다운 사이징이 가능하다. 다른 실시예에서는 에러 합을 구하지만 1비트 신호의 에러 합을 구하므로 종래의 누산기에 비해 회로 구현시 적은 면적을 차지하게 된다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (2)

1. 복합 베이스 밴드 데이터 신호를 입력하여 최상위 비트를 검출하는 최상위 비트 검출부;

   기준 필드 동기신호와 상기 검출된 최상위 비트신호를 배타 논리합 처리하는 배타논리합수단;

   상기 배타논리합수단의 출력을 카운트하는 카운터;

   상기 카운터의 출력값이 "0" 또는 "63"인지를 검출하는 검출부;

   상기 검출부에서 "0" 또는 "63"검출이 검출될 때의 세그먼트 동기 카운터값을 저장하고 이전 저장값과 현재 저장값을 비교하는 저장 및 비교부;

   상기 검출부에서 "0" 또는 "63"검출이 검출될 때, 상기 저장 및 비교부에서 일치되는 횟수를 카운트하고 소정 횟수 이상이면 확인신호를 출력하는 확인 카운터를 구비하는 것을 특징으로 하는 디지털 텔레비젼 수신장치의 필드동기신호 검출회로.
2. 복합 베이스 밴드 데이터 신호를 입력하여 최상위 비트를 검출하는 최상위 비트 검출부;

   기준 필드 동기신호와 상기 검출된 최상위 비트신호를 배타 논리합 처리하는 제 1 배타 논리합 수단;

   상기 제 1 배타 논리합 수단의 출력을 누산하는 누산기;

   세그먼트 동기신호에 응답하여 상기 누산기의 누산값 중 최소값을 검출하는 최소값 검출기;

   상기 최소값 검출기의 최소값 검출시에 세그먼트 동기 카운트값을 저장하고 이전 저장된 값과 현재 저장된 값을 비교하는 저장 및 비교부;

   상기 제 1 배타 논리합 수단의 출력중 PN63을 검출하는 PN63 검출기;

   상기 검출된 PN63과 기준 PN63을 배타 논리합하는 제 2 배타 논리합 수단; 및

   상기 제 2 배타 논리합 수단의 출력에 응답하여 상기 저장 및 비교부의 일치 횟수를 카운트하고 소정 횟수 이상이면 확인신호를 출력하는 확인 카운터를 구비하는 것을 특징으로 하는 디지털 텔레비젼 수신장치의 필드동기신호 검출회로.