KR19990055255A - 고화질 텔레비젼의 위상 부호 검출장치 - Google Patents
고화질 텔레비젼의 위상 부호 검출장치 Download PDFInfo
- Publication number
- KR19990055255A KR19990055255A KR1019970075183A KR19970075183A KR19990055255A KR 19990055255 A KR19990055255 A KR 19990055255A KR 1019970075183 A KR1019970075183 A KR 1019970075183A KR 19970075183 A KR19970075183 A KR 19970075183A KR 19990055255 A KR19990055255 A KR 19990055255A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- phase
- output
- phase code
- latch
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
본 발명은 세그먼트 동기를 검출하기 이전에 위상 불안정성에 기인한 데이터의 반전을 검출하여 이를 보상해줌으로써 동기화 블록이 정확하게 동작하도록 한 고화질 텔레비젼의 위상 부호 검출장치에 관한 것으로서, 이러한 본 발명은 IF 입력신호를 샘플링 클럭에 따라 샘플링 하여 디지털 신호로 변환하는 아날로그/디지털 변환기와; 아날로그/디지털 변환기에서 출력되는 신호를 VSB필터링 하여 직각 위상 신호를 발생하는 디지털 필터부와; 디지털 필터부의 필터 지연만큼 아날로그/디지털 변환기에서 얻어지는 동위상 신호를 지연시키는 지연부와; 지연부 및 디지털 필터부에서 각각 얻어지는 신호의 주파수와 위상을 보상한 후 I, Q 채널 신호를 출력하는 복소 곱셈기와; 복소 곱셈기에서 얻어지는 I 채널 신호를 협대역 저역 필터링 하여 신호 성분은 제거하고 파일럿 신호만을 출력하는 I신호 협대역 저역필터부와; I신호 협대역 저역필터부에서 출력되는 파일럿 신호로부터 위상 부호를 검출하는 위상 부호 검출부를 구비하게 된다.
Description
본 발명은 고화질 텔레비젼(HDTV)의 위상 부호 검출에 관한 것으로, 특히 세그먼트 동기를 검출하기 이전에 위상 불안정성에 기인한 데이터의 반전을 검출하여 이를 보상해줌으로써 동기화 블록이 정확하게 동작하도록 한 고화질 텔레비젼의 위상 부호 검출장치에 관한 것이다.
일반적으로, 잔류 측파대(VSB) 모드를 채택한 고화질 텔레비젼(HDTV)의 복조기에 사용하는 디지털 주파수 위상 동기루프(DFPLL)는 180도 위상 불확실성을 가지며 주파수와 위상을 보상한다. 위상이 반전될 경우 세그먼트 동기 검출 알고리즘의 동작을 어렵게 하고, 동기 신호를 찾더라도 많은 시간이 소요된다. 또한 필드 동기 검출, 심벌 클럭 복원, 자동 이득 조절, 등화기 등은 보상되지 않은 데이터를 이용할 경우 그 기능을 제대로 수행할 수 없다. 따라서 상기 DFPLL이 어떤 위상 부호에 고정되어 있는지 알아내어 이를 보정 해줄 필요가 있다.
이를 위한 종래의 위상 부호 검출 장치가 첨부한 도면 도1에 도시되었다.
이에 도시된 바와 같이, 입력되는 아날로그 신호를 샘플링 클럭에 동기 시켜 디지털 신호로 변환하는 아날로그/디지털 변환기(1)와, 상기 아날로그/디지털 변환기(1)에서 출력되는 신호의 주파수 에러와 위상 에러를 제거하는 주파수 위상 동기루프(2)와, 상기 주파수 위상 동기 루프(2)를 통한 신호로부터 세그먼트 동기를 검출하는 세그먼트 동기 검출부(3)와, 상기 주파수 위상 동기 루프(2)를 통한 기저 대역 변환된 복소신호와 세그먼트 동기 신호의 기준패턴 사이의 상관치를 구하는 상관기(4)와, 상기 세그먼트 동기 검출부(3)에서 세그먼트 동기 검출에 따라 발생되는 신호에 의해 인에이블 되어 상기 상관기(4)에서 출력되는 신호를 래치 하는 래치(5)와, 상기 래치(5)에서 얻어지는 최상위비트의 부호를 검출하는 위상 부호 검출부(6)로 구성되었다.
이와 같이 구성된 종래 위상 부호 검출장치는, 세그먼트 동기 신호를 시행 착오를 이용해 구한 후에 세그먼트 동기 상관 값의 부호를 관찰한다. 이 동기 상관 값의 부호가 8세그먼트 연속 반전된 정보가 들어올 경우 데이터 신호의 위상을 보정 한다.
즉, 아날로그/디지털 변환부(1)를 거친 신호로부터 주파수 위상 동기루프(2)는 위상과 주파수 에러를 제거하게 되며, 세그먼트 동기 검출부(3)는 그 주파수와 위상 에러가 제거된 신호로부터 세그먼트 동기를 검출하게 된다.
이때 세그먼트 동기가 검출되면 래치(5)를 인에이블 시키게 된다.
아울러 상관기(4)는 기저 대역 변환된 복소신호와 세그먼트 동기 신호의 기준패턴 사이의 상관치를 구하여 누적하게 되는데, 이때 세그먼트 동기 신호의 위상이 반전된 경우에 동기 상관 값의 누적이 잘못 수행될 가능성이 높으므로 세그먼트 동기 검출에 이르기까지 여러번 동기 신호 유실(Lose Lock)을 반복한다.
이렇게 하여 세그먼트 동기 신호를 검출하고 나면 위상 부호 검출부(6)는 세그먼트 동기 상관 값의 부호를 8 세그먼트 연속 반전된 정보가 나올 경우 입력 신호의 위상을 반전시켜 준다.
그러나 이러한 종래의 위상 부호 검출 장치는, 위상이 반전되어 FPLL이 고정될 경우 세그먼트 동기 검출 등 동기화 회로의 동작을 어렵게 하고 동기 검출에 따르는 수렴 시간이 증가하는 문제점을 발생하였다.
이에 본 발명은 상기와 종래 위상 부호 검출장치에서 발생하는 제반 문제점을 해결하기 위해서 제안된 것으로,
본 발명은 세그먼트 동기를 검출하기 이전에 위상 불안정성에 기인한 데이터의 반전을 검출하여 이를 보상해줌으로써 동기화 블록이 정확하게 동작하도록 한 고화질 텔레비젼의 위상 부호 검출장치를 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 세그먼트 동기 신호를 검출하기 전에 파일럿 신호를 이용하여 위상 부호를 검출하여 부정토록 한 고화질 텔레비젼의 위상 부호 검출장치를 제공하는 데 그 목적이 있다.
상기와 같은 목적들을 달성하기 위해 본 발명에서 제안된 장치는,
IF 입력신호를 샘플링 클럭에 따라 샘플링 하여 디지털 신호로 변환하는 아날로그/디지털 변환기와;
상기 아날로그/디지털 변환기에서 출력되는 신호를 VSB필터링 하여 직각 위상 신호를 발생하는 디지털 필터부와;
상기 디지털 필터부의 필터 지연만큼 상기 아날로그/디지털 변환기에서 얻어지는 동위상 신호를 지연시키는 지연부와;
상기 지연부 및 디지털 필터부에서 각각 얻어지는 신호의 주파수와 위상을 보상한 후 I, Q채널 신호를 출력하는 복소 곱셈기와;
상기 복소 곱셈기에서 얻어지는 I채널 신호를 협대역 저역 필터링 하여 신호 성분은 제거하고 파일럿 신호만을 출력하는 I신호 협대역 저역필터부와;
상기 I신호 협대역 저역필터부에서 출력되는 파일럿 신호로부터 위상 부호를 검출하는 위상 부호 검출부로 이루어짐을 특징으로 한다.
상기에서, 위상 부호 검출부는 상기 I 신호 협대역 저역 필터부(50)에서 출력되는 파일럿 신호를 일정량 누적하고 그 누척치의 평균치를 산출하는 누적기와, 시스템 클럭을 카운팅하고 일정 카운팅마다 상기 누적기를 리세트시키기 위한 리세트 신호를 발생하는 카운터와, 상기 카운터에서 출력되는 리세트신호의 위상을 반전시키는 인버터와, 상기 인버터에서 출력되는 신호에 따라 인에이블 되어 상기 누적기에서 출력되는 위상 부호 값을 래치 시키는 제1래치와, 상기 제1래치에서 출력된 신호와 상기 누적기에서 출력되는 위상 부호 값을 배타적 논리합 하는 배타적 논리합소자와, 상기 인버터의 출력신호에 의해 인에이블 되고 상기 제1래치의 출력신호를 래치 시켜 부호 정보로 출력하는 제2래치와, 상기 배타적 논리합소자에서 출력되는 신호에 의해 상기 제2래치에서 출력되는 부호 정보를 선택하여 위상 부호로 출력하는 멀티플렉서와, 출력되는 위상 부호 갱신신호를 래치 하는 제3래치와, 상기 제3래치의 출력신호와 상기 카운터에서 출력되는 리세트신호를 논리합 하여 그 결과치를 위상 부호 갱신신호로 출력하는 논리합소자로 구성된다.
도 1 은 종래 HDTV에서 위상 부호 검출 장치의 블록도,
도 2 는 본 발명에 의한 HDTV의 위상 부호 검출장치 블록도,
도 3 은 도2의 위상부호 검출부 및 부호 정정부의 상세 구성도.
<도면의 주요 부분에 대한 부호의 설명>
40:복소 곱셈기 50:I신호 협대역 저역 필터부
60:위상 부호 검출부 61:누적기
62:카운터 63:인버터
64:제1래치 65:배타적 논리합소자
66:제2래치 67:멀티플렉서
68:논리합소자 69:제3래치
이하, 본 발명의 바람직한 실시 예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.
첨부한 도면 도 2는 본 발명에 의한 고화질 텔레비젼의 위상 부호 검출 장치 블록 구성도 이다.
이에 도시된 바와 같이, IF 입력신호를 샘플링 클럭에 따라 샘플링 하여 디지털 신호로 변환하는 아날로그/디지털 변환기(10)와, 상기 아날로그/디지털 변환기(10)에서 출력되는 신호를 VSB필터링 하여 직각 위상 신호를 발생하는 디지털 필터부(20)와, 상기 디지털 필터부(20)의 필터 지연만큼 상기 아날로그/디지털 변환기에서 얻어지는 동위상 신호를 지연시키는 지연부(30)와, 상기 지연부(30) 및 디지털 필터부(20)에서 각각 얻어지는 신호의 주파수와 위상을 보상한 후 I, Q 채널 신호를 출력하는 복소 곱셈기(40)와, 상기 복소 곱셈기(40)에서 얻어지는 I채널 신호를 협대역 저역 필터링 하여 신호 성분은 제거하고 파일럿 신호만을 출력하는 I신호 협대역 저역필터부(50)와, 상기 I신호 협대역 저역필터부(50)에서 출력되는 파일럿 신호로부터 위상 부호를 검출하는 위상 부호 검출부(60)와, 상기 복소 곱셈기(40)에서 출력되는 Q채널 신호를 협대역 저역 필터링 하는 Q신호 협대역 저역 필터부(70)와, 상기 I, Q신호 협대역 저역 필터부(50)(70)에서 각각 출력되는 신호를 루프 필터링 하는 루프 필터부(80)와, 상기 루프 필터부(80)에서 얻어지는 신호에 따라 주파수 및 위상 오차를 보상하기 위한 보상 신호를 발생하는 보상신호 발생부(90)와, 상기 위상 부호 검출부(60)에서 얻어지는 위상 부호 신호에 의해 상기 복소 곱셈기(40)에서 출력되는 I채널 신호의 위상 부호를 정정하는 위상 부호 정정부(100)와, 상기 위상 부호 정정부(100)에서 출력되는 신호로부터 세그먼트 동기 신호를 검출하는 세그먼트 동기 검출부(110)로 구성된다.
상기에서, 위상 부호 검출부(60)는 상기 I 신호 협대역 저역 필터부(50)에서 출력되는 파일럿 신호를 일정량 누적하고 그 누척치의 평균치를 산출하는 누적기(61)와, 시스템 클럭을 카운팅하고 일정 카운팅마다 상기 누적기(61)를 리세트 시키기 위한 리세트 신호를 발생하는 카운터(62)와, 상기 카운터(62)에서 출력되는 리세트신호의 위상을 반전시키는 인버터(63)와, 상기 인버터(63)에서 출력되는 신호에 따라 인에이블 되고 상기 누적기(61)에서 출력되는 위상 부호 값을 래치 시키는 제1래치(64)와, 상기 제1래치(64)에서 출력된 신호와 상기 누적기(61)에서 출력되는 위상 부호 값을 배타적 논리합 하는 배타적 논리합소자(65)와, 상기 인버터(63)의 출력신호에 의해 인에이블 되고 상기 제1래치(64)의 출력신호를 래치 시켜 부호 정보로 출력하는 제2래치(66)와, 상기 배타적 논리합소자(65)에서 출력되는 신호에 의해 상기 제2래치(66)에서 출력되는 부호 정보를 선택하여 위상 부호로 출력하는 멀티플렉서(67)와, 출력되는 위상 부호 검출신호를 래치 하는 제3래치(69)와, 상기 제3래치(69)의 출력신호와 상기 카운터(62)에서 출력되는 리세트신호를 논리합 하여 그 결과치를 위상 부호 갱신신호로 출력하는 논리합소자(68)로 구성된다.
이와 같이 구성된 본 발명에 의한 위상 부호 검출 장치는, 먼저 원래 데이터 신호를 s(t), VSB 필터링된 신호를 , 송신기에서 더해진 파일럿 신호를 d라고 하면 IF 입력 신호를 다음과 같이 나타낼 수 있다.
여기서 ω와 ψ는 각각 주파수, 위상을 나타낸다.
이 신호가 아날로그/디지털 변환기(10)에서 21.52MHz(fs)로 샘플링 되어 변환되면 다음과 같이 쓸 수 있다.
이 신호가 디지털 필터부(20)에서 VSB 필터링 되고, 중심 주파수와 위상이 각각 ω0,ψ0인 보상신호 발생부(90)의 출력 값에 의해 주파수와 위상이 복소 곱셈기(40)에 의해 보상된다. 입력 신호의 주파수와 위상이 보상신호 발생부(90)의 출력 주파수와 위상이 다를 경우 협대역 저역 필터부(70)에 의해 오차 값을 검출하여 보상한다.
입력 신호 주파수와 상기 보상신호 발생부(90)의 출력 주파수의 차를 Δω=ω-ω0라하고, 위상차를 Δψ=ψ-ψ0라하면 상기 복소 곱셈기(40)의 출력은 다음과 같이 나타낼 수 있다.
복소 곱셈기의 출력 I채널:
복소 곱셈기의 출력Q채널 :
상기 [수학식3]과 [수학식4]의 신호들이 100KHz 대역을 가지는 I, Q 협대역 저역 필터부(50)(70)를 통과하면 신호 성분은 없어지고 파일럿 성분에 의한 신호만 남게 된다.
여기서 I 채널 협대역 저역 필터부(50)를 통과한 신호는 다음과 같다.
또한, Q채널 협대역 저역 필터부(70)를 통과한 신호는 다음과 같다.
상기 [수학식5],[수학식6]의 신호를 가지고 주파수 오차와 위상 오차를 보상할 수 있으며, 본 발명에서 제안하는 위상 부호 검출은 상기 [수학식5]의 파일럿 신호 d의 부호를 검출하여 부호 보상을 하게 된다.
즉, 위상 부호 검출부(60)는 첨부한 도면 도3에 도시된 바와 같이, 누적기(61)에서 상기 파일럿 신호에 더해진 위상과 주파수에 의한 영향 때문에 상기 I채널 협대역 저역 필터부(50)를 통한 신호를 누적하게 된다. 상기 누적기(61)에서 충분히 누적된 신호는 파일럿 신호의 부호에 따라 누적치가 양이나 음으로 수렴한다.
이를 N세그먼트당 한 번 제1래치(64)에서 래치 하여 부호 정보로 이용한다.
상기 제1래치(64)에서 얻어지는 부호 정보는 제2래치(66)에서 다시 한번 래치 되며, 상기 제1래치(64)의 출력신호와 상기 누적기(61)의 출력신호는 배타적 논리합소자(65)에서 배타적 논리 합되어 그 결과신호가 멀티플렉서(67)에 선택신호로 전달된다.
그러면 상기 멀티플렉서(67)는 그 선택신호에 따라 상기 제2래치(66)에서 출력되는 부호 정보중 하나를 선택하여 검출한 위상 부호 신호로 출력하게 된다.
이때, 갑작스런 채널의 변동에 의해 부호가 바뀔 수 있으므로 계속하여 누적을 행하여 부호 정보를 취하고, 한 번 부호 정보를 얻은 후에는 상기 누적기(61)를 리세트 하여 잡음에 의한 영향을 최소화하면서 누적기(61)의 크기를 줄이게 된다.
또한 이전에 기억하고 있는 부호 정보와 현재 찾은 위상 부호 정보를 논리합소자(68)에서 논리합 하여 그 결과치로 위상 부호를 갱신하게 된다.
여기서, 위상 부호를 갱신하는 방법을 좀 더 상세히 설명하면 다음과 같다.
즉, 상기 복소 곱셈기(40)에서 출력되는 I 채널 신호를 네가티브단(101)에서 음수로 변환하고, 그 변환된 음수와 상기 I 채널 신호를 멀티플렉서(102)에서 멀티플렉싱 하여 위상 부호를 갱신하게 된다.
즉, 상기 멀티플렉서(102)는 상기 위상 부호 검출신호가 로우이면 정상적인 위상 부호이기 때문에 상기 I채널 신호를 바로 다음 블록의 입력으로 보내고, 상기 위상 부호 검출신호가 하이이면 상기 I채널 신호를 반전시켜서 상기 다음 블록으로 보내게 된다.
이렇게 부호가 정정된 신호는 세그먼트 동기 검출부(110)에 전달되어져 세그먼트 동기가 검출되어 진다.
이상에서 상술한 바와 같이 본 발명은, 세그먼트 동기 신호를 검출하기 전에 송신기에서 보내온 파일럿 신호를 이용하여 위상 부호를 검출하고 이를 보상해줌으로써 세그먼트 동기 검출 블록이 정확하게 세그먼트 동기를 검출할 수 있도록 도모해주는 효과가 있다.
Claims (2)
- 위상의 부호를 검출하여 세그먼트 동기 신호를 검출하는 고화질 텔레비젼의 위상 부호 검출 시스템에 있어서,IF 입력신호를 샘플링 클럭에 따라 샘플링 하여 디지털 신호로 변환하는 아날로그/디지털 변환기와;상기 아날로그/디지털 변환기에서 출력되는 신호를 VSB필터링 하여 직각 위상 신호를 발생하는 디지털 필터부와;상기 디지털 필터부의 필터 지연만큼 상기 아날로그/디지털 변환기에서 얻어지는 동위상 신호를 지연시키는 지연부와;상기 지연부 및 디지털 필터부에서 각각 얻어지는 신호의 주파수와 위상을 보상한 후 I, Q 채널 신호를 출력하는 복소 곱셈기와;상기 복소 곱셈기에서 얻어지는 I 채널 신호를 협대역 저역 필터링 하여 신호 성분은 제거하고 파일럿 신호만을 출력하는 I신호 협대역 저역필터부와;상기 I신호 협대역 저역필터부에서 출력되는 파일럿 신호로부터 위상 부호를 검출하는 위상 부호 검출부를 포함하여 구성된 것을 특징으로 하는 고화질 텔레비젼의 위상 부호 검출장치.
- 제 1 항에 있어서, 상기 위상 부호 검출부는,상기 I신호 협대역 저역 필터부(50)에서 출력되는 파일럿 신호를 일정량 누적하고 그 누척치의 평균치를 산출하는 누적기와, 시스템 클럭을 카운팅하고 일정 카운팅마다 상기 누적기를 리세트 시키기 위한 리세트 신호를 발생하는 카운터와, 상기 카운터에서 출력되는 리세트신호의 위상을 반전시키는 인버터와, 상기 인버터에서 출력되는 신호에 따라 인에이블 되고 상기 누적기에서 출력되는 위상 부호 값을 래치 시키는 제1래치와, 상기 제1래치에서 출력된 신호와 상기 누적기에서 출력되는 위상 부호 값을 배타적 논리합 하는 배타적 논리합소자와, 상기 인버터의 출력신호에 의해 인에이블 되고 상기 제1래치의 출력신호를 래치 시켜 부호 정보로 출력하는 제2래치와, 상기 배타적 논리합소자에서 출력되는 신호에 의해 상기 제2래치에서 출력되는 부호 정보를 선택하여 위상 부호로 출력하는 멀티플렉서와, 출력되는 위상 부호 검출신호를 래치 하는 제3래치와, 상기 제3래치의 출력신호와 상기 카운터에서 출력되는 리세트신호를 논리합 하여 그 결과치를 위상 부호 갱신신호로 출력하는 논리합소자로 구성된 것을 특징으로 하는 고화질 텔레비젼의 위상 부호 검출장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075183A KR100284403B1 (ko) | 1997-12-26 | 1997-12-26 | 고화질 텔레비젼의 위상 부호 검출장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075183A KR100284403B1 (ko) | 1997-12-26 | 1997-12-26 | 고화질 텔레비젼의 위상 부호 검출장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990055255A true KR19990055255A (ko) | 1999-07-15 |
| KR100284403B1 KR100284403B1 (ko) | 2001-03-02 |
Family
ID=66171488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970075183A KR100284403B1 (ko) | 1997-12-26 | 1997-12-26 | 고화질 텔레비젼의 위상 부호 검출장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100284403B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100311522B1 (ko) * | 1999-07-31 | 2001-10-18 | 서평원 | 디지털 티브이 중계기에서의 왜곡 신호 보상 방법 및 장치 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0141876B1 (ko) * | 1994-11-28 | 1998-06-15 | 배순훈 | 고화질 텔레비젼 지에이 시스템의 180도 위상 에러 보정장치 |
| US5602601A (en) * | 1995-04-21 | 1997-02-11 | L. G. Electronics Inc. | Phase error corrector for HDTV reception system |
| KR0155900B1 (ko) * | 1995-10-18 | 1998-11-16 | 김광호 | 위상에러검출방법 및 위상 트래킹 루프회로 |
| KR100259137B1 (ko) * | 1997-04-19 | 2000-06-15 | 김영환 | 잔류측파대 수신기에서 비교기를 이용한 극성 검출/검증 장치 |
-
1997
- 1997-12-26 KR KR1019970075183A patent/KR100284403B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100311522B1 (ko) * | 1999-07-31 | 2001-10-18 | 서평원 | 디지털 티브이 중계기에서의 왜곡 신호 보상 방법 및 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100284403B1 (ko) | 2001-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100547831B1 (ko) | 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치 | |
| US6298100B1 (en) | Phase error estimation method for a demodulator in an HDTV receiver | |
| CA2169551C (en) | Apparatus and method for maximizing frequency offset tracking performance in a digital receiver | |
| MXPA00010469A (es) | Demodulador para un receptor de television de alta definicion. | |
| JPH0678014A (ja) | テレビジョン信号処理装置 | |
| KR0163729B1 (ko) | 디지탈 잔류 측파대 변조 통신 시스템의 위상 검출 방법 및 위상 트랙킹 루프 회로 | |
| JPH11136597A (ja) | シンボルタイミング回復装置及び方法 | |
| KR100529150B1 (ko) | 주파수 옵셋 및 위상 에러를 동시에 줄이는 반송파 주파수 복구 방법 및 장치 | |
| JP4541403B2 (ja) | 通信システムにおける搬送波再生で使われる方法および装置 | |
| KR100486269B1 (ko) | 고 선명 텔레비전의 반송파 복구 장치 및 방법. | |
| KR100424376B1 (ko) | 의사 로크 검출 시스템 | |
| KR100284403B1 (ko) | 고화질 텔레비젼의 위상 부호 검출장치 | |
| US5768321A (en) | Automatic frequency control unit which detects a frame pattern in a phase modulation signal | |
| US6046618A (en) | Phase correction circuit and method therefor | |
| KR100194937B1 (ko) | 디지탈 변조방식의 변조시스템의 디지탈 신호 적응판정 에러회로 및 방법 | |
| US6204725B1 (en) | Circuit for demodulating digital signal undergoing different modulation schemes | |
| US6590950B1 (en) | Bandwidth stabilized PLL | |
| KR100300947B1 (ko) | 디지털텔레비젼수신장치의세그먼트동기신호검출장치 | |
| KR0153604B1 (ko) | 수신장치의 주파수 및 위상 자동 조절회로 및 방법 | |
| KR100413415B1 (ko) | 에이치디티브이(hdtv)의 타이밍 복원장치 | |
| KR100413416B1 (ko) | 에이치디티브이(hdtv)의 타이밍 복원장치 | |
| KR100290869B1 (ko) | 복조기의주파수오프셋부호판별장치 | |
| KR100459760B1 (ko) | 디지털텔레비젼수신장치의자동이득제어회로및방법 | |
| US5668498A (en) | Controlling FPLL polarity using pilot signal and polarity inverter | |
| JP2000270036A (ja) | Ａｆｃ回路、キャリア再生回路および受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041119 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |