JPH0678014A - テレビジョン信号処理装置 - Google Patents
テレビジョン信号処理装置Info
- Publication number
- JPH0678014A JPH0678014A JP5136869A JP13686993A JPH0678014A JP H0678014 A JPH0678014 A JP H0678014A JP 5136869 A JP5136869 A JP 5136869A JP 13686993 A JP13686993 A JP 13686993A JP H0678014 A JPH0678014 A JP H0678014A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- qam
- multiplier
- frequency
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/65—Circuits for processing colour signals for synchronous modulators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
- H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
- H04L27/3872—Compensation for phase rotation in the demodulated signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/24—High-definition television systems
- H04N11/30—High-definition television systems with transmission of the extra information by means of quadrature modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/66—Circuits for processing colour signals for synchronous demodulators
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Color Television Systems (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 搬送波周波数のオフセットを補償するのに有
効な直交振幅変調された信号を処理するプロセッサを提
供する。 【構成】 テレビジョン受像機が、Ｉ軸及びＱ軸により
規定された４象限格子状配列にマッピングされた記号を
含む直交振幅変調（ＱＡＭ）された信号に応答する。復
調されたＩ及びＱ成分が搬送波回復回路網で処理され
る。この搬送波回復回路網は局部的に生成された搬送波
基準信号のパラメータをＱＡＭ配列の所要の向きを維持
するように調整する。搬送波回復回路網は複数動作モー
ドを呈する信号乗算器（２０）を、１記号周期のループ
遅延を呈するデジタル位相ロックループ（３６〜５０）
中に含んでいる時間マルチプレクス型プロセッサを有し
ている。
効な直交振幅変調された信号を処理するプロセッサを提
供する。 【構成】 テレビジョン受像機が、Ｉ軸及びＱ軸により
規定された４象限格子状配列にマッピングされた記号を
含む直交振幅変調（ＱＡＭ）された信号に応答する。復
調されたＩ及びＱ成分が搬送波回復回路網で処理され
る。この搬送波回復回路網は局部的に生成された搬送波
基準信号のパラメータをＱＡＭ配列の所要の向きを維持
するように調整する。搬送波回復回路網は複数動作モー
ドを呈する信号乗算器（２０）を、１記号周期のループ
遅延を呈するデジタル位相ロックループ（３６〜５０）
中に含んでいる時間マルチプレクス型プロセッサを有し
ている。
Description
【０００１】
【産業上の利用分野】この発明は、直交振幅変調（ＱＡ
Ｍ）されたテレビジョン信号を処理する装置に関するも
のである。
Ｍ）されたテレビジョン信号を処理する装置に関するも
のである。
【０００２】
【発明の背景】ここに開示する形式のＱＡＭ記号伝送シ
ステムでは、同相「Ｉ」信号成分及び直交位相「Ｑ」信
号成分が、コサイン搬送波及びサイン搬送波のそれぞれ
を変調する。伝送されるデータ記号はＩ成分及びＱ成分
の両方で表されている。各記号は例えば数ビットで表さ
れ、ビット／記号の数でＱＡＭシステムの形式、即ち１
６ＱＡＭ、３２ＱＡＭ等の形式が決まる。各記号は、ル
ックアップテーブルを使用して４象限格子状配列（ｃｏ
ｎｓｔｅｌｌａｔｉｏｎ）中の予め定められた位置にマ
ッピングされる。ここで、予め定められた数の記号が各
象限中の割当てられた領域を占有する。従って、３２Ｑ
ＡＭシステムでは、配列の各象限に８つの記号が同相の
Ｉ軸及び直交位相のＱ軸に関して予め定められた位置に
存在する。ある形式の差分符号化を行って、これにより
記号が位置している配列の象限を一定のビットで表し、
また、その象限中で記号に割り当てられた特定の点を一
定のビットで表すようにすることができる。上記の形式
のＱＡＭシステムは公知のものである。
ステムでは、同相「Ｉ」信号成分及び直交位相「Ｑ」信
号成分が、コサイン搬送波及びサイン搬送波のそれぞれ
を変調する。伝送されるデータ記号はＩ成分及びＱ成分
の両方で表されている。各記号は例えば数ビットで表さ
れ、ビット／記号の数でＱＡＭシステムの形式、即ち１
６ＱＡＭ、３２ＱＡＭ等の形式が決まる。各記号は、ル
ックアップテーブルを使用して４象限格子状配列（ｃｏ
ｎｓｔｅｌｌａｔｉｏｎ）中の予め定められた位置にマ
ッピングされる。ここで、予め定められた数の記号が各
象限中の割当てられた領域を占有する。従って、３２Ｑ
ＡＭシステムでは、配列の各象限に８つの記号が同相の
Ｉ軸及び直交位相のＱ軸に関して予め定められた位置に
存在する。ある形式の差分符号化を行って、これにより
記号が位置している配列の象限を一定のビットで表し、
また、その象限中で記号に割り当てられた特定の点を一
定のビットで表すようにすることができる。上記の形式
のＱＡＭシステムは公知のものである。
【０００３】受信機側では、ＱＡＭ変調された搬送波の
周波数が受信機側で局部的に生成される搬送波基準信号
に対してオフセットしていることがある。この搬送波周
波数のオフセットは一般的には受信機側で回復されたＱ
ＡＭ配列のダイナミックな回転の形で現れ、位相ロック
ループ（ＰＬＬ）回路網によってかなり低減されるか或
いは消去される。ＰＬＬは、ＱＡＭ配列を予測された位
置に記号が存在するような適切な方向に動的に回復（逆
回転）するための周波数／位相補正信号を生成する。上
記搬送波のオフセットを補正するために２次ＰＬＬがし
ばしば用いられる。これは、２次ＰＬＬは幅の広い周波
数偏移、例えば６０ＫＨｚまでもの周波数偏移、を補正
するための広いトラッキング範囲を呈し、一般的にこの
ような偏移を完全に補正することができるためである。
周波数が受信機側で局部的に生成される搬送波基準信号
に対してオフセットしていることがある。この搬送波周
波数のオフセットは一般的には受信機側で回復されたＱ
ＡＭ配列のダイナミックな回転の形で現れ、位相ロック
ループ（ＰＬＬ）回路網によってかなり低減されるか或
いは消去される。ＰＬＬは、ＱＡＭ配列を予測された位
置に記号が存在するような適切な方向に動的に回復（逆
回転）するための周波数／位相補正信号を生成する。上
記搬送波のオフセットを補正するために２次ＰＬＬがし
ばしば用いられる。これは、２次ＰＬＬは幅の広い周波
数偏移、例えば６０ＫＨｚまでもの周波数偏移、を補正
するための広いトラッキング範囲を呈し、一般的にこの
ような偏移を完全に補正することができるためである。
【０００４】ＰＬＬの安定性は、デジタル位相ロックル
ープ（ＤＰＬＬ）のクロックサイクルの数で決まるルー
プ遅延とループ利得の両方の関数である。一般には、ル
ープ利得が高いことは望ましいが、ループ利得が高くな
るとしばしばループの安定性が低下する。一方、ある与
えられた利得に対しては、クロックサイクル（遅延）の
数が増加するにつれてループの安定性は低下していく。
この発明による装置は、搬送波回復システムのループ遅
延とループ利得に関して妥協点を見いだすものである。
ープ（ＤＰＬＬ）のクロックサイクルの数で決まるルー
プ遅延とループ利得の両方の関数である。一般には、ル
ープ利得が高いことは望ましいが、ループ利得が高くな
るとしばしばループの安定性が低下する。一方、ある与
えられた利得に対しては、クロックサイクル（遅延）の
数が増加するにつれてループの安定性は低下していく。
この発明による装置は、搬送波回復システムのループ遅
延とループ利得に関して妥協点を見いだすものである。
【０００５】
【発明の概要】この発明の原理による搬送波回復システ
ムは、搬送波周波数のオフセットを補償するための時間
マルチプレクスされた複数動作モードプロセッサを使用
する。推奨実施例においては、このプロセッサは２次位
相ロックロープに信号乗算器を含んでおり、１記号周期
（１記号クロックサイクル）の最小ループ遅延を呈す
る。スペクトル中の高優先度の情報でＱＡＭ変調された
搬送波を処理するためのシステム中で搬送波周波数オフ
セットの補償が行われる。また、このスペクトルは、低
（標準）優先度の情報で変調された第２の搬送波も含ん
でいる。
ムは、搬送波周波数のオフセットを補償するための時間
マルチプレクスされた複数動作モードプロセッサを使用
する。推奨実施例においては、このプロセッサは２次位
相ロックロープに信号乗算器を含んでおり、１記号周期
（１記号クロックサイクル）の最小ループ遅延を呈す
る。スペクトル中の高優先度の情報でＱＡＭ変調された
搬送波を処理するためのシステム中で搬送波周波数オフ
セットの補償が行われる。また、このスペクトルは、低
（標準）優先度の情報で変調された第２の搬送波も含ん
でいる。
【０００６】
【詳細な説明】図１を参照すると、後で図４を参照して
説明する高精細度テレビジョン受像機において、適応形
等化器１２０の一部に、乗算器１０を有するＱＡＭ配列
逆回転装置（デローテータ）部分が含まれている。乗算
器１０には、ＱＡＭ適応形等化器フィルタ（図示せず）
から直交位相信号成分Ｉ及びＱが供給される。これらの
成分は乗算器１０へのＹＩ入力及びＹＱ入力として表さ
れている。この乗算器１０には、ＰＲＯＭ１２の出力か
らサイン及びコサイン直交位相入力基準信号も供給され
る。入力信号ＹＩ及びＹＱにより規定される入力ＱＡＭ
配列は、必要に応じて、ＰＲＯＭ１２からの出力基準信
号に応答して適切な位置をとるように動的に回転され、
補正された出力ＱＡＭ信号ＺＩ及びＺＱが生成される。
乗算器１０の出力においてＱＡＭ配列を適切な方向にす
るのに必要な回転（逆回転）の量は、ＰＲＯＭ１２のア
ドレス入力に供給される動的に変化する位相のエラーを
表す信号ＩＮＤＥＸの関数である。このＩＮＤＥＸ信号
は後述するように２次ＤＰＬＬにより生成され、また、
乗算器１０に供給した時、検出された位相のエラーを実
質的に零に低減するために必要なサイン出力値及びコサ
イン出力値に関係するサイン／コサインルックアップテ
ーブルのアドレスに対応するようにフォーマットされ
る。
説明する高精細度テレビジョン受像機において、適応形
等化器１２０の一部に、乗算器１０を有するＱＡＭ配列
逆回転装置（デローテータ）部分が含まれている。乗算
器１０には、ＱＡＭ適応形等化器フィルタ（図示せず）
から直交位相信号成分Ｉ及びＱが供給される。これらの
成分は乗算器１０へのＹＩ入力及びＹＱ入力として表さ
れている。この乗算器１０には、ＰＲＯＭ１２の出力か
らサイン及びコサイン直交位相入力基準信号も供給され
る。入力信号ＹＩ及びＹＱにより規定される入力ＱＡＭ
配列は、必要に応じて、ＰＲＯＭ１２からの出力基準信
号に応答して適切な位置をとるように動的に回転され、
補正された出力ＱＡＭ信号ＺＩ及びＺＱが生成される。
乗算器１０の出力においてＱＡＭ配列を適切な方向にす
るのに必要な回転（逆回転）の量は、ＰＲＯＭ１２のア
ドレス入力に供給される動的に変化する位相のエラーを
表す信号ＩＮＤＥＸの関数である。このＩＮＤＥＸ信号
は後述するように２次ＤＰＬＬにより生成され、また、
乗算器１０に供給した時、検出された位相のエラーを実
質的に零に低減するために必要なサイン出力値及びコサ
イン出力値に関係するサイン／コサインルックアップテ
ーブルのアドレスに対応するようにフォーマットされ
る。
【０００７】ＰＲＯＭ１２及び乗算器１０は、伝送され
るＱＡＭ搬送波と正規には搬送波周波数を有する局部的
に生成された基準信号の間の動的に変化する周波数及び
位相のオフセットを消去するための２次デジタル位相ロ
ックループ（ＤＰＬＬ）を構成する。オフセットの量
は、後述するようにＰＲＯＭ１２と共動する乗算器２
０、スライサ１６及び関連回路素子を含む搬送波回復Ｄ
ＰＬＬ回路による補正前の、乗算器１０の出力に生じる
ＱＡＭ配列のダイナミック回転の量で表される。乗算器
２０としては、プレッシー（Ｐｌｅｓｓｅｙ）型ＰＤＳ
Ｐ１６１１６Ａ複素数乗算器を用いることができ、この
乗算器は必要な４入力乗算器機能を行う。但し、ここで
は、複素数乗算器そのものは問題ではない。
るＱＡＭ搬送波と正規には搬送波周波数を有する局部的
に生成された基準信号の間の動的に変化する周波数及び
位相のオフセットを消去するための２次デジタル位相ロ
ックループ（ＤＰＬＬ）を構成する。オフセットの量
は、後述するようにＰＲＯＭ１２と共動する乗算器２
０、スライサ１６及び関連回路素子を含む搬送波回復Ｄ
ＰＬＬ回路による補正前の、乗算器１０の出力に生じる
ＱＡＭ配列のダイナミック回転の量で表される。乗算器
２０としては、プレッシー（Ｐｌｅｓｓｅｙ）型ＰＤＳ
Ｐ１６１１６Ａ複素数乗算器を用いることができ、この
乗算器は必要な４入力乗算器機能を行う。但し、ここで
は、複素数乗算器そのものは問題ではない。
【０００８】搬送波回復回路を、一例として、図４に詳
細に図示するような、高優先度の情報を処理する狭帯域
信号プロセッサと、低優先度の情報、例えば標準優先度
の情報を処理する広帯域信号プロセッサとを使用するＨ
ＤＴＶ受像機の関連において説明する。狭帯域信号プロ
セッサの搬送波回復回路網は、狭帯域ＱＡＭ情報チャン
ネルの記号周波数０．９６ＭＨｚの１６倍である１５．
３６ＭＨｚでクロックされるＤＰＬＬを使用している。
広帯域プロセッサの搬送波回復回路網は、広帯域ＱＡＭ
情報チャンネルの記号周波数の４倍でクロックされるＤ
ＰＬＬを使用している。
細に図示するような、高優先度の情報を処理する狭帯域
信号プロセッサと、低優先度の情報、例えば標準優先度
の情報を処理する広帯域信号プロセッサとを使用するＨ
ＤＴＶ受像機の関連において説明する。狭帯域信号プロ
セッサの搬送波回復回路網は、狭帯域ＱＡＭ情報チャン
ネルの記号周波数０．９６ＭＨｚの１６倍である１５．
３６ＭＨｚでクロックされるＤＰＬＬを使用している。
広帯域プロセッサの搬送波回復回路網は、広帯域ＱＡＭ
情報チャンネルの記号周波数の４倍でクロックされるＤ
ＰＬＬを使用している。
【０００９】狭帯域の高優先度プロセッサのＤＰＬＬ
は、１記号周期即ち１記号クロックサイクルよりも大き
くならないループ遅延を呈する利点がある。広帯域の低
（標準）優先度プロセッサに使用されるＤＰＬＬは４記
号周期（クロックサイクル）のループ遅延を呈する。乗
算器２０は、ループの安定性を維持するために動作性能
を低下させることになる小さなループ利得を必要とする
長いループ遅延が生じないようにするために、マルチプ
レクスモードで動作するようにクロックされる。
は、１記号周期即ち１記号クロックサイクルよりも大き
くならないループ遅延を呈する利点がある。広帯域の低
（標準）優先度プロセッサに使用されるＤＰＬＬは４記
号周期（クロックサイクル）のループ遅延を呈する。乗
算器２０は、ループの安定性を維持するために動作性能
を低下させることになる小さなループ利得を必要とする
長いループ遅延が生じないようにするために、マルチプ
レクスモードで動作するようにクロックされる。
【００１０】マルチプレクスされた乗算器回路網は、１
記号周期期間中の各動作サイクルで幾つかの動作を行
う。これらの動作には、（Ｉ）動的に変化する位相エラ
ーの計算、（II）位相エラーと予め定められた利得係数
Ｋ１、Ｋ２との積に等しい値の累算、（III)その前に求
められた積の値Ｋ１×位相エラーへの累算された値の加
算、及び（IV）最終的な累算（積分）が含まれている。
利得係数Ｋ１はマルチプレクスされた乗算器２０の前の
スライサ１６の動作中に埋め込まれている。利得Ｋ２は
被乗数サンプルビットを下位ビット位置にシフトするこ
とにより与えられる。サンプルビットを１ビット、２ビ
ット或いは３ビット位置ずつ下位にシフトすることは、
例えば１／２、１／４、１／８、…の分数を乗じること
に対応する。
記号周期期間中の各動作サイクルで幾つかの動作を行
う。これらの動作には、（Ｉ）動的に変化する位相エラ
ーの計算、（II）位相エラーと予め定められた利得係数
Ｋ１、Ｋ２との積に等しい値の累算、（III)その前に求
められた積の値Ｋ１×位相エラーへの累算された値の加
算、及び（IV）最終的な累算（積分）が含まれている。
利得係数Ｋ１はマルチプレクスされた乗算器２０の前の
スライサ１６の動作中に埋め込まれている。利得Ｋ２は
被乗数サンプルビットを下位ビット位置にシフトするこ
とにより与えられる。サンプルビットを１ビット、２ビ
ット或いは３ビット位置ずつ下位にシフトすることは、
例えば１／２、１／４、１／８、…の分数を乗じること
に対応する。
【００１１】利得Ｋ１は、例えば、帯域幅、ループ安定
性、及び所要のノイズ特性を経験的に考慮して定めた一
定の利得係数である。利得Ｋ２も同様の考慮に基づく定
数である。利得Ｋ２はＤＰＬＬの２次径路に関係してお
り、より複雑な乗算器を用いるアプローチによらず、ビ
ットをシフトさせることによって得られる。利得Ｋ２
は、ビットストリームの右側への増分シフトによって生
成され、１／２による乗算が１ビットのシフトで得ら
れ、１／４による乗算が２ビットのシフトで得られ、１
／８による乗算が３ビット分のシフトで得られ、以下、
同様のビットシフトにより対応する乗算が行われる。
性、及び所要のノイズ特性を経験的に考慮して定めた一
定の利得係数である。利得Ｋ２も同様の考慮に基づく定
数である。利得Ｋ２はＤＰＬＬの２次径路に関係してお
り、より複雑な乗算器を用いるアプローチによらず、ビ
ットをシフトさせることによって得られる。利得Ｋ２
は、ビットストリームの右側への増分シフトによって生
成され、１／２による乗算が１ビットのシフトで得ら
れ、１／４による乗算が２ビットのシフトで得られ、１
／８による乗算が３ビット分のシフトで得られ、以下、
同様のビットシフトにより対応する乗算が行われる。
【００１２】基本的にはタイミング信号発生器である状
態機械２４が、複数のタイミング制御信号を生成して、
乗算器２０のマルチプレクスされた動作が可能になるよ
うに、乗算器２０の４つの１６ビット入力へのデータを
使用可能にしたり、使用不可能にしたりする。乗算器２
０は２つの入力対ＡＢ及びＣＤと、一対の出力Ｘ、Ｙを
含んでいる。入力Ａ及びＣは「実数」軸入力に対応し、
入力Ｂ及びＤは「虚数」軸入力に対応する。出力Ｘ及び
Ｙはそれぞれ、「実数」軸及び「虚数」軸の出力に対応
する。従って、乗算器２０は関数（Ａ＋ｊＢ）（Ｃ＋ｊ
Ｄ）＝Ｘ＋ｊＹという演算を行う。基本的には、状態機
械２４は、０．９６ＭＨｚの記号クロックの１６倍であ
る１５．３６ＭＨｚでクロックされる高速シーケンサで
あり、この状態機械２４はノイズ不感性を増強するため
のグレーコード化出力信号を生成する。状態機械２４か
らの複数の出力タイミング制御信号は、スライサ１６
（−１ＥＮとＳＬＩＣＥＲ ＥＮ）、遅延ユニット１８
（ＩＮＰＵＴ ＥＮ）、累算器２とラッチユニット４６
（ＡＣＣＵＭ．２ＥＮとＣＡＰＴＵＲＥ ＡＣＣＵＭ．
２）、バッファ４４（ＰＨＡＳＥ ＡＤＤＥＲ Ｅ
Ｎ）、ユニット３７中の累算器１（ＡＣＣＵＭ．１ＥＮ
とＬＩＭＩＴＥＲ ＥＮとＣＡＰＴＵＲＥ ＡＣＣＵ
Ｍ．１）、バッファ４０（（Ｋ１）（Ｋ２）ＥＲＲＯＲ
ＥＮ）、及びラッチ３６（ＣＡＰＴＵＲＥ（Ｋ１）Ｅ
ＲＲＯＲと（Ｋ１）ＥＲＲＯＲ ＥＮ）のそれぞれのタ
イミング制御入力に供給される。
態機械２４が、複数のタイミング制御信号を生成して、
乗算器２０のマルチプレクスされた動作が可能になるよ
うに、乗算器２０の４つの１６ビット入力へのデータを
使用可能にしたり、使用不可能にしたりする。乗算器２
０は２つの入力対ＡＢ及びＣＤと、一対の出力Ｘ、Ｙを
含んでいる。入力Ａ及びＣは「実数」軸入力に対応し、
入力Ｂ及びＤは「虚数」軸入力に対応する。出力Ｘ及び
Ｙはそれぞれ、「実数」軸及び「虚数」軸の出力に対応
する。従って、乗算器２０は関数（Ａ＋ｊＢ）（Ｃ＋ｊ
Ｄ）＝Ｘ＋ｊＹという演算を行う。基本的には、状態機
械２４は、０．９６ＭＨｚの記号クロックの１６倍であ
る１５．３６ＭＨｚでクロックされる高速シーケンサで
あり、この状態機械２４はノイズ不感性を増強するため
のグレーコード化出力信号を生成する。状態機械２４か
らの複数の出力タイミング制御信号は、スライサ１６
（−１ＥＮとＳＬＩＣＥＲ ＥＮ）、遅延ユニット１８
（ＩＮＰＵＴ ＥＮ）、累算器２とラッチユニット４６
（ＡＣＣＵＭ．２ＥＮとＣＡＰＴＵＲＥ ＡＣＣＵＭ．
２）、バッファ４４（ＰＨＡＳＥ ＡＤＤＥＲ Ｅ
Ｎ）、ユニット３７中の累算器１（ＡＣＣＵＭ．１ＥＮ
とＬＩＭＩＴＥＲ ＥＮとＣＡＰＴＵＲＥ ＡＣＣＵ
Ｍ．１）、バッファ４０（（Ｋ１）（Ｋ２）ＥＲＲＯＲ
ＥＮ）、及びラッチ３６（ＣＡＰＴＵＲＥ（Ｋ１）Ｅ
ＲＲＯＲと（Ｋ１）ＥＲＲＯＲ ＥＮ）のそれぞれのタ
イミング制御入力に供給される。
【００１３】図３は図１に示す種々のタイミング制御信
号のタイミング図である。図１のタイミング制御信号入
力の小さな丸印は、低論理レベルに応答して制御機能が
行われるアクティブロー（ａｃｔｉｖｅ ｌｏｗ）を表
す。タイミング図中の対をなす「Ｘ」符号は、水平方向
に並んだ対になったＸ符号間でデータが有効であること
を意味している。状態機械２４に供給されるＤＥＲＯＴ
ＣＬＫとシステムのＰＬＬ ＣＬＫは、両方とも記号
クロックの１６倍であって同様であるが、相互に位相シ
フトされている。ＦＩＬＴ ＯＵＴは図１の乗算器１０
の前にある信号ＹＩ及びＹＱを供給するフィルタ（図示
せず）の出力を表す。ＧＲＡＹ ＣＯＤＥ ＳＴＡＴＥ
ＢＩＴＳも図示されている。図３に示した他の項目
は、後述する信号の状態に対応している。
号のタイミング図である。図１のタイミング制御信号入
力の小さな丸印は、低論理レベルに応答して制御機能が
行われるアクティブロー（ａｃｔｉｖｅ ｌｏｗ）を表
す。タイミング図中の対をなす「Ｘ」符号は、水平方向
に並んだ対になったＸ符号間でデータが有効であること
を意味している。状態機械２４に供給されるＤＥＲＯＴ
ＣＬＫとシステムのＰＬＬ ＣＬＫは、両方とも記号
クロックの１６倍であって同様であるが、相互に位相シ
フトされている。ＦＩＬＴ ＯＵＴは図１の乗算器１０
の前にある信号ＹＩ及びＹＱを供給するフィルタ（図示
せず）の出力を表す。ＧＲＡＹ ＣＯＤＥ ＳＴＡＴＥ
ＢＩＴＳも図示されている。図３に示した他の項目
は、後述する信号の状態に対応している。
【００１４】図１において、スライサ１６が、乗算器１
０からの１６ビット信号ＺＩ及びＺＱの５つの最上位ビ
ット（ＭＳＢ）から５ビットの記号の選択即ち「スライ
ス」を行い、スライスした記号をスライサ１６に付属し
て設けられたＲＯＭに供給する。象限ロケータビット及
び点ロケータビットの検査後、１つの記号がＩ、Ｑ配列
内の予測位置からオフセットしていることがわかると、
その記号は、ＲＯＭにプログラムされている予測配列記
号位置によって特定された予測位置に配置される。一組
のＩ、Ｑ直交軸上の供給された信号ＺＩ及びＺＱにより
表される各入力記号に対して、ＲＯＭが対応する出力記
号を入力記号位置に最も近接したプログラムされた位置
に生成する。入力記号が予測された位置にある場合は、
エラーは存在せず、スライサＲＯＭからの出力記号がそ
の位置の入力記号に一致することになる。しかし、入力
記号が予測された位置にない場合は、ＲＯＭによって生
成された出力記号の位置と入力記号（ＺＩ、ＺＱ）の位
置はエラー係数分だけ異なる。このエラー係数即ち位相
エラーは、入力Ａ、ＢのそれぞれにおけるＺＱ、ＺＩ入
力記号データ及びスライサＲＯＭで生成されて乗算器入
力Ｃ、Ｄに供給される記号データに応答する乗算器２０
により検出される。
０からの１６ビット信号ＺＩ及びＺＱの５つの最上位ビ
ット（ＭＳＢ）から５ビットの記号の選択即ち「スライ
ス」を行い、スライスした記号をスライサ１６に付属し
て設けられたＲＯＭに供給する。象限ロケータビット及
び点ロケータビットの検査後、１つの記号がＩ、Ｑ配列
内の予測位置からオフセットしていることがわかると、
その記号は、ＲＯＭにプログラムされている予測配列記
号位置によって特定された予測位置に配置される。一組
のＩ、Ｑ直交軸上の供給された信号ＺＩ及びＺＱにより
表される各入力記号に対して、ＲＯＭが対応する出力記
号を入力記号位置に最も近接したプログラムされた位置
に生成する。入力記号が予測された位置にある場合は、
エラーは存在せず、スライサＲＯＭからの出力記号がそ
の位置の入力記号に一致することになる。しかし、入力
記号が予測された位置にない場合は、ＲＯＭによって生
成された出力記号の位置と入力記号（ＺＩ、ＺＱ）の位
置はエラー係数分だけ異なる。このエラー係数即ち位相
エラーは、入力Ａ、ＢのそれぞれにおけるＺＱ、ＺＩ入
力記号データ及びスライサＲＯＭで生成されて乗算器入
力Ｃ、Ｄに供給される記号データに応答する乗算器２０
により検出される。
【００１５】利得係数Ｋ１はスライサ１６に付属して設
けられたルックアップテーブルにより供給される。パイ
プラインラッチを用いた遅延ユニット１８が、状態機械
２４からのＩＮＰＵＴ ＥＮ信号によってイネーブルさ
れる。遅延ユニット１８はスライサ１６で生じた遅延を
補償して、信号が乗算器２０の入力Ａ、Ｂ、Ｃ、Ｄに適
切な同期状態で到達できるようにする。
けられたルックアップテーブルにより供給される。パイ
プラインラッチを用いた遅延ユニット１８が、状態機械
２４からのＩＮＰＵＴ ＥＮ信号によってイネーブルさ
れる。遅延ユニット１８はスライサ１６で生じた遅延を
補償して、信号が乗算器２０の入力Ａ、Ｂ、Ｃ、Ｄに適
切な同期状態で到達できるようにする。
【００１６】スライサ１６は状態機械２４からのイネー
ブル信号−１ＥＮ及びＳＬＩＣＥＲＥＮに応答する。後
者の制御信号（ＳＬＩＣＥＲ ＥＮ）によって、スライ
サ１６は乗算器１０からの信号を処理できるようにされ
る。−１ＥＮ信号は強制的に乗算器２０の入力Ｃ、Ｄに
結合されたスライサ出力線を（１６ビットの２の補数形
式の）−１レベルにする。従って、スライサ１６は乗算
器２０の入力Ｃに、利得係数Ｋ１を乗じて負記号を付け
たスライスされたＺＱ信号、即ち−（Ｋ１）ＺＱ ＳＬ
ＩＣＥＤを供給する。同様に、スライサ１６は乗算器２
０の入力Ｄに、利得Ｋ１を乗じた正のスライスされたＺ
Ｉ信号、即ち＋（Ｋ１）ＺＩ ＳＬＩＣＥＤを供給す
る。
ブル信号−１ＥＮ及びＳＬＩＣＥＲＥＮに応答する。後
者の制御信号（ＳＬＩＣＥＲ ＥＮ）によって、スライ
サ１６は乗算器１０からの信号を処理できるようにされ
る。−１ＥＮ信号は強制的に乗算器２０の入力Ｃ、Ｄに
結合されたスライサ出力線を（１６ビットの２の補数形
式の）−１レベルにする。従って、スライサ１６は乗算
器２０の入力Ｃに、利得係数Ｋ１を乗じて負記号を付け
たスライスされたＺＱ信号、即ち−（Ｋ１）ＺＱ ＳＬ
ＩＣＥＤを供給する。同様に、スライサ１６は乗算器２
０の入力Ｄに、利得Ｋ１を乗じた正のスライスされたＺ
Ｉ信号、即ち＋（Ｋ１）ＺＩ ＳＬＩＣＥＤを供給す
る。
【００１７】ＤＰＬＬ動作についての以下の記述には図
１及び図２を参照する。図２は、図３に示すように１記
号（クロック）周期内で完結する、ある与えられたマル
チプレクスサイクルに対する乗算器２０の４つの動作状
態Ｉ〜IVを表している。図１及び図２に共通な素子は同
じ参照番号で表示されている。
１及び図２を参照する。図２は、図３に示すように１記
号（クロック）周期内で完結する、ある与えられたマル
チプレクスサイクルに対する乗算器２０の４つの動作状
態Ｉ〜IVを表している。図１及び図２に共通な素子は同
じ参照番号で表示されている。
【００１８】図２を参照すると、グレーコードの状態０
（図３）で始まる初期状態Ｉで、位相エラーが求められ
る。乗算器２０の入力Ａ及びＢに、記号成分ＺＱ及びＺ
Ｉがそれぞれ供給される。乗算器入力Ｃ及びＤは、前述
のようにスライサ１６からの、成分ＺＱ及びＺＩがスラ
イスされ、変換された形のものを受け取るようにイネー
ブルされる。乗算器出力Ｙに生じる信号は、式（Ａ）
（Ｄ）＋（Ｂ）（Ｃ）で求められる各記号に対する位相
エラーを表す。ここで、Ａ、Ｂ、Ｃ、Ｄは乗算器２０に
おける同じ符号を付した入力端子に現れる信号を表して
いる。従って、出力Ｙの信号は、Ｋ１〔（ＺＱ）（ＺＩ
ＳＬＩＣＥＤ）−（ＺＩ）（ＺＱ ＳＬＩＣＥＤ）〕
となる。角括弧〔〕内の成分は位相エラーを表している
ため、出力Ｙの信号は（Ｋ１）ＥＲＲＯＲと省略するこ
とができる。このエラー信号はラッチ３６によって捕獲
され（記憶され）、また、回路網４０を通過する。この
回路網４０で、このエラー信号は利得Ｋ２で処理されて
エラー信号（Ｋ１）（Ｋ２）ＥＲＲＯＲが生成される。
回路網４０は出力バッファも含んでいる。これでマルチ
プレクスサイクルの状態Ｉが完了する。
（図３）で始まる初期状態Ｉで、位相エラーが求められ
る。乗算器２０の入力Ａ及びＢに、記号成分ＺＱ及びＺ
Ｉがそれぞれ供給される。乗算器入力Ｃ及びＤは、前述
のようにスライサ１６からの、成分ＺＱ及びＺＩがスラ
イスされ、変換された形のものを受け取るようにイネー
ブルされる。乗算器出力Ｙに生じる信号は、式（Ａ）
（Ｄ）＋（Ｂ）（Ｃ）で求められる各記号に対する位相
エラーを表す。ここで、Ａ、Ｂ、Ｃ、Ｄは乗算器２０に
おける同じ符号を付した入力端子に現れる信号を表して
いる。従って、出力Ｙの信号は、Ｋ１〔（ＺＱ）（ＺＩ
ＳＬＩＣＥＤ）−（ＺＩ）（ＺＱ ＳＬＩＣＥＤ）〕
となる。角括弧〔〕内の成分は位相エラーを表している
ため、出力Ｙの信号は（Ｋ１）ＥＲＲＯＲと省略するこ
とができる。このエラー信号はラッチ３６によって捕獲
され（記憶され）、また、回路網４０を通過する。この
回路網４０で、このエラー信号は利得Ｋ２で処理されて
エラー信号（Ｋ１）（Ｋ２）ＥＲＲＯＲが生成される。
回路網４０は出力バッファも含んでいる。これでマルチ
プレクスサイクルの状態Ｉが完了する。
【００１９】状態IIでは（Ｋ１）（Ｋ２）ＥＲＲＯＲ信
号が累算される。状態IIはグレーコードの状態２から始
まる。状態IIの開始時に、ユニット４０からのエラー信
号（Ｋ１）（Ｋ２）ＥＲＲＯＲが乗算器２０の入力Ａに
供給され、（ユニット３７の）累算器１に記憶された値
が乗算器２０の入力Ｂに供給される。＋１イネーブル信
号（１６ビット語）が、スライサ１６から乗算器入力Ｃ
及びＤの両方に供給される。乗算器２０の出力Ｙに生じ
る信号は、乗算器２０の入力Ａ及びＢに生じる信号の和
である。（出力Ｙは（Ａ）（Ｄ）＋（Ｂ）（Ｃ）に等し
い信号を供給し、Ｃ及びＤがこの状態においてはどちら
も「＋１」であることを想起されたい。）出力Ｙにおけ
る和信号は、ユニット３７の累算器１に記憶される。こ
れで状態IIが終わる。
号が累算される。状態IIはグレーコードの状態２から始
まる。状態IIの開始時に、ユニット４０からのエラー信
号（Ｋ１）（Ｋ２）ＥＲＲＯＲが乗算器２０の入力Ａに
供給され、（ユニット３７の）累算器１に記憶された値
が乗算器２０の入力Ｂに供給される。＋１イネーブル信
号（１６ビット語）が、スライサ１６から乗算器入力Ｃ
及びＤの両方に供給される。乗算器２０の出力Ｙに生じ
る信号は、乗算器２０の入力Ａ及びＢに生じる信号の和
である。（出力Ｙは（Ａ）（Ｄ）＋（Ｂ）（Ｃ）に等し
い信号を供給し、Ｃ及びＤがこの状態においてはどちら
も「＋１」であることを想起されたい。）出力Ｙにおけ
る和信号は、ユニット３７の累算器１に記憶される。こ
れで状態IIが終わる。
【００２０】グレーコードの状態５で始まる状態III で
は、累算器１の出力をエラー信号（Ｋ１）ＥＲＲＯＲに
加える。（ユニット３７の）累算器１の新たに累算され
た値が乗算器２０の入力Ｂに供給され、前に状態Ｉで捕
獲されていた信号（Ｋ１）ＥＲＲＯＲが入力Ａに供給さ
れる。＋１イネーブル信号がスライサ１６から乗算器入
力Ｃ及びＤに供給される。乗算器２０の出力Ｙに生じる
信号は、乗算器入力Ａ及びＢに生じる信号の和に等し
い。この出力信号はバッファ４４を介して伝送される。
は、累算器１の出力をエラー信号（Ｋ１）ＥＲＲＯＲに
加える。（ユニット３７の）累算器１の新たに累算され
た値が乗算器２０の入力Ｂに供給され、前に状態Ｉで捕
獲されていた信号（Ｋ１）ＥＲＲＯＲが入力Ａに供給さ
れる。＋１イネーブル信号がスライサ１６から乗算器入
力Ｃ及びＤに供給される。乗算器２０の出力Ｙに生じる
信号は、乗算器入力Ａ及びＢに生じる信号の和に等し
い。この出力信号はバッファ４４を介して伝送される。
【００２１】最後の状態IVは、グレーコードＤから始ま
り、最終的な累算を行う。バッファ４４は、その前の状
態で生成された乗算器２０の出力Ｙからの信号を乗算器
２０の入力Ａに伝送し、また、ユニット４６の累算器２
がイネーブルされてその内容が乗算器入力Ｂに結合さ
れ、更に、乗算器入力Ｃ及びＤがスライサ１６からの−
１信号によってイネーブルされる。乗算器２０の出力Ｘ
は、−Ａ＋Ｂと定義される。ここで、Ａ及びＢは乗算器
入力Ａ及びＢのそれぞれに生じる信号である。この出力
信号は、ユニット４６の累算器２で累算され、ユニット
４６のラッチにより捕獲され、また、バッファ５０を介
してＰＲＯＭ１２（図１）のＩＮＤＥＸ入力に結合され
て正しいサイン／コサイン位相を生成し、それによって
位相が補正された（逆回転処理された）ＱＡＭ配列が生
成される。これで乗算器２０とそれに付随するＰＬＬ素
子のマルチプレクス動作サイクルが完結する。この動作
サイクルは図３からわかるように、１記号クロック周期
内、即ち１記号周期内に生じる。累算された値は各マル
チプレクス・サイクルの終端でリセットされない。ま
た、位相エラーは時間と共に緩やかに変化するので、累
算された値も時間と共に緩やかに変化する。乗算器２０
としてプレッシー型ＰＤＳＰ１６１１６Ａ乗算器が使用
される場合は、タイミング図の数字１、２、３で示した
３つのクロックエッジによって乗算器の入力及び出力が
分離される。
り、最終的な累算を行う。バッファ４４は、その前の状
態で生成された乗算器２０の出力Ｙからの信号を乗算器
２０の入力Ａに伝送し、また、ユニット４６の累算器２
がイネーブルされてその内容が乗算器入力Ｂに結合さ
れ、更に、乗算器入力Ｃ及びＤがスライサ１６からの−
１信号によってイネーブルされる。乗算器２０の出力Ｘ
は、−Ａ＋Ｂと定義される。ここで、Ａ及びＢは乗算器
入力Ａ及びＢのそれぞれに生じる信号である。この出力
信号は、ユニット４６の累算器２で累算され、ユニット
４６のラッチにより捕獲され、また、バッファ５０を介
してＰＲＯＭ１２（図１）のＩＮＤＥＸ入力に結合され
て正しいサイン／コサイン位相を生成し、それによって
位相が補正された（逆回転処理された）ＱＡＭ配列が生
成される。これで乗算器２０とそれに付随するＰＬＬ素
子のマルチプレクス動作サイクルが完結する。この動作
サイクルは図３からわかるように、１記号クロック周期
内、即ち１記号周期内に生じる。累算された値は各マル
チプレクス・サイクルの終端でリセットされない。ま
た、位相エラーは時間と共に緩やかに変化するので、累
算された値も時間と共に緩やかに変化する。乗算器２０
としてプレッシー型ＰＤＳＰ１６１１６Ａ乗算器が使用
される場合は、タイミング図の数字１、２、３で示した
３つのクロックエッジによって乗算器の入力及び出力が
分離される。
【００２２】図１及び図２を参照して述べた複数モード
マルチプレクス動作は、位相検出及び位相エラー計算、
ループ濾波及び基準信号の生成を含む諸動作を行う。こ
こに開示したシステムでは、位相エラーは状態Ｉで求め
られ、２次ループ濾波は状態Ｉ、II、III に付随する動
作によって行う。２次ループフィルタ応答は式Ｋ１＋Ｋ
２／（１−Ｚ-1）で与えられる。ここでＫ１及びＫ２は
前述した利得係数であり、Ｚ-1は１クロック周期の遅延
を表す。ループフィルタ応答特性は、基本的には帰還制
御信号を平滑化するための低域通過応答特性である。状
態IVにおけるＰＲＯＭ１２と共動した乗算器２０の動作
によって、従来の位相ロックループ中の複素電圧制御発
振器（ＶＣＯ）により供給されるような位相制御基準信
号が生成される。搬送波を回復するためのこのような従
来型の位相ロックループについては、リー（Ｌｅｅ）氏
及びメッサーシュミット（Ｍｅｓｓｅｒｓｃｈｍｉｄ
ｔ）氏による教本「デジタル・コミュニケーション（Ｄ
ｉｇｉｔａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）」（１９
８８年、米国マサチューセッツ州ボストンのクルーワー
・アカデミック・プレス（Ｋｌｕｗｅｒ Ａｃａｄｅｍ
ｉｃ Ｐｒｅｓｓ）社刊）に記述されている。
マルチプレクス動作は、位相検出及び位相エラー計算、
ループ濾波及び基準信号の生成を含む諸動作を行う。こ
こに開示したシステムでは、位相エラーは状態Ｉで求め
られ、２次ループ濾波は状態Ｉ、II、III に付随する動
作によって行う。２次ループフィルタ応答は式Ｋ１＋Ｋ
２／（１−Ｚ-1）で与えられる。ここでＫ１及びＫ２は
前述した利得係数であり、Ｚ-1は１クロック周期の遅延
を表す。ループフィルタ応答特性は、基本的には帰還制
御信号を平滑化するための低域通過応答特性である。状
態IVにおけるＰＲＯＭ１２と共動した乗算器２０の動作
によって、従来の位相ロックループ中の複素電圧制御発
振器（ＶＣＯ）により供給されるような位相制御基準信
号が生成される。搬送波を回復するためのこのような従
来型の位相ロックループについては、リー（Ｌｅｅ）氏
及びメッサーシュミット（Ｍｅｓｓｅｒｓｃｈｍｉｄ
ｔ）氏による教本「デジタル・コミュニケーション（Ｄ
ｉｇｉｔａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）」（１９
８８年、米国マサチューセッツ州ボストンのクルーワー
・アカデミック・プレス（Ｋｌｕｗｅｒ Ａｃａｄｅｍ
ｉｃ Ｐｒｅｓｓ）社刊）に記述されている。
【００２３】図１及び図２のＤＰＬＬ搬送波回復装置
は、図４のＨＤＴＶ受像機システムのブロック１２１と
して示されている。この受像機への入力信号は、図５に
示すスペクトルを呈する。即ち、図５はＮＴＳＣ方式の
テレビジョン信号チャンネルの６ＭＨｚの帯域幅とコン
パティブルであり、同時放送（ｓｉｍｕｌｃａｓｔ）信
号として使用することのできる高精細度テレビジョン
（ＨＤＴＶ）信号のビデオ周波数スペクトルを示してい
る。図５の周波数目盛に沿う周波数（−１．２５ＭＨｚ
〜４．５ＭＨｚ）は、標準的なＮＴＳＣ方式のシステム
におけるＲＦ画像搬送波の周波数位置を０．０ＭＨｚと
して基準点としている。
は、図４のＨＤＴＶ受像機システムのブロック１２１と
して示されている。この受像機への入力信号は、図５に
示すスペクトルを呈する。即ち、図５はＮＴＳＣ方式の
テレビジョン信号チャンネルの６ＭＨｚの帯域幅とコン
パティブルであり、同時放送（ｓｉｍｕｌｃａｓｔ）信
号として使用することのできる高精細度テレビジョン
（ＨＤＴＶ）信号のビデオ周波数スペクトルを示してい
る。図５の周波数目盛に沿う周波数（−１．２５ＭＨｚ
〜４．５ＭＨｚ）は、標準的なＮＴＳＣ方式のシステム
におけるＲＦ画像搬送波の周波数位置を０．０ＭＨｚと
して基準点としている。
【００２４】ＨＤＴＶテレビジョン信号は、高優先度の
情報成分と低優先度（標準優先度）の情報成分とに分割
されたデータ圧縮された信号である。この例では、高い
信頼性をもって受信しようとする音声情報成分、同期情
報成分、及び低い周波数のビデオ情報成分に、高優先度
が割り当てられている。例えば、同期情報は受像機にお
ける信号の回復と処理を容易にするための独特のサイン
即ちコードを含んだトレーニング信号と同様のものとす
ることができ、また、例えばフィールド周波数走査情報
（例えばフィールド開始標識）等を含んでいる。高い周
波数のビデオ情報等の重要性の少ない他の成分には低優
先度が与えられる。高優先度の情報は、低優先度の情報
に比して狭帯域幅を呈し、０．９６ＭＨｚの搬送波を狭
帯域直交振幅変調（ＱＡＭ）する。低優先度の情報は
３．８４ＭＨｚの搬送波を広帯域直交振幅変調する。そ
の結果生じる合成信号は、一種の複合ＱＡＭ信号、即ち
この例ではツイン（ｔｗｉｎ）ＱＡＭ信号である。合成
ツインＱＡＭ信号は、送信機側での適切な周波数変換に
よって６ＭＨｚの標準テレビジョン帯域に変換されてい
て、図５に示すスペクトルを生じる。
情報成分と低優先度（標準優先度）の情報成分とに分割
されたデータ圧縮された信号である。この例では、高い
信頼性をもって受信しようとする音声情報成分、同期情
報成分、及び低い周波数のビデオ情報成分に、高優先度
が割り当てられている。例えば、同期情報は受像機にお
ける信号の回復と処理を容易にするための独特のサイン
即ちコードを含んだトレーニング信号と同様のものとす
ることができ、また、例えばフィールド周波数走査情報
（例えばフィールド開始標識）等を含んでいる。高い周
波数のビデオ情報等の重要性の少ない他の成分には低優
先度が与えられる。高優先度の情報は、低優先度の情報
に比して狭帯域幅を呈し、０．９６ＭＨｚの搬送波を狭
帯域直交振幅変調（ＱＡＭ）する。低優先度の情報は
３．８４ＭＨｚの搬送波を広帯域直交振幅変調する。そ
の結果生じる合成信号は、一種の複合ＱＡＭ信号、即ち
この例ではツイン（ｔｗｉｎ）ＱＡＭ信号である。合成
ツインＱＡＭ信号は、送信機側での適切な周波数変換に
よって６ＭＨｚの標準テレビジョン帯域に変換されてい
て、図５に示すスペクトルを生じる。
【００２５】狭帯域ＱＡＭ成分の振幅は、広帯域ＱＡＭ
成分の振幅よりも相当大きく、この例では２倍の大きさ
とされている。狭帯域ＱＡＭ成分の−６ｄｂでの帯域幅
は０．９６ＭＨｚであり、広帯域ＱＡＭ成分の−６ｄｂ
での帯域幅は３．８４ＭＨｚ、即ち狭帯域ＱＡＭ成分の
帯域幅の４倍である。狭帯域ＱＡＭ成分及び広帯域ＱＡ
Ｍ成分の非線形の帯域エッジ遷移領域は、二乗コサイン
特性の平方根を持つ有限インパルス応答（ＦＩＲ）フィ
ルタにより整形されて、先鋭な遷移領域によって生じる
望ましくない高い周波数による影響を除去した平滑遷移
領域が生成される。狭帯域成分は、ほぼ１７％の余剰帯
域幅を有する。即ち式１／２×１／Ｔで求まる理論的な
最小帯域幅よりも１７％広い振幅対周波数特性を呈す
る。ここでＴは対象とする信号の記号周期である。帯域
エッジ遷移領域における広帯域成分の振幅対周波数応答
（正確な比率で示したものではない）は、急勾配である
狭帯域成分の４分の１の勾配を有している。
成分の振幅よりも相当大きく、この例では２倍の大きさ
とされている。狭帯域ＱＡＭ成分の−６ｄｂでの帯域幅
は０．９６ＭＨｚであり、広帯域ＱＡＭ成分の−６ｄｂ
での帯域幅は３．８４ＭＨｚ、即ち狭帯域ＱＡＭ成分の
帯域幅の４倍である。狭帯域ＱＡＭ成分及び広帯域ＱＡ
Ｍ成分の非線形の帯域エッジ遷移領域は、二乗コサイン
特性の平方根を持つ有限インパルス応答（ＦＩＲ）フィ
ルタにより整形されて、先鋭な遷移領域によって生じる
望ましくない高い周波数による影響を除去した平滑遷移
領域が生成される。狭帯域成分は、ほぼ１７％の余剰帯
域幅を有する。即ち式１／２×１／Ｔで求まる理論的な
最小帯域幅よりも１７％広い振幅対周波数特性を呈す
る。ここでＴは対象とする信号の記号周期である。帯域
エッジ遷移領域における広帯域成分の振幅対周波数応答
（正確な比率で示したものではない）は、急勾配である
狭帯域成分の４分の１の勾配を有している。
【００２６】狭帯域ＱＡＭ成分及び広帯域ＱＡＭ成分の
各々は、同相成分Ｉと直交位相成分Ｑを含んでいる。Ｉ
位相成分は抑圧コサイン搬送波を変調し、Ｑ位相成分は
抑圧サイン搬送波を変調する。データ「記号」はＩ成分
とＱ成分の両方で表される。例えば３２ＱＡＭ信号の場
合は、Ｉ及びＱの各成分は、狭帯域ＱＡＭ信号及び広帯
域ＱＡＭ信号の各々に対して３２の可能振幅レベル即ち
可能な値を呈するので「３２」ＱＡＭなのである。Ｉ及
びＱの各成分のレベルを指定するには２ビットが必要で
あり、従って各データ記号は、１つのＩ、Ｑの組み合わ
せに対して３２レベルを指定するのに５ビットを必要と
する。従って、３．８４ＭＨｚ（−６ｄｂ）の広帯域Ｑ
ＡＭ信号のビット速度は１９．２Ｍｂｐｓ（３．８４Ｍ
Ｈｚ×５ビット）であり、０．９６ＭＨｚ（−６ｄｂ）
の狭帯域ＱＡＭ信号のビット速度は４．８Ｍｂｐｓ
（０．９６ＭＨｚ×５ビット）である。前述した複合
（ツイン）ＱＡＭ信号は、ＮＴＳＣテレビジョン信号、
即ち、ツインＱＡＭ信号と同じチャンネルで異なる位置
から伝送されたＮＴＳＣテレビジョン信号と同一チャン
ネル干渉に対し相当な不感性を呈する。また、このツイ
ンＱＡＭ信号からＮＴＳＣ方式の信号への同一チャンネ
ル干渉も、かなり低減される。
各々は、同相成分Ｉと直交位相成分Ｑを含んでいる。Ｉ
位相成分は抑圧コサイン搬送波を変調し、Ｑ位相成分は
抑圧サイン搬送波を変調する。データ「記号」はＩ成分
とＱ成分の両方で表される。例えば３２ＱＡＭ信号の場
合は、Ｉ及びＱの各成分は、狭帯域ＱＡＭ信号及び広帯
域ＱＡＭ信号の各々に対して３２の可能振幅レベル即ち
可能な値を呈するので「３２」ＱＡＭなのである。Ｉ及
びＱの各成分のレベルを指定するには２ビットが必要で
あり、従って各データ記号は、１つのＩ、Ｑの組み合わ
せに対して３２レベルを指定するのに５ビットを必要と
する。従って、３．８４ＭＨｚ（−６ｄｂ）の広帯域Ｑ
ＡＭ信号のビット速度は１９．２Ｍｂｐｓ（３．８４Ｍ
Ｈｚ×５ビット）であり、０．９６ＭＨｚ（−６ｄｂ）
の狭帯域ＱＡＭ信号のビット速度は４．８Ｍｂｐｓ
（０．９６ＭＨｚ×５ビット）である。前述した複合
（ツイン）ＱＡＭ信号は、ＮＴＳＣテレビジョン信号、
即ち、ツインＱＡＭ信号と同じチャンネルで異なる位置
から伝送されたＮＴＳＣテレビジョン信号と同一チャン
ネル干渉に対し相当な不感性を呈する。また、このツイ
ンＱＡＭ信号からＮＴＳＣ方式の信号への同一チャンネ
ル干渉も、かなり低減される。
【００２７】広帯域ＱＡＭ信号及び狭帯域ＱＡＭ信号の
ビット速度は、それぞれ１５．３６Ｍｂｐｓと３．８４
Ｍｂｐｓであり、４：１の整数比関係を呈している。こ
の関係によって、受像機側の狭帯域及び広帯域ＱＡＭ情
報の回復が簡単になる。これは、同じ取り出されたデー
タクロックが両方のＱＡＭ成分のデータ回復動作のタイ
ミング用に利用できるからである。受像機システムの所
要データクロック周波数は、容易に回復される高電力の
狭帯域ＱＡＭ信号から簡単に取り出すことができる。
ビット速度は、それぞれ１５．３６Ｍｂｐｓと３．８４
Ｍｂｐｓであり、４：１の整数比関係を呈している。こ
の関係によって、受像機側の狭帯域及び広帯域ＱＡＭ情
報の回復が簡単になる。これは、同じ取り出されたデー
タクロックが両方のＱＡＭ成分のデータ回復動作のタイ
ミング用に利用できるからである。受像機システムの所
要データクロック周波数は、容易に回復される高電力の
狭帯域ＱＡＭ信号から簡単に取り出すことができる。
【００２８】図４の受像機システムでは、アンテナ１１
０で受信した放送ツインＱＡＭ信号がＲＦ段及びＩＦ段
を含む入力信号プロセッサ１１２に供給される。プロセ
ッサ１１２は、伝送される信号を発生するために送信機
側で使用された基準信号に周波数が対応する基準信号Ｒ
ＥＦ１とＲＥＦ２も受信する。プロセッサ１１２からの
出力信号は、アナログ−デジタル変換器（ＡＤＣ）１１
６及び１１７のそれぞれを介して高優先度プロセッサ１
１９と低優先度プロセッサ１５０に伝送される狭帯域Ｑ
ＡＭ成分（ＮＢ）及び広帯域ＱＡＭ成分（ＷＢ）を含ん
でいる。プロセッサ１１２で処理された信号は図５に示
す合成変調周波数スペクトルを呈する。
０で受信した放送ツインＱＡＭ信号がＲＦ段及びＩＦ段
を含む入力信号プロセッサ１１２に供給される。プロセ
ッサ１１２は、伝送される信号を発生するために送信機
側で使用された基準信号に周波数が対応する基準信号Ｒ
ＥＦ１とＲＥＦ２も受信する。プロセッサ１１２からの
出力信号は、アナログ−デジタル変換器（ＡＤＣ）１１
６及び１１７のそれぞれを介して高優先度プロセッサ１
１９と低優先度プロセッサ１５０に伝送される狭帯域Ｑ
ＡＭ成分（ＮＢ）及び広帯域ＱＡＭ成分（ＷＢ）を含ん
でいる。プロセッサ１１２で処理された信号は図５に示
す合成変調周波数スペクトルを呈する。
【００２９】基準信号ＲＥＦ１とＲＥＦ２は受信機側で
局部的に生成されるが、これらの基準信号が送信機側で
生成された対応する搬送波信号に同じでない場合も生
じ、そのために、ユニット１１２からの広帯域出力信号
ＷＢ及び狭帯域出力信号ＮＢが、ＱＡＭ配列のダイナミ
ックな回転の形で現れる搬送波オフセットを呈すること
がある。この搬送波オフセットは、図１、２、及び３を
参照して前述したように、ＤＰＬＬ搬送波回復回路網１
２１によって補正される。低優先度プロセッサ１５０に
付属して設けられた同様のＤＰＬＬ搬送波回復回路網
が、広帯域ＱＡＭ配列に対して同様の機能を果たす。
局部的に生成されるが、これらの基準信号が送信機側で
生成された対応する搬送波信号に同じでない場合も生
じ、そのために、ユニット１１２からの広帯域出力信号
ＷＢ及び狭帯域出力信号ＮＢが、ＱＡＭ配列のダイナミ
ックな回転の形で現れる搬送波オフセットを呈すること
がある。この搬送波オフセットは、図１、２、及び３を
参照して前述したように、ＤＰＬＬ搬送波回復回路網１
２１によって補正される。低優先度プロセッサ１５０に
付属して設けられた同様のＤＰＬＬ搬送波回復回路網
が、広帯域ＱＡＭ配列に対して同様の機能を果たす。
【００３０】ユニット１１６からのサンプルされたデジ
タル２進出力信号は、狭帯域ＱＡＭ高優先度信号プロセ
ッサ１１９中の復調器１１８に供給される。狭帯域ＱＡ
Ｍ復調器１１８は、図５に示すような変調された狭帯域
ＱＡＭ成分の振幅対周波数特性の形状と実質的に整合す
る振幅対周波数応答を有する入力フィルタを含んでい
る。ユニット１１７からの広帯域出力信号は、狭帯域Ｑ
ＡＭ高優先度プロセッサの素子と同様な素子を含む広帯
域ＱＡＭ低優先度信号処理回路網１５０に供給される。
広帯域ＱＡＭ低優先度プロセッサ１５０は、図５に示す
変調された広帯域ＱＡＭ成分の振幅対周波数特性の形状
と実質的に整合する応答特性を有する入力フィルタを持
った復調器を含んでいる。従って、この受像機システム
は、標準精細度テレビジョン信号の高エネルギ情報に関
連する周波数に信号減衰ノッチを呈する。
タル２進出力信号は、狭帯域ＱＡＭ高優先度信号プロセ
ッサ１１９中の復調器１１８に供給される。狭帯域ＱＡ
Ｍ復調器１１８は、図５に示すような変調された狭帯域
ＱＡＭ成分の振幅対周波数特性の形状と実質的に整合す
る振幅対周波数応答を有する入力フィルタを含んでい
る。ユニット１１７からの広帯域出力信号は、狭帯域Ｑ
ＡＭ高優先度プロセッサの素子と同様な素子を含む広帯
域ＱＡＭ低優先度信号処理回路網１５０に供給される。
広帯域ＱＡＭ低優先度プロセッサ１５０は、図５に示す
変調された広帯域ＱＡＭ成分の振幅対周波数特性の形状
と実質的に整合する応答特性を有する入力フィルタを持
った復調器を含んでいる。従って、この受像機システム
は、標準精細度テレビジョン信号の高エネルギ情報に関
連する周波数に信号減衰ノッチを呈する。
【００３１】従来構成の適応形等化器１２０には、復調
器１１８から復調された直交位相関係にあるＩ成分とＱ
成分が供給される。等化器１２０は、伝送チャンネルで
生じた、例えばゴーストを含む振幅及び位相の不整を補
償する適応形デジタルＦＩＲフィルタを使用している。
この例では、適応形等化器１２０は必要最小間隔より多
くの間隔でサンプリングすることが可能な分数間隔等化
器であり、従って、出力Ｉ成分及びＱ成分の所要振幅特
性及び位相特性の生成に必要とされる、どの様な位相シ
フト及び振幅の変化でも導入することができる。等化器
１２０は、この等化器１２０のＩ出力成分とＱ出力成分
に対する所要の位相値及び振幅値でプログラムされたＲ
ＯＭを含んでいる。出力Ｉ成分値及び出力Ｑ成分値はそ
れぞれプログラムされた値と比較され、この比較の結果
に基づいてプログラムされた値に近似するように入力の
Ｉ値及びＱ値が調整される。この調整は等化器１２０に
関係するフィルタのタップ重みを変化させることによっ
て行われる。等化器１２０は記号周期中にサブサンプリ
ングを行って、所要の出力振幅特性及び位相特性を生成
するのに必要な位相及び振幅の変化量を生ずることがで
きる。このような能力がある為に、等化器１２０の動作
は等化器１２０に供給されるクロック信号の位相には実
質的に反応しない。但し、このような位相は実質的に一
定になるのが好ましい。分数間隔等化器は供給されたク
ロック信号の位相特性に関しては良好な動作性能を呈す
るが、等化器１２０としては同期等化器を用いてもよ
い。分数間隔適応形等化器及び同期式適応形等化器につ
いては、前出の教本「デジタル・コミュニケーション」
に記述されている。
器１１８から復調された直交位相関係にあるＩ成分とＱ
成分が供給される。等化器１２０は、伝送チャンネルで
生じた、例えばゴーストを含む振幅及び位相の不整を補
償する適応形デジタルＦＩＲフィルタを使用している。
この例では、適応形等化器１２０は必要最小間隔より多
くの間隔でサンプリングすることが可能な分数間隔等化
器であり、従って、出力Ｉ成分及びＱ成分の所要振幅特
性及び位相特性の生成に必要とされる、どの様な位相シ
フト及び振幅の変化でも導入することができる。等化器
１２０は、この等化器１２０のＩ出力成分とＱ出力成分
に対する所要の位相値及び振幅値でプログラムされたＲ
ＯＭを含んでいる。出力Ｉ成分値及び出力Ｑ成分値はそ
れぞれプログラムされた値と比較され、この比較の結果
に基づいてプログラムされた値に近似するように入力の
Ｉ値及びＱ値が調整される。この調整は等化器１２０に
関係するフィルタのタップ重みを変化させることによっ
て行われる。等化器１２０は記号周期中にサブサンプリ
ングを行って、所要の出力振幅特性及び位相特性を生成
するのに必要な位相及び振幅の変化量を生ずることがで
きる。このような能力がある為に、等化器１２０の動作
は等化器１２０に供給されるクロック信号の位相には実
質的に反応しない。但し、このような位相は実質的に一
定になるのが好ましい。分数間隔等化器は供給されたク
ロック信号の位相特性に関しては良好な動作性能を呈す
るが、等化器１２０としては同期等化器を用いてもよ
い。分数間隔適応形等化器及び同期式適応形等化器につ
いては、前出の教本「デジタル・コミュニケーション」
に記述されている。
【００３２】等化器１２０の出力はＤＰＬＬ搬送波回復
回路網１２１に供給される。ＤＰＬＬ搬送波回復回路網
１２１は図１及び図２を参照して述べたように動作し
て、位相補正されたサイン及びコサイン出力信号を等化
器１２０の基準入力に供給する。適応形等化器１２０か
らの出力信号は、基本的に送信機側のエンコーダで行わ
れたマッピング動作の逆の動作を行うデコーダ１２２に
供給される。ルックアップテーブルを使用して、４象限
信号配列を送信機側での符号化前に送信機で存在してい
た２進数字形式の順次記号セグメントに「アンマッピン
グ（ｕｎｍａｐｐｉｎｇ）」する。
回路網１２１に供給される。ＤＰＬＬ搬送波回復回路網
１２１は図１及び図２を参照して述べたように動作し
て、位相補正されたサイン及びコサイン出力信号を等化
器１２０の基準入力に供給する。適応形等化器１２０か
らの出力信号は、基本的に送信機側のエンコーダで行わ
れたマッピング動作の逆の動作を行うデコーダ１２２に
供給される。ルックアップテーブルを使用して、４象限
信号配列を送信機側での符号化前に送信機で存在してい
た２進数字形式の順次記号セグメントに「アンマッピン
グ（ｕｎｍａｐｐｉｎｇ）」する。
【００３３】低優先度広帯域信号プロセッサ１５０は、
高優先度狭帯域信号プロセッサのＤＰＬＬとは使用され
るＫ１値とＫ２値が異なるが、図１〜図３を参照して述
べた型のＤＰＬＬ搬送波回復回路網をも含んでいる。更
に、各マルチプレクス・サイクルは、広帯域幅情報の処
理が４倍の速さで、帯域幅が４倍の大きさのため、４記
号クロック周期を包含する。
高優先度狭帯域信号プロセッサのＤＰＬＬとは使用され
るＫ１値とＫ２値が異なるが、図１〜図３を参照して述
べた型のＤＰＬＬ搬送波回復回路網をも含んでいる。更
に、各マルチプレクス・サイクルは、広帯域幅情報の処
理が４倍の速さで、帯域幅が４倍の大きさのため、４記
号クロック周期を包含する。
【００３４】信号プロセッサ１４０が、デコーダ１２２
からの復調された高優先度データ信号とプロセッサ１５
０からの復調された低優先度データ信号とを合成する。
プロセッサ１４０には、ハフマンデコーダ及び逆量子化
器のようなデータ逆圧縮回路網、エラー補正回路網、デ
マルチプレクス回路網、及び信号合成回路網等が含ま
れ、別々の音声及びビデオテレビジョン信号成分が供給
される。音声成分は音声信号プロセッサ１４２で処理さ
れた後、音声再生装置１４６に供給される。ビデオ成分
はユニット１４４で処理されて、画像表示装置１４８に
供給される画像表示信号が生成される。
からの復調された高優先度データ信号とプロセッサ１５
０からの復調された低優先度データ信号とを合成する。
プロセッサ１４０には、ハフマンデコーダ及び逆量子化
器のようなデータ逆圧縮回路網、エラー補正回路網、デ
マルチプレクス回路網、及び信号合成回路網等が含ま
れ、別々の音声及びビデオテレビジョン信号成分が供給
される。音声成分は音声信号プロセッサ１４２で処理さ
れた後、音声再生装置１４６に供給される。ビデオ成分
はユニット１４４で処理されて、画像表示装置１４８に
供給される画像表示信号が生成される。
【００３５】直接デジタル型周波数合成器１２９が、シ
ステムクロック発生器１３０からの主クロック信号に応
答して１５．３６ＭＨｚのクロック信号ＣＬＫを生成す
る。システムクロック発生器１３０は、基準信号ＲＥＦ
１及びＲＥＦ２を生成する周波数合成器１３５にも主ク
ロック信号を供給する。発生器１３０からの主クロック
信号は、合成器１２９と１３５の動作を同期させるため
に使用され、この例では、１０ＭＨｚの周波数を呈して
いる。信号ＲＥＦ１及びＲＥＦ２の周波数は、正規には
送信機側で使用された対応する信号の周波数に対応す
る。これらの信号の周波数の所要周波数との偏移は上記
のようにして補償される。信号源１２９からの信号ＣＬ
Ｋは、低優先度プロセッサ１５０中のデジタル信号処理
回路のためのクロック信号である。高優先度狭帯域プロ
セッサは広帯域信号の帯域幅の４分の１の帯域幅を有す
る信号を処理する。従って、高優先度プロセッサの素子
は、分周器１３６により供給されるような、信号ＣＬＫ
の周波数の４分の１の周波数（３．８４ＭＨｚ）を有す
るクロック信号ＣＬＫ／４に応答する。
ステムクロック発生器１３０からの主クロック信号に応
答して１５．３６ＭＨｚのクロック信号ＣＬＫを生成す
る。システムクロック発生器１３０は、基準信号ＲＥＦ
１及びＲＥＦ２を生成する周波数合成器１３５にも主ク
ロック信号を供給する。発生器１３０からの主クロック
信号は、合成器１２９と１３５の動作を同期させるため
に使用され、この例では、１０ＭＨｚの周波数を呈して
いる。信号ＲＥＦ１及びＲＥＦ２の周波数は、正規には
送信機側で使用された対応する信号の周波数に対応す
る。これらの信号の周波数の所要周波数との偏移は上記
のようにして補償される。信号源１２９からの信号ＣＬ
Ｋは、低優先度プロセッサ１５０中のデジタル信号処理
回路のためのクロック信号である。高優先度狭帯域プロ
セッサは広帯域信号の帯域幅の４分の１の帯域幅を有す
る信号を処理する。従って、高優先度プロセッサの素子
は、分周器１３６により供給されるような、信号ＣＬＫ
の周波数の４分の１の周波数（３．８４ＭＨｚ）を有す
るクロック信号ＣＬＫ／４に応答する。
【００３６】受信機側のクロック信号ＣＬＫの周波数は
送信機側で使用されたクロック信号の周波数に対応す
る。適切な受信機側クロック周波数を設定するには、図
６からも理解できるように、高い信頼性をもって受信さ
れる高電力の狭帯域ＱＡＭ成分に含まれる情報から受信
機クロック信号を生成すればよい。この様な目的で、図
６に示すように、入力プロセッサ１１２からの別の狭帯
域の出力信号を、例えば入力を入力倍する乗算器の様な
Ｎ乗発生器（Ｎは例えば、２或いは４）である非線形信
号発生器１３１に供給する。ユニット１３１は狭帯域Ｑ
ＡＭ成分の記号周波数を持った単一周波数成分を生成す
る。この場合では、記号周波数は０．９６ＭＨｚであ
り、ビット周波数の４分の１である。また、ユニット１
３１は低電力広帯域ＱＡＭ成分の記号周波数を持つ非常
に減衰された出力成分を生成する。この出力成分は後続
の信号処理ユニットにより無視される。
送信機側で使用されたクロック信号の周波数に対応す
る。適切な受信機側クロック周波数を設定するには、図
６からも理解できるように、高い信頼性をもって受信さ
れる高電力の狭帯域ＱＡＭ成分に含まれる情報から受信
機クロック信号を生成すればよい。この様な目的で、図
６に示すように、入力プロセッサ１１２からの別の狭帯
域の出力信号を、例えば入力を入力倍する乗算器の様な
Ｎ乗発生器（Ｎは例えば、２或いは４）である非線形信
号発生器１３１に供給する。ユニット１３１は狭帯域Ｑ
ＡＭ成分の記号周波数を持った単一周波数成分を生成す
る。この場合では、記号周波数は０．９６ＭＨｚであ
り、ビット周波数の４分の１である。また、ユニット１
３１は低電力広帯域ＱＡＭ成分の記号周波数を持つ非常
に減衰された出力成分を生成する。この出力成分は後続
の信号処理ユニットにより無視される。
【００３７】ユニット１３１からの０．９６ＭＨｚの記
号周波数出力成分は帯域通過フィルタ（ＢＰＦ）１３２
で帯域通過濾波された後、位相検出器を含む位相制御ユ
ニット１３７に供給される。フィルタ１３２は０．９６
ＭＨｚの記号周波数に中心周波数を有している。フィル
タ１３２の帯域幅はそれほど重要ではないが、適切な信
号対雑音比を与えるのに十分な帯域幅でなければならな
い。位相制御ユニット１３７はフィルタ１３２からの
０．９６ＭＨｚ記号周波数出力成分に応答し、低域通過
フィルタ（ＬＰＦ）１３８、合成器１２９、及び１６分
の１分周器（÷１６）１３９と共に位相ロックループを
構成する。フィルタ１３８は、非線形信号発生器１３１
の動作により生じるノイズを含むスプリアスな周波数を
除去する。分周器１３９は合成器１２９から１５．３６
ＭＨｚの信号を受け取って、分周された０．９６ＭＨｚ
の出力信号を位相検出器１３７の制御入力に供給する。
合成器１２９はレジスタを含んでいる。このレジスタ
は、クロック発生器１３０からの信号の周波数により決
まる速度で、フィルタ１３８からユニット１２９の制御
入力に供給された信号により決まる位相の増分の累算を
行う。累算された位相の値は、ユニット１２９からの出
力信号を合成するサインの値を含むＲＯＭをアドレスす
る。ユニット１２９の機能は、米国カリフォルニア州サ
ンディエゴのカルコム・コーポレーション（Ｑｕａｌｃ
ｏｍｍ Ｃｏｒｐｏｒａｔｉｏｎ）から市販されている
集積回路Ｑ２３３４型を用いて実現することができる。
号周波数出力成分は帯域通過フィルタ（ＢＰＦ）１３２
で帯域通過濾波された後、位相検出器を含む位相制御ユ
ニット１３７に供給される。フィルタ１３２は０．９６
ＭＨｚの記号周波数に中心周波数を有している。フィル
タ１３２の帯域幅はそれほど重要ではないが、適切な信
号対雑音比を与えるのに十分な帯域幅でなければならな
い。位相制御ユニット１３７はフィルタ１３２からの
０．９６ＭＨｚ記号周波数出力成分に応答し、低域通過
フィルタ（ＬＰＦ）１３８、合成器１２９、及び１６分
の１分周器（÷１６）１３９と共に位相ロックループを
構成する。フィルタ１３８は、非線形信号発生器１３１
の動作により生じるノイズを含むスプリアスな周波数を
除去する。分周器１３９は合成器１２９から１５．３６
ＭＨｚの信号を受け取って、分周された０．９６ＭＨｚ
の出力信号を位相検出器１３７の制御入力に供給する。
合成器１２９はレジスタを含んでいる。このレジスタ
は、クロック発生器１３０からの信号の周波数により決
まる速度で、フィルタ１３８からユニット１２９の制御
入力に供給された信号により決まる位相の増分の累算を
行う。累算された位相の値は、ユニット１２９からの出
力信号を合成するサインの値を含むＲＯＭをアドレスす
る。ユニット１２９の機能は、米国カリフォルニア州サ
ンディエゴのカルコム・コーポレーション（Ｑｕａｌｃ
ｏｍｍ Ｃｏｒｐｏｒａｔｉｏｎ）から市販されている
集積回路Ｑ２３３４型を用いて実現することができる。
【００３８】このシステムでは、高優先度成分は小さな
（１７％の）余剰帯域幅と先鋭な帯域外減衰特性即ち急
勾配の「スカート（ｓｋｉｒｔ）」を呈する。入力ＱＡ
Ｍ信号に応答する、ユニット１３１のような非線形信号
発生器（例えば乗算器）からの出力信号の大きさは、入
力信号の振幅対周波数特性の形状、特に帯域エッジにお
ける形状の関数である。ある通過域振幅特性に対して、
帯域エッジにおける勾配が急であれば、入力信号の記号
周波数を持った小振幅の単一周波数出力成分が生成さ
れ、一方、帯域エッジ勾配が小さければ、振幅の大きい
出力成分が生成される。
（１７％の）余剰帯域幅と先鋭な帯域外減衰特性即ち急
勾配の「スカート（ｓｋｉｒｔ）」を呈する。入力ＱＡ
Ｍ信号に応答する、ユニット１３１のような非線形信号
発生器（例えば乗算器）からの出力信号の大きさは、入
力信号の振幅対周波数特性の形状、特に帯域エッジにお
ける形状の関数である。ある通過域振幅特性に対して、
帯域エッジにおける勾配が急であれば、入力信号の記号
周波数を持った小振幅の単一周波数出力成分が生成さ
れ、一方、帯域エッジ勾配が小さければ、振幅の大きい
出力成分が生成される。
【００３９】素子１３７、１３８、１２９、及び１３９
を含む位相ロックループは共動して、ユニット１３１及
び１３２から位相制御ユニット１３７に供給される０．
９６ＭＨｚの入力信号と、分周器１３９から位相制御ユ
ニット１３７に供給される０．９６ＭＨｚの入力信号と
の間の位相差を実質的に０°に維持する。後者の、分周
器１３９からの入力信号は、フィルタ１３８からの位相
エラーを表す制御信号に応答して、合成器１２９により
生成される。
を含む位相ロックループは共動して、ユニット１３１及
び１３２から位相制御ユニット１３７に供給される０．
９６ＭＨｚの入力信号と、分周器１３９から位相制御ユ
ニット１３７に供給される０．９６ＭＨｚの入力信号と
の間の位相差を実質的に０°に維持する。後者の、分周
器１３９からの入力信号は、フィルタ１３８からの位相
エラーを表す制御信号に応答して、合成器１２９により
生成される。
【００４０】図６は図４の入力信号プロセッサ１１２及
び周波数合成器１３５の詳細を示す。アンテナ１１０か
らの入力信号はチューナ部分２１０に供給される。この
チューナ部分２１０は、公知の信号処理技術に従って中
間周波数（ＩＦ）出力信号を生成するためのミクサも含
んでいる。チューナ２１０内のＲＦ増幅器はＲＦ・ＡＧ
Ｃ信号に応答して利得制御される。チューナ２１０から
のＩＦ出力信号は、４３．５ＭＨｚを中心として約６Ｍ
Ｈｚの帯域幅を有するＳＡＷフィルタ２１４とＩＦ・Ａ
ＧＣ信号に応答して利得制御されるＡＧＣ増幅器２１６
とを含んでいるＩＦプロセッサ２１２に供給される。
び周波数合成器１３５の詳細を示す。アンテナ１１０か
らの入力信号はチューナ部分２１０に供給される。この
チューナ部分２１０は、公知の信号処理技術に従って中
間周波数（ＩＦ）出力信号を生成するためのミクサも含
んでいる。チューナ２１０内のＲＦ増幅器はＲＦ・ＡＧ
Ｃ信号に応答して利得制御される。チューナ２１０から
のＩＦ出力信号は、４３．５ＭＨｚを中心として約６Ｍ
Ｈｚの帯域幅を有するＳＡＷフィルタ２１４とＩＦ・Ａ
ＧＣ信号に応答して利得制御されるＡＧＣ増幅器２１６
とを含んでいるＩＦプロセッサ２１２に供給される。
【００４１】プロセッサ２１２からの出力信号はＩＦ周
波数逓降変換器２２０に供給される。変換器２２０は、
図示のように配置された信号乗算器（ミクサ）２２２、
２２４、及び２２６と、出力低域通過フィルタ（ＬＰ
Ｆ）２３０、２３４、及び２３６と、４４．９２ＭＨｚ
の水晶制御局部発振器２２８とを含んでいる。乗算器２
２４は発振器２２８からの基準信号とプロセッサ２１２
からの出力信号に応答する。また、乗算器２２２及び２
２６はプロセッサ２１２からの出力信号と、基準信号Ｒ
ＥＦ１、ＲＥＦ２に応答する。後者の基準信号ＲＥＦ１
及びＲＥＦ２は、１０ＭＨｚシステムクロック信号に応
答して、図４のユニット１３５内の広帯域合成器素子１
３５Ａ及び狭帯域合成器素子１３５Ｂによって生成され
る。フィルタ２３４からの出力信号は図４のユニット１
３１に供給される。周波数逓降変換された広帯域出力信
号及び狭帯域出力信号は、フィルタ２３０及び２３６の
それぞれの出力に現れる。
波数逓降変換器２２０に供給される。変換器２２０は、
図示のように配置された信号乗算器（ミクサ）２２２、
２２４、及び２２６と、出力低域通過フィルタ（ＬＰ
Ｆ）２３０、２３４、及び２３６と、４４．９２ＭＨｚ
の水晶制御局部発振器２２８とを含んでいる。乗算器２
２４は発振器２２８からの基準信号とプロセッサ２１２
からの出力信号に応答する。また、乗算器２２２及び２
２６はプロセッサ２１２からの出力信号と、基準信号Ｒ
ＥＦ１、ＲＥＦ２に応答する。後者の基準信号ＲＥＦ１
及びＲＥＦ２は、１０ＭＨｚシステムクロック信号に応
答して、図４のユニット１３５内の広帯域合成器素子１
３５Ａ及び狭帯域合成器素子１３５Ｂによって生成され
る。フィルタ２３４からの出力信号は図４のユニット１
３１に供給される。周波数逓降変換された広帯域出力信
号及び狭帯域出力信号は、フィルタ２３０及び２３６の
それぞれの出力に現れる。
【図１】この発明の原理によるテレビジョン信号受信機
用の搬送波回復装置のブロック図である。
用の搬送波回復装置のブロック図である。
【図２】図１の装置のマルチプレクス型乗算器素子の動
作状態を示す図である。
作状態を示す図である。
【図３】図１及び図２の装置の動作に関する信号のタイ
ミング図である。
ミング図である。
【図４】図１の装置を含む高精細度テレビジョン受像機
の一部を示すブロック図である。
の一部を示すブロック図である。
【図５】図４のシステムに供給される複合ＱＡＭ高精細
度テレビジョン信号のビデオ信号スペクトルを示す図で
ある。
度テレビジョン信号のビデオ信号スペクトルを示す図で
ある。
【図６】図４のシステムの入力信号プロセッサの詳細を
示す図である。
示す図である。
１２ 基準信号生成手段 １２０ 入力手段 １６ 制御信号生成手段を構成するスライサ １８ 制御信号生成手段を構成する遅延ユニット ２０ 制御信号生成手段を構成する乗算器 ２４ 制御信号生成手段を構成する状態機械 ３６ 制御信号生成手段を構成するラッチ ３７ 制御信号生成手段を構成する累算器 ４０ 制御信号生成手段を構成するバッファ ４４ 制御信号生成手段を構成する位相加算器バッフ
ァ ４６ 制御信号生成手段を構成するラッチ ５０ 制御信号を信号処理径路に結合する手段
ァ ４６ 制御信号生成手段を構成するラッチ ５０ 制御信号を信号処理径路に結合する手段
Claims (1)
- 【請求項１】 ある記号周期を呈し、格子状配列の予め
規定された位置にマッピングされた記号で直交振幅変調
（ＱＡＭ）された搬送波を含むテレビジョン信号を処理
する信号処理径路を有するテレビジョン信号受信機にお
いて、 正規には上記搬送波の周波数を有する基準信号を生成す
る手段と；上記変調された搬送波と上記基準信号に応答
して、処理された変調された搬送波を生成する入力手段
と；上記テレビジョン信号に関係する配列に対して上記
処理された搬送波に関係する配列が呈するオフセットの
関数としての制御信号を生成する手段と；上記制御信号
を上記信号処理径路に結合して上記オフセットを低減す
る手段と；を有し、 上記制御信号生成手段は、複数の動作モードを有し、こ
の動作モードの少なくとも１つにおいて、上記オフセッ
トを表す積型の出力信号を供給する時間マルチプレクス
型プロセッサである、テレビジョン信号処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US883735 | 1992-05-15 | ||
| US07/883,735 US5315619A (en) | 1992-05-15 | 1992-05-15 | Carrier recovery processor for a QAM television signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0678014A true JPH0678014A (ja) | 1994-03-18 |
| JP3469915B2 JP3469915B2 (ja) | 2003-11-25 |
Family
ID=25383228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13686993A Expired - Fee Related JP3469915B2 (ja) | 1992-05-15 | 1993-05-14 | テレビジョン信号受信装置 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US5315619A (ja) |
| EP (1) | EP0570216B1 (ja) |
| JP (1) | JP3469915B2 (ja) |
| KR (1) | KR100296661B1 (ja) |
| CN (1) | CN1074887C (ja) |
| DE (1) | DE69332216T2 (ja) |
| ES (1) | ES2177537T3 (ja) |
| MX (1) | MX9302851A (ja) |
| MY (1) | MY109099A (ja) |
| SG (1) | SG117382A1 (ja) |
| TW (1) | TW255089B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08505510A (ja) * | 1993-10-28 | 1996-06-11 | モトローラ・インコーポレーテッド | 複数のデータプロトコルに適用可能な復調器論理ユニット |
| JP3454272B2 (ja) * | 1993-12-03 | 2003-10-06 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ディジタル通信システム及び斯種のシステムに使用する受信機 |
| GB9417271D0 (en) * | 1994-08-26 | 1994-10-19 | Inmos Ltd | Memory device |
| US5692014A (en) * | 1995-02-03 | 1997-11-25 | Trw Inc. | Subsampled carrier recovery for high data rate demodulators |
| US5912828A (en) * | 1995-12-28 | 1999-06-15 | Lucent Technologies Inc. | Equalizer filter configuration for processing real-valued and complex-valued signal samples |
| US5799037A (en) * | 1996-02-16 | 1998-08-25 | David Sarnoff Research Center Inc. | Receiver capable of demodulating multiple digital modulation formats |
| US6005640A (en) * | 1996-09-27 | 1999-12-21 | Sarnoff Corporation | Multiple modulation format television signal receiver system |
| US5886752A (en) * | 1997-12-22 | 1999-03-23 | Rockwell International | Spurious free wideband phase and frequency modulator using a direct digital synthesis alias frequency band |
| US6002721A (en) * | 1998-07-20 | 1999-12-14 | Stanford Telecommunications, Inc. | Carrier frequency estimator for a signal receiver |
| US6377312B1 (en) * | 1998-08-24 | 2002-04-23 | Samsung Electronics Co., Ltd. | Adaptive fractionally spaced equalizer for received radio transmissions with digital content, such as DTV signals |
| KR100275708B1 (ko) * | 1998-12-31 | 2000-12-15 | 윤종용 | 아날로그 방송의 채널 간섭을 개선한 디지털방송 신호 처리 장치 및 방법 |
| US6151368A (en) * | 1999-03-22 | 2000-11-21 | Sicom, Inc. | Phase-noise compensated digital communication receiver and method therefor |
| US6249179B1 (en) | 1999-09-08 | 2001-06-19 | Atmel Corporation | Direct digital synthesis in a QAM demodulator |
| US6735247B2 (en) * | 2001-03-30 | 2004-05-11 | Qualcomm, Incorporated | Method and apparatus in a communication system |
| US8036332B2 (en) * | 2007-03-30 | 2011-10-11 | 4472314 Canada Inc. | Communication signal symbol timing error detection and recovery |
| US7869533B2 (en) * | 2007-08-27 | 2011-01-11 | Delphi Technologies, Inc. | Communication system and method for receiving high priority and low priority signals |
| US8472513B2 (en) * | 2009-01-14 | 2013-06-25 | Lsi Corporation | TX back channel adaptation algorithm |
| US8446974B2 (en) * | 2010-01-27 | 2013-05-21 | National Instruments Corporation | Blind mechanism for the joint estimation of frequency offset and phase offset for QAM modulated signals |
| US8995581B2 (en) * | 2011-05-11 | 2015-03-31 | Samsung Electronics Co., Ltd. | Apparatus and method for soft demapping |
| US9241339B2 (en) * | 2013-01-07 | 2016-01-19 | Google Technology Holdings LLC | Methods and apparatus for emphasizing frequency blocks containing priority data |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4945411A (en) * | 1988-08-31 | 1990-07-31 | North American Philips Corporation | HDNTSC channel with time and frequency multiplexing |
| JPH03203416A (ja) * | 1989-12-29 | 1991-09-05 | Sharp Corp | 自動等化器及び直交振幅変調波復調器 |
| US5287180A (en) * | 1991-02-04 | 1994-02-15 | General Electric Company | Modulator/demodulater for compatible high definition television system |
| US5148272A (en) * | 1991-02-27 | 1992-09-15 | Rca Thomson Licensing Corporation | Apparatus for recombining prioritized video data |
-
1992
- 1992-05-15 US US07/883,735 patent/US5315619A/en not_active Expired - Lifetime
- 1992-11-17 TW TW081109181A patent/TW255089B/zh active
-
1993
- 1993-04-06 MY MYPI93000624A patent/MY109099A/en unknown
- 1993-05-12 KR KR1019930008085A patent/KR100296661B1/ko not_active IP Right Cessation
- 1993-05-13 EP EP93303693A patent/EP0570216B1/en not_active Expired - Lifetime
- 1993-05-13 SG SG1996002475A patent/SG117382A1/en unknown
- 1993-05-13 ES ES93303693T patent/ES2177537T3/es not_active Expired - Lifetime
- 1993-05-13 DE DE69332216T patent/DE69332216T2/de not_active Expired - Lifetime
- 1993-05-14 CN CN93105744A patent/CN1074887C/zh not_active Expired - Fee Related
- 1993-05-14 MX MX9302851A patent/MX9302851A/es not_active IP Right Cessation
- 1993-05-14 JP JP13686993A patent/JP3469915B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW255089B (ja) | 1995-08-21 |
| MY109099A (en) | 1996-12-31 |
| SG117382A1 (en) | 2005-12-29 |
| DE69332216D1 (de) | 2002-09-26 |
| KR100296661B1 (ko) | 2001-10-24 |
| US5315619A (en) | 1994-05-24 |
| EP0570216A3 (ja) | 1994-04-20 |
| EP0570216B1 (en) | 2002-08-21 |
| ES2177537T3 (es) | 2002-12-16 |
| MX9302851A (es) | 1993-11-01 |
| CN1074887C (zh) | 2001-11-14 |
| EP0570216A2 (en) | 1993-11-18 |
| JP3469915B2 (ja) | 2003-11-25 |
| KR930024514A (ko) | 1993-12-22 |
| DE69332216T2 (de) | 2003-05-28 |
| CN1078838A (zh) | 1993-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3405619B2 (ja) | 無線受信機 | |
| JPH0678014A (ja) | テレビジョン信号処理装置 | |
| JP4974247B2 (ja) | ディジタル信号処理装置におけるタイミング再生装置 | |
| EP0813345B1 (en) | Digital demodulator and method therefor | |
| RU2125346C1 (ru) | Декодер цифрового телевизионного сигнала с несколькими несущими | |
| US5235424A (en) | Automatic gain control system for a high definition television signal receiver | |
| US5659372A (en) | Digital TV detector responding to final-IF signal with vestigial sideband below full sideband in frequency | |
| JP3490186B2 (ja) | 高品位テレビジョン受信機において、記号レートの約数で最後の中間周波数搬送波を有するディジタル残留側波帯（ｖｓｂ）検出器 | |
| JP3604709B2 (ja) | テレビジョン信号受信システムにおける装置 | |
| JPH0846891A (ja) | 直交振幅変調／残留側波帯のモード選択のための虚数サンプル有無検出器を有するディジタル高解像度テレビジョン信号受信機 | |
| JP3613520B2 (ja) | Ｈｄｔｖ受信機に利用するためのレーダーフィルタを利用した帯域位相トラッカーを有するディジタルｖｓｂ検出器 | |
| US5175626A (en) | Apparatus providing a clock signal for a digital television receiver in response to a channel change | |
| JPH08107434A (ja) | ２つの同期ループを有するデジタル伝送装置 | |
| US6088401A (en) | QAM signal receiver | |
| JPH09247570A (ja) | 信号受信システム | |
| JPH09247571A (ja) | 信号受信機 | |
| MXPA97001491A (en) | Filter in a tie recovery system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |