JP4541403B2 - 通信システムにおける搬送波再生で使われる方法および装置 - Google Patents

通信システムにおける搬送波再生で使われる方法および装置 Download PDF

Info

Publication number
JP4541403B2
JP4541403B2 JP2007504928A JP2007504928A JP4541403B2 JP 4541403 B2 JP4541403 B2 JP 4541403B2 JP 2007504928 A JP2007504928 A JP 2007504928A JP 2007504928 A JP2007504928 A JP 2007504928A JP 4541403 B2 JP4541403 B2 JP 4541403B2
Authority
JP
Japan
Prior art keywords
signal
loop
value
phase
received signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007504928A
Other languages
English (en)
Other versions
JP2007531390A (ja
Inventor
ベロッツェルコフスキー,マックス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2007531390A publication Critical patent/JP2007531390A/ja
Application granted granted Critical
Publication of JP4541403B2 publication Critical patent/JP4541403B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0807Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0024Carrier regulation at the receiver end
    • H04L2027/0026Correction of carrier offset
    • H04L2027/0028Correction of carrier offset at passband only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0046Open loops
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0053Closed loops
    • H04L2027/0057Closed loops quadrature phase
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0063Elements of loops
    • H04L2027/0067Phase error detectors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0071Control of loops
    • H04L2027/0073Detection of synchronisation state
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0071Control of loops
    • H04L2027/0079Switching between loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Circuits Of Receivers In General (AREA)

Description

本発明は、一般には通信システムに、より詳細には通信システムにおける搬送波再生に関する。
搬送波再生ループまたは搬送波追跡ループは通信システムの典型的な構成要素である。搬送波再生ループは位相ロックループ(PLL: phase locked loop)の形態である。デジタル式搬送波再生ループでは、PLLを駆動するために判定指向型の誤差推定器がしばしば用いられる。換言すれば、ループは硬判定によって駆動され、それにはたとえば、それぞれの受信信号点とシンボル配位図から取られたスライスされたシンボル(最も近いシンボル)との間の位相誤差がある。搬送波周波数オフセット、すなわち受信信号の搬送波と再生された搬送波との間の周波数差がループの「ロック範囲」外のとき、いわゆる「引き込み(pull-in)」過程が起こる。引き込み過程においては、適正な動作条件下では、ループは、搬送波周波数オフセットがループのロック範囲内にはいって位相ロック状態になるまで、搬送波周波数オフセットを減らすように動作する。
正しい引き込み過程が起こるためには、誤差推定器の出力信号が、PLLの積分器が所望の方向、すなわち搬送波周波数オフセットを減らす方向に漂移するようなバイアスを有することが必要である。残念ながら、前述のバイアスが(ループを通じての過剰な遅延、固定小数点演算にまつわる誤差などのため)正しくない符号を有する例があり、これが時間がたつとループが予言可能なパターンなしに漂移したり、あるいは誤った値で安定化したり(「偽ロック」状態)といった結果につながる。この問題に取り組むため、ループ内で実行される算術演算の精度を上げ、および/またはループ利得を上げることが一般的である。しかし、問題の根本原因がループを通じたパイプライン遅延にあり、そのような遅延がシステム構成により必要とされ、よって変更できないとき、一般的に利用可能な唯一の選択肢は、ループへの入力に存在する実効的な搬送波周波数オフセットを減らし、ループを通じた遅延が有害でなくなるように努めることである。これは、全体的な搬送波周波数オフセット範囲をより小さな範囲に細分し、そのより小さな範囲を通じてループが「ステッピングされる(stepped)」ようにすることによってできる。しかし、この解決策は不可避的に全体としてのループの引き込み時間(acquisition time)を増加させ、ステッピングアルゴリズムを制御するための信頼できるループロック基準が存在しなければそもそも実行可能でさえないかもしれない。
上記したように、受信機のPLLがロック範囲外で動作しているとき、引き込み時間が増加したり、実行可能でなかったりすることがありうる。しかし、受信機にほとんどハードウェアおよび/またはソフトウェア上のオーバーヘッドを加えることなく引き込み時間を減らすことが可能であることに気がついた。特に、本発明の原理によれば、受信機はPLLの位相誤差信号の関数として搬送波周波数オフセット推定を決定する。
本発明のある実施形態では、受信機は搬送波再生を実行するためのデジタル式位相ロックループ(PLL)を含んでいる。デジタル式PLLはさらに硬判定によって駆動される位相誤差推定器と、該位相誤差推定器によって提供される位相誤差信号を累積する積分器とを含んでいる。引き込み時間を減らすため、あるいは引き込みを可能にするため、デジタル式PLLは、搬送波周波数オフセットの推定が位相誤差信号の関数として決定される開ループモードで走らされる。搬送波周波数オフセットの推定値が決定されたあとは、決定された推定値が積分器に事前にロードされて、デジタル式PLLは閉ループモードで走らされる。これにより引き込み時間が短縮される。
本発明の概念を除けば図面に示されている要素はよく知られたものであり、詳細に説明することはしない。たとえば、本発明の概念を除けば、セットトップボックスおよびフロントエンド、ヒルベルトフィルタ、搬送波追跡ループ、ビデオプロセッサ、リモコンなどといったその構成要素はよく知られており、ここで詳細に述べることはしない。さらに、本発明の概念は従来式のプログラミング技術を使って実装されうるが、そのようなプログラミング技術そのものはここでは述べない。最後に、図面の同様の符号は同様の要素を表す。
本発明の概念を述べる前に、図1に目を向ける必要がある。これは、搬送波周波数fcの変調された例示的な受信信号206のための受信機(図示せず)において使用するための、従来技術の搬送波再生回路200を示している。受信信号206は、受信機内の別の処理(図示せず)、たとえばダウンコンバート、帯域通過フィルタ処理などの結果であってもよいことを注意しておくべきであろう。さらに、受信信号206および図1によって示される処理はデジタル領域であるものとする(これは必須でなくてもよいが)。すなわち、搬送波再生回路200は硬判定によって駆動されるデジタル式位相ロックループ(DPLL: digital phase-locked loop)を含む。搬送波再生回路200は複素乗算器210、位相誤差検出器215、ループフィルタ230、位相積分器235および正弦/余弦(sin/cos)表240を含む。受信信号206は、同相(I: in-phase)成分と直交(Q: quadrature)成分を有する複素サンプルストリームである。図1では複素信号の経路は特に二重線で示されていることを注意しておくべきであろう。複素乗算器210は受信信号206の複素サンプルストリームを受信し、再生された搬送波信号241によって複素サンプルストリームの回転解除を実行する。具体的には、受信信号206の同相成分および直交成分は、sin/cos表240によって与えられる特定の正弦および余弦値を表す、再生された搬送波信号241の位相だけ回転させられる。複素乗算器210からの出力信号は、たとえばベースバンドのダウンコンバートされた受信信号211であり、回転解除された、受信信号点の複素サンプルストリームを表す。図1から観察できるように、ダウンコンバートされた受信信号211は、位相誤差検出器215にも加えられ、そこでダウンコンバートされた信号211にいまだ存在する位相オフセットが計算され、それを示す検出器出力信号226(ここでは位相誤差信号とも称する)が与えられる。検出器出力信号226はループフィルタ230に加えられ、そこで検出器出力信号226がフィルタ処理されてフィルタ信号231が与えられ、これが位相積分器235に加えられる。位相積分器は数値制御発振器(NCO: numerically controlled oscillator)とも称される。位相積分器235はさらに、フィルタ信号231を積分し、出力位相角信号236をsin/cos表240に与える。このsin/cos表240は上記したように、受信信号206を回転解除してダウンコンバートされた受信信号211を与えるために対応する正弦および余弦値を複素乗算器210に与えるものである。
位相誤差検出器215が二つの要素を含むことを注意しておくべきであろう:位相誤差推定器225およびスライサー220である。当技術分野において知られているように、スライサーは、ダウンコンバートされた信号211の各受信信号点の同相成分および直交成分によって表される可能なシンボル(目標シンボル)についての硬判定を行うものである。具体的には、ダウンコンバートされた信号211の各受信信号点について、スライサー220は所定のシンボル配位図から最も近いシンボル(目標シンボル)を選択する。そのため、位相誤差推定器225によって与えられる検出器出力信号226は、各受信信号点と対応する目標シンボルとの間の位相差を表す。具体的には、検出器出力信号226は位相誤差推定値αのシーケンスを表す。個々の特定のαは、受信信号点かける対応するスライスされたシンボルの共役の虚部を計算することによって決定される。すなわち、
Figure 0004541403
上式において、zは受信信号点の複素ベクトルを表し、zslicedは対応するスライスされた信号点の複素ベクトルを表し、zsliced*は対応するスライスされた信号点の複素ベクトルの共役を表す。
たとえば、図2に示した直交位相偏移符号化(QPSK: quadrature phase-shift keying)シンボル配位図89を考える。これは同相(I)成分と直交(Q)成分における複素平面内に位置する4つのシンボル(1,1)、(1,−1)、(−1,−1)、(−1,1)を有している。値(−1,1)をもつ送信されたシンボル81は通信路によりノイズが加わっていることがあり、受信機における受信信号点の値はたとえば受信信号点82で表されるような(−0.6,1.2)である。受信機では、スライサー220が送信シンボルについて、単に受信された受信信号点に最も近い配位図のシンボルを選択することによって硬判定を行う。この例では、スライサー220は受信シンボルとしてシンボル81(−1,1)を選択することになる。図2から観察できるように、受信信号点と目標シンボルとの間には位相誤差83(すなわちα)が存在する。この位相誤差αは「判定指向型の(decision-directed)位相誤差検出」を表しており、位相誤差検出器215は搬送波再生ループ200を駆動するためにαに比例する検出器出力信号226を提供する。
例示的なシンボル配位図89のコンテキストでは、位相誤差αは単調関数で、±45°の間で変動する。硬判定処理は常に、受信信号点は同じ象限からのシンボルの位相回転されたバージョンであると想定するからである。しかし、図2から、受信信号点が実際には実際の送信シンボルとは異なる象限にある場合には、位相誤差αが曖昧になりうることが観察できる。たとえば、図2の受信信号点86を考える。この場合、たとえ実際の送信シンボルがシンボル81だったとしても、スライサー220は値(−1,−1)のシンボル88を送信シンボルとして選択し、対応する位相誤差αは角度差87によって表される。つまり、いったん実際の位相誤差が±45°を超えれば、想定される送信シンボルが変わるのである。
上記の位相誤差の曖昧さに鑑み、受信信号点が(搬送波周波数オフセットのために)回転しており、搬送波再生ループが「開」である場合、位相誤差αが線形に増大(または減少)し、検出器出力信号は正の最大値(+)から負の最大値(−)へと「ロールオーバー」し、その逆も起こることに気がついた。よって、開ループの動作モードでは、検出器出力信号226は図3に示すような「鋸歯」形をもつことになり、「鋸歯」の周波数は搬送波周波数オフセットに正比例する。具体的には、検出器出力信号が単位時間(時間単位の自然な選択は受信シンボル周期であろう)に最大(+)から最大(−)へと(あるいは逆に)移行する平均回数が測定されたとすると、結果として得られる回数は、適正なスケーリング後は、搬送波再生ループ200への入力において搬送波周波数オフセットを完璧に打ち消すために位相積分器235が保持する必要のある搬送波周波数オフセットに近い(あるいは理想的な場合には、等しい)であろう。この適切にスケーリングされた回数は位相積分器235にロードされることができ、それで搬送波再生ループ200は残っているかもしれない搬送波周波数オフセットについての補正をするための閉モードにされることができる。よって、搬送波再生ループがロック範囲外で動作しているとき、受信機にほとんどハードウェアおよび/またはソフトウェア上のオーバーヘッドを加えることなく引き込み時間を減らすことが可能である。特に、本発明の原理によれば、受信機は搬送波再生ループの位相誤差信号の関数として搬送波周波数オフセット推定を実行する。
本発明の原理に基づく例示的なケーブルシステム10の一部の高レベルのブロック図が図4に示されている。ケーブルシステム10は、セットトップボックス15(ここでは受信機15とも称される)およびディスプレイ20(たとえばテレビ)を含んでいる。例示的には、受信機15はデジタルケーブル受信機である。受信機15はケーブル信号11を(たとえばアンテナまたは引き込みケーブル(図示せず)を通じて)受信し、そこから、ビデオコンテンツを視聴するためのディスプレイ20に入力するたとえばHDTV(高精細度テレビ)ビデオ信号を再生する処理にかける。
ここで図5を見ると、本発明の原理に基づく受信機15の関連する部分が示されている。特に、受信機15は搬送波追跡ループ(CTL: carrier tracking loop)320およびプロセッサ350を含んでいる。このプロセッサは記憶プログラム制御のプロセッサ、たとえばマイクロプロセッサであり、メモリ(図示せず)に記憶されている単数または複数のプログラムを実行する。メモリはプロセッサ350の内部および/または外部でありうる。
入力信号316は、FIFヘルツの特定の中間周波(IF: Intermediate Frequency)を中心とするQPSK変調信号を表す。入力信号316はCTL320を通じて伝えられる。CTL320は、本発明の原理によれば、信号316を処理して、IF信号をベースバンドにダウンコンバートし、送信機(図示せず)と受信機チューナー局部発振器(図示せず)との間の周波数オフセットについての補正をする。CTL320は二次のループであり、理論的には位相誤差なしで周波数オフセットを追跡することが可能である。実際上は、位相誤差はループ帯域幅、入力位相ノイズ、熱雑音ならびにデータのビットサイズ、積分器および利得増倍器といった実装上の制約の関数である。CTL320はダウンコンバートされた受信信号321を与える。このダウンコンバートされた受信信号は、それにより伝達されるデータの再生のために受信機15の他の諸部分(図示せず)に与えられる。
本発明の原理によれば、受信機15は、CTL320の位相誤差信号の関数として開ループの搬送波周波数オフセット推定を実行する。例示的には、のちにさらに述べるように、プロセッサ350は、前述の搬送波周波数オフセット推定値を決定し、それに反応してこの推定値をCTL320にロードする――よってCTL320の引き込み時間を減らす――ために、信号326、327、351、352および353を介してCTL320と結合されている。
ここで図6を見ると、本発明の原理に基づく例示的なCTL320の実施形態が示されている。本発明の概念を除けば、CTL320は硬判定によって駆動されるデジタル式PLLである。CTL320は複素乗算器410、位相誤差検出器415、ループフィルタ430、位相積分器435および正弦/余弦(sin/cos)表440、ロールオーバーカウンタ455およびシンボルカウンタ460を含む。CTL320の諸要素は受信シンボルレートで、たとえばTSYMBOLをシンボル周期に等しいとして1/TSYMBOLで走っているものとするが、本発明の概念はそれに限定されるものではない。さらに、受信信号316は、同相(I)成分と直交(Q)成分を有する複素サンプルストリームである。図6では複素信号の経路は特に二重線で示されていることを注意しておくべきであろう。受信信号316がすでに複素サンプルストリームでない場合には、ヒルベルトフィルタ(図示せず)を使って受信信号316のQ成分を再生することができる。CTL320は2つの動作モードがある:開ループ動作モードと閉ループ動作モードである。のちにさらに述べるように、CTL320は、搬送波周波数オフセットの推定値を決定するためには開ループ動作モードで走らされる。ひとたびこの推定値が決定されると、CTL320はこの推定値をロードされ、次いで残っている搬送波周波数オフセットの簡単かつ迅速な補正のために、閉ループモードで走らされる。
ここで図7も参照すべきであろう。図7は、受信機15における使用のための、本発明の概念に基づく例示的なフローチャートを示している。ステップ505では、プロセッサ350はCTL320を開ループ動作モードに設定する。たとえば、プロセッサ350は信号352を介して位相積分器435を制御して、フィルタ信号431が無視され、所定の一定の基準位相に対する出力位相角信号436が生成されるようにする。ステップ505においてはさらに、プロセッサ350は信号351を介してロールオーバーカウンタ455およびシンボルカウンタ460をクリアまたはリセットする。ステップ510では、プロセッサ350は、たとえば信号351を介して、ロールオーバーカウンタ455およびシンボルカウンタ460が計数を開始できるようにする。ロールオーバーカウンタ455は、検出器出力信号416がロールオーバーする回数を計数する。シンボルカウンタ460は、ロールオーバーカウンタ460の動作中に受信されたシンボルの数を計数する。ステップ515では、プロセッサ350は、ロールオーバーカウンタ455およびシンボルカウンタ460からそれぞれ信号326および327を介して値を取得する。たとえば、プロセッサ350がステップ515を実行するのは、所定の時間期間TCOUNTの満了後、あるいはシンボルカウンタ460がある所定の値に達したときなどである。好ましくは、シンボルカウンタ460によって計数される受信シンボルの数は、良好な平均化を保証するのに十分なほど大きい。ノイズのある状況では、ランダムなロールオーバーが可能だからである。ロールオーバーカウンタおよびシンボルカウンタの値から、プロセッサ350は、本発明の概念に基づき、ステップ515で、搬送波周波数オフセット(オフセット値)の推定値を決定する。たとえば、位相積分器435におけるビット数がNであれば、オフセット値を計算するための式は次のようになる。
offsetvalue=rollovercounter÷(symbolcounter×4)×2N (2)
ここで、rollovercounterはロールオーバーカウンタ455の値に等しく、symbolcounterはシンボルカウンタ460の値に等しい。式(2)の因子4は、QPSKの場合のロールオーバーカウンタはオフセット周波数の1周期あたり4回ロールオーバーするという事実から来ている。symbolcounterの値が2の累乗であれば、有利なことに式(2)の除算演算は等価なビットシフト演算で置き換えられることを注意しておくべきであろう。ステップ520では、プロセッサ350は位相積分器435に信号353を介して前記オフセット値をロード(初期化または更新)し、信号352を介してCTL320を閉ループ動作モードに設定する。
CTL320の閉ループ動作モードは、本発明の概念を除けば、以前に述べた図1の搬送波再生回路200と同様である。複素乗算器410は受信信号316の複素サンプルストリームを受信し、再生された搬送波信号441によって複素サンプルストリームの回転解除を実行する。具体的には、受信信号316の同相成分および直交成分は、sin/cos表440によって与えられる特定の正弦および余弦値を表す、再生された搬送波信号441の位相だけ回転される。複素乗算器410からの出力信号は、たとえばベースバンドのダウンコンバートされた受信信号321であり、回転解除された、受信信号点の複素サンプルストリームを表す。ダウンコンバートされた受信信号321は、位相誤差検出器415にも加えられ、そこでダウンコンバートされた信号321にいまだ存在する位相オフセットが計算され(たとえば上記の式(1)を使って)、それを示す検出器出力信号416(ここでは位相誤差信号とも称する)が与えられる。検出器出力信号416はループフィルタ430に加えられ、そこで検出器出力信号416がフィルタ処理されてフィルタ信号431が与えられ、これが位相積分器435に加えられる。位相積分器は、今や搬送波周波数オフセットの推定値を事前ロードされており、さらにフィルタ信号431を積分し、出力位相角信号436をsin/cos表440に与える。このsin/cos表440は上記したように、受信信号316を回転解除してダウンコンバートされた受信信号321を与えるために対応する正弦および余弦値を複素乗算器410に与えるものである。
上記のように、本発明の原理に基づき、受信機は開ループ搬送波周波数オフセット推定を搬送波再生ループの位相誤差信号の関数として実行する。搬送波周波数オフセットの推定値が決定されたあと、受信機は、搬送波再生ループをその決定された推定値を用いて初期化または更新し、搬送波再生ループを閉ループモードで走らせる。それにより引き込み時間が減らされる。
ループがロック範囲の外側で動作しているときの引き込み時間の短縮に加えて、本発明の概念のその他の応用が可能である。たとえば、搬送波周波数オフセットの推定値の位相誤差信号の関数としての上記の決定は、ループが真または偽のどちらのロック状態にあるかを判定するために使われることもできる。これは図8のフローチャートで図解されている。これは周期的に実行されてもよいし、非周期的に(たとえばある所定の条件に反応して)実行されてもよい。ステップ550では、プロセッサ350は閉ループ位相積分器値(位相積分器435から得られる)を読む。ステップ555では、プロセッサ350は上述したようにCTL320を開ループ動作モードに設定し、信号351を介してロールオーバーカウンタ455およびシンボルカウンタ460をクリアまたはリセットする。ステップ560では、プロセッサ350は、たとえば信号351を介して、ロールオーバーカウンタ455およびシンボルカウンタ460が計数を開始できるようにする。ステップ565では、プロセッサ350は、上述したように、開ループオフセット値を推定する。ステップ570では、プロセッサ350は、ステップ550で読み込まれた閉ループ値をステップ565の推定された開ループ値と比較する。閉ループ値と開ループ値との差が一つまたは複数の所定の条件を満たしていれば、「偽ロック」が宣言され、プロセッサ350はステップ575で偽ロックルーチンを実行する。たとえば、プロセッサ350は単に、信号353を介して位相積分器435に推定されたオフセット値をロードして、CTL320を閉ループ動作モードに設定してもよい。さらに、偽ロックは、プロセッサ350が、当技術分野において知られているようにその他の回路および/またはバッファを初期化、フラッシュまたはリセットすることを要求することもありうる。しかし、ステップ570で「偽ロック」が宣言されない場合には、「ロック」条件が存在しており、プロセッサ350はロックルーチンをステップ580で実行する。たとえば、プロセッサ350は単にCTL320を閉ループ動作モードに設定する。ステップ570に関し、CTL320が偽ロック状態にあるかどうかを判定するためにいかなる一つまたは複数の条件が用いられてもよい。たとえば、ステップ570においてプロセッサ350がステップ550で読み込まれた閉ループ位相積分器値を推定された開ループオフセット値と比較する。両方の値が同じ符号を有し、1桁以内の差であれば、CTL320はロックされていると、そうでなければ偽ロック状態にあると推定される。
本発明の概念のもう一つの例示的な実施形態が図9に示されている。この例示的な実施形態においては、受信機(図示せず)における使用のための集積回路(IC)605は搬送波再生ループ(CRL: carrier recovery loop)620およびバス651に結合された少なくとも一つのレジスタ610を含んでいる。例示的には、IC605は集積アナログ/デジタル・テレビジョン・デコーダである。しかし、IC605の本発明の概念に関係のある部分しか示していない。たとえば、アナログ‐デジタル変換器、フィルタ、デコーダなどは簡単のため図示していない。バス651は、プロセッサ650によって表される受信機の他の構成要素との間の通信を提供する。レジスタ610はIC605の一つまたは複数のレジスタを表す。ここで、各レジスタはビット609によって表されるような一つまたは複数のビットを有している。IC605のレジスタまたはその一部は読み出し専用でも、書き込み専用でも、読み書き用でもよい。本発明の原理によれば、CRL620は、上述した搬送波周波数オフセット推定の機能または動作モードを含んでおり、レジスタ610の少なくとも一つのビット、たとえばビット609は、この動作モードを有効にしたり無効にしたりするためにプロセッサ650などによって設定されることのできるプログラム可能ビットである。図8のコンテキストでは、IC605は、該IC605の入力ピンまたはリードを介して、処理するためのIF信号601を受け取る。この信号の派生信号602が上述したような搬送波再生のためにCRL620に加えられる。CRL620は信号621を与えるが、これは信号602の回転解除されたバージョンである。CRL620は内部バス611を介してレジスタ610に結合されている。この内部バス611は、CRL620にレジスタ610とのインターフェースをもたせる(たとえば前述した積分器およびカウンタの値を読むために)ためのIC605のその他の信号経路および/または構成要素を代表するもので、当技術分野において既知である。IC605は一つまたは複数の再生信号、たとえば信号606で表されるコンポジットビデオ信号を与える。図8には示していないが、上述したロールオーバーカウンタおよびシンボルカウンタの値(あるいはその等価物)もレジスタのうちの一つまたは複数を介して得ることができる。あるいはまた、IC605は、搬送波周波数オフセットの推定値を位相誤差信号の関数として決定するための上述した処理のすべてを含み、動作モードを単にビット610を介して有効にしたり無効にしたりしてもよい。しかし、本発明の概念はそれに限定されるものではなく、この動作モードのたとえばビット610を介した外部制御は必須ではない。
上記に鑑み、以上述べたことは単に本発明の原理を解説するものであって、当業者は数多くの代替的な構成を考案することができるであろうことは理解されるであろう。そうした代替的な構成は、ここで明示的に記されてはいないものの、本発明の原理を具現するものであり、本発明の精神および範囲内のものである。たとえば、別個の機能要素の前提で解説されてはいるが、これらの機能要素は一つまたは複数の集積回路(IC)上で具現されてもよい。同様に、別個の要素として示されているものの、諸要素のいずれかまたはすべてが、たとえば図7および図8に示されるステップの一つまたは複数に対応する付随するソフトウェアを実行する記憶プログラム制御のプロセッサ、たとえばデジタル信号プロセッサにおいて実装されてもよい。さらに、図4ではばらばらな要素として示されているが、そこの諸要素はそのいかなる組み合わせにおいて異なるユニットに分散されてもよい。たとえば、図4の受信機15はテレビ、パソコンのビデオボードなどの一部であってもよい。また、PLLの位相誤差信号は例として平均されたが、その他の統計的関数が式(2)などに対応する修正をして使われてもよい。したがって、数多くの修正が例示的な実施形態に対してなし得るものであり、そうしたその他の構成が付属の請求項によって定義される本発明の精神および範囲から外れることなく考案されうることを理解しておくものとする。
従来技術の搬送波再生回路を示す図である。 従来技術の硬判定プロセスを、受信信号点および4つのシンボルをもつ配位図空間に関して示す図である。 位相検出器出力信号を示す図である。 本発明の原理を具現するケーブルシステムの一部の例示的な高レベルのブロック図を示す図である。 図4のケーブルシステムでの使用のための、本発明の原理を具現する受信機の一部を示す図である。 図5の受信機における使用のための、本発明の原理に基づく例示的な搬送波追跡ループを示す図である。 本発明の原理に基づく例示的なフローチャートを示す図である。 本発明の原理に基づく例示的なフローチャートを示す図である。 本発明の原理に基づくもう一つの例示的な実施形態を示す図である。

Claims (2)

  1. 受信機において使用するための方法であって:
    閉ループ動作モードにされた位相ロックループ(PLL)を用いて受信信号を処理して閉ループ位相積分器値を決定するステップと
    開ループ動作モードにされた前記PLLを用いて受信信号を処理するステップであって、前記処理するステップが:
    前記PLLの位相誤差信号についてのロールオーバー計数値を決定し、前記ロールオーバー計数値は前記PLLの位相誤差信号が最大の正の値から最大の負の値に、また最大の負の値から最大の正の値にロールオーバーする回数であり、
    前記ロールオーバー計数を決定する間に受信されたシンボルの数である受信信号のシンボル計数値を決定し、
    決定されたロールオーバー計数値と決定されたシンボル計数値とから搬送波周波数オフセットの推定値を生成するステップによって特徴付けられる、ステップと
    前記搬送波周波数オフセットの推定値と前記閉ループ位相積分器値との比較の関数として偽ロック状態を検出する、
    ことを含むことを特徴とする方法。
  2. 前記PLLを搬送波周波数オフセットの推定値を用いて更新するステップをさらに含むことを特徴とする、請求項1記載の方法。
JP2007504928A 2004-03-22 2004-03-22 通信システムにおける搬送波再生で使われる方法および装置 Expired - Lifetime JP4541403B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2004/008743 WO2005096578A1 (en) 2004-03-22 2004-03-22 Method and apparatus for use in carrier recovery in a communications system

Publications (2)

Publication Number Publication Date
JP2007531390A JP2007531390A (ja) 2007-11-01
JP4541403B2 true JP4541403B2 (ja) 2010-09-08

Family

ID=34957634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007504928A Expired - Lifetime JP4541403B2 (ja) 2004-03-22 2004-03-22 通信システムにおける搬送波再生で使われる方法および装置

Country Status (6)

Country Link
US (1) US7894333B2 (ja)
EP (1) EP1728372B8 (ja)
JP (1) JP4541403B2 (ja)
KR (1) KR101074474B1 (ja)
CN (1) CN1947397B (ja)
WO (1) WO2005096578A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8184747B2 (en) * 2005-11-14 2012-05-22 Tektronix, Inc. Flexible timebase for EYE diagram
US8019028B1 (en) * 2008-03-26 2011-09-13 Pmc-Sierra, Inc. Run-length based spectral analysis
US8259888B2 (en) * 2008-05-23 2012-09-04 Integrated Device Technology, Inc. Method of processing signal data with corrected clock phase offset
TWI424719B (zh) * 2009-06-03 2014-01-21 Realtek Semiconductor Corp 載波重建裝置與方法
US8228431B2 (en) * 2009-08-31 2012-07-24 Silicon Laboratories Inc. Digital phase lock loop configurable as a frequency estimator
US8570079B2 (en) 2011-09-07 2013-10-29 International Business Machines Corporation Reducing phase locked loop phase lock time
WO2013130042A1 (en) * 2012-02-28 2013-09-06 Intel Corporation Dynamic optimization of carrier recovery performance for communications systems
CN104181559A (zh) * 2013-05-24 2014-12-03 凹凸电子(武汉)有限公司 卫星定位接收机及其载波跟踪环路假锁检测方法
CN107888526A (zh) * 2017-12-27 2018-04-06 天津赛特凯特科技发展有限公司 一种机顶盒频道滤波和载波恢复电路
EP3672070A1 (en) * 2018-12-19 2020-06-24 Nxp B.V. Communications device and method for operating a communications device
CN111917452B (zh) * 2020-07-14 2022-11-29 成都国恒空间技术工程有限公司 一种大频偏抑制载波跟踪的方法及系统
CN113839900B (zh) * 2021-10-09 2024-06-07 上海东软载波微电子有限公司 载波频偏估计方法及装置、计算机可读存储介质

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5835428B2 (ja) * 1978-12-27 1983-08-02 日本電気株式会社 搬送波再生回路
US4987386A (en) * 1989-10-03 1991-01-22 Communications Satellite Corporation Coherent phase and frequency recovery method and circuit
FR2682841B1 (fr) * 1991-10-21 1993-11-19 Alcatel Telspace Procede de detection de faux accrochages d'un signal de reference sur un signal initialement module en modulation numerique plurivalente decalee, procede de demodulation numerique coherente l'utilisant.
US5471508A (en) * 1993-08-20 1995-11-28 Hitachi America, Ltd. Carrier recovery system using acquisition and tracking modes and automatic carrier-to-noise estimation
JPH10107623A (ja) * 1996-10-01 1998-04-24 Sony Corp 変換装置および方法、並びに、pll演算装置および方法
US6151368A (en) * 1999-03-22 2000-11-21 Sicom, Inc. Phase-noise compensated digital communication receiver and method therefor
DE19928206A1 (de) * 1999-06-19 2000-12-21 Bosch Gmbh Robert Phasenfehlerdetektor für einen QAM-Empfänger
KR100338755B1 (ko) * 1999-07-12 2002-05-30 윤종용 디지털 신호 수신장치 및 그 방법
US6298100B1 (en) * 1999-10-26 2001-10-02 Thomson Licensing S.A. Phase error estimation method for a demodulator in an HDTV receiver
KR100379395B1 (ko) * 2000-08-23 2003-04-10 엘지전자 주식회사 반송파 복구 장치 및 방법
US7254190B2 (en) * 2000-09-01 2007-08-07 Broadcom Corporation Satellite receiver
JP3567886B2 (ja) * 2000-12-15 2004-09-22 三菱電機株式会社 位相同期ループ回路
JP4109003B2 (ja) * 2002-01-21 2008-06-25 富士通株式会社 情報記録再生装置、信号復号回路及び方法

Also Published As

Publication number Publication date
EP1728372B8 (en) 2013-02-20
EP1728372B1 (en) 2012-12-26
KR101074474B1 (ko) 2011-10-17
CN1947397B (zh) 2010-06-16
JP2007531390A (ja) 2007-11-01
KR20060129061A (ko) 2006-12-14
EP1728372A1 (en) 2006-12-06
CN1947397A (zh) 2007-04-11
WO2005096578A1 (en) 2005-10-13
US7894333B2 (en) 2011-02-22
US20070189195A1 (en) 2007-08-16

Similar Documents

Publication Publication Date Title
KR101074474B1 (ko) 통신 시스템에서 캐리어 복구에 사용하는 방법 및 장치
TWI517637B (zh) 在零中頻接收器中使用最小頻移鍵控(msk)發信號之自動頻率偏移補償
US6731698B1 (en) Quadrature demodulation circuit capable for canceling offset
US6983028B2 (en) Carrier restoration apparatus and method
US20080292029A1 (en) Method and Apparatus For Carrier Recovery Using Multiple Sources
JP4635053B2 (ja) アシストによる位相補間を使用したキャリアリカバリのための方法及び装置
US6353358B1 (en) Quadrature demodulation circuit with a pseudo locked state detection system
KR101129300B1 (ko) 회로 동기화 방법 및 회로
JP4392839B2 (ja) 搬送波トラッキング・ループ・ロック検出器
US6204725B1 (en) Circuit for demodulating digital signal undergoing different modulation schemes
US6590950B1 (en) Bandwidth stabilized PLL
US7991086B2 (en) System and method for improved carrier recovery
JP7540298B2 (ja) デジタル受信装置
JP2002217992A (ja) 復調装置および復調方法
JP3185725B2 (ja) 搬送波再生回路
KR100284403B1 (ko) 고화질 텔레비젼의 위상 부호 검출장치
JP3382892B2 (ja) 階層化伝送における位相変調信号をデジタル復調してフレーム同期パターン検出を行う方法及びその装置
JP3109452B2 (ja) Psk復調回路
JP5577843B2 (ja) 位相検出器、復調器及び位相検出方法
JPH0548665A (ja) 周波数オフセツト補正方法
JP2001103111A (ja) ディジタルコスタスループ回路
JPH11355371A (ja) 周波数再生回路および周波数再生方法
JPH11225180A (ja) ディジタル信号受信装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100525

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100623

R150 Certificate of patent or registration of utility model

Ref document number: 4541403

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term