JP4541403B2 - 通信システムにおける搬送波再生で使われる方法および装置 - Google Patents

Description

本発明は、一般には通信システムに、より詳細には通信システムにおける搬送波再生に関する。

搬送波再生ループまたは搬送波追跡ループは通信システムの典型的な構成要素である。搬送波再生ループは位相ロックループ（PLL: phase locked loop）の形態である。デジタル式搬送波再生ループでは、PLLを駆動するために判定指向型の誤差推定器がしばしば用いられる。換言すれば、ループは硬判定によって駆動され、それにはたとえば、それぞれの受信信号点とシンボル配位図から取られたスライスされたシンボル（最も近いシンボル）との間の位相誤差がある。搬送波周波数オフセット、すなわち受信信号の搬送波と再生された搬送波との間の周波数差がループの「ロック範囲」外のとき、いわゆる「引き込み（pull-in）」過程が起こる。引き込み過程においては、適正な動作条件下では、ループは、搬送波周波数オフセットがループのロック範囲内にはいって位相ロック状態になるまで、搬送波周波数オフセットを減らすように動作する。

正しい引き込み過程が起こるためには、誤差推定器の出力信号が、PLLの積分器が所望の方向、すなわち搬送波周波数オフセットを減らす方向に漂移するようなバイアスを有することが必要である。残念ながら、前述のバイアスが（ループを通じての過剰な遅延、固定小数点演算にまつわる誤差などのため）正しくない符号を有する例があり、これが時間がたつとループが予言可能なパターンなしに漂移したり、あるいは誤った値で安定化したり（「偽ロック」状態）といった結果につながる。この問題に取り組むため、ループ内で実行される算術演算の精度を上げ、および／またはループ利得を上げることが一般的である。しかし、問題の根本原因がループを通じたパイプライン遅延にあり、そのような遅延がシステム構成により必要とされ、よって変更できないとき、一般的に利用可能な唯一の選択肢は、ループへの入力に存在する実効的な搬送波周波数オフセットを減らし、ループを通じた遅延が有害でなくなるように努めることである。これは、全体的な搬送波周波数オフセット範囲をより小さな範囲に細分し、そのより小さな範囲を通じてループが「ステッピングされる（stepped）」ようにすることによってできる。しかし、この解決策は不可避的に全体としてのループの引き込み時間（acquisition time）を増加させ、ステッピングアルゴリズムを制御するための信頼できるループロック基準が存在しなければそもそも実行可能でさえないかもしれない。

上記したように、受信機のPLLがロック範囲外で動作しているとき、引き込み時間が増加したり、実行可能でなかったりすることがありうる。しかし、受信機にほとんどハードウェアおよび／またはソフトウェア上のオーバーヘッドを加えることなく引き込み時間を減らすことが可能であることに気がついた。特に、本発明の原理によれば、受信機はPLLの位相誤差信号の関数として搬送波周波数オフセット推定を決定する。

本発明のある実施形態では、受信機は搬送波再生を実行するためのデジタル式位相ロックループ（PLL）を含んでいる。デジタル式PLLはさらに硬判定によって駆動される位相誤差推定器と、該位相誤差推定器によって提供される位相誤差信号を累積する積分器とを含んでいる。引き込み時間を減らすため、あるいは引き込みを可能にするため、デジタル式PLLは、搬送波周波数オフセットの推定が位相誤差信号の関数として決定される開ループモードで走らされる。搬送波周波数オフセットの推定値が決定されたあとは、決定された推定値が積分器に事前にロードされて、デジタル式PLLは閉ループモードで走らされる。これにより引き込み時間が短縮される。

本発明の概念を除けば図面に示されている要素はよく知られたものであり、詳細に説明することはしない。たとえば、本発明の概念を除けば、セットトップボックスおよびフロントエンド、ヒルベルトフィルタ、搬送波追跡ループ、ビデオプロセッサ、リモコンなどといったその構成要素はよく知られており、ここで詳細に述べることはしない。さらに、本発明の概念は従来式のプログラミング技術を使って実装されうるが、そのようなプログラミング技術そのものはここでは述べない。最後に、図面の同様の符号は同様の要素を表す。

本発明の概念を述べる前に、図１に目を向ける必要がある。これは、搬送波周波数f_cの変調された例示的な受信信号２０６のための受信機（図示せず）において使用するための、従来技術の搬送波再生回路２００を示している。受信信号２０６は、受信機内の別の処理（図示せず）、たとえばダウンコンバート、帯域通過フィルタ処理などの結果であってもよいことを注意しておくべきであろう。さらに、受信信号２０６および図１によって示される処理はデジタル領域であるものとする（これは必須でなくてもよいが）。すなわち、搬送波再生回路２００は硬判定によって駆動されるデジタル式位相ロックループ（DPLL: digital phase-locked loop）を含む。搬送波再生回路２００は複素乗算器２１０、位相誤差検出器２１５、ループフィルタ２３０、位相積分器２３５および正弦／余弦（sin/cos）表２４０を含む。受信信号２０６は、同相（I: in-phase）成分と直交（Q: quadrature）成分を有する複素サンプルストリームである。図１では複素信号の経路は特に二重線で示されていることを注意しておくべきであろう。複素乗算器２１０は受信信号２０６の複素サンプルストリームを受信し、再生された搬送波信号２４１によって複素サンプルストリームの回転解除を実行する。具体的には、受信信号２０６の同相成分および直交成分は、sin/cos表２４０によって与えられる特定の正弦および余弦値を表す、再生された搬送波信号２４１の位相だけ回転させられる。複素乗算器２１０からの出力信号は、たとえばベースバンドのダウンコンバートされた受信信号２１１であり、回転解除された、受信信号点の複素サンプルストリームを表す。図１から観察できるように、ダウンコンバートされた受信信号２１１は、位相誤差検出器２１５にも加えられ、そこでダウンコンバートされた信号２１１にいまだ存在する位相オフセットが計算され、それを示す検出器出力信号２２６（ここでは位相誤差信号とも称する）が与えられる。検出器出力信号２２６はループフィルタ２３０に加えられ、そこで検出器出力信号２２６がフィルタ処理されてフィルタ信号２３１が与えられ、これが位相積分器２３５に加えられる。位相積分器は数値制御発振器（NCO: numerically controlled oscillator）とも称される。位相積分器２３５はさらに、フィルタ信号２３１を積分し、出力位相角信号２３６をsin/cos表２４０に与える。このsin/cos表２４０は上記したように、受信信号２０６を回転解除してダウンコンバートされた受信信号２１１を与えるために対応する正弦および余弦値を複素乗算器２１０に与えるものである。

位相誤差検出器２１５が二つの要素を含むことを注意しておくべきであろう：位相誤差推定器２２５およびスライサー２２０である。当技術分野において知られているように、スライサーは、ダウンコンバートされた信号２１１の各受信信号点の同相成分および直交成分によって表される可能なシンボル（目標シンボル）についての硬判定を行うものである。具体的には、ダウンコンバートされた信号２１１の各受信信号点について、スライサー２２０は所定のシンボル配位図から最も近いシンボル（目標シンボル）を選択する。そのため、位相誤差推定器２２５によって与えられる検出器出力信号２２６は、各受信信号点と対応する目標シンボルとの間の位相差を表す。具体的には、検出器出力信号２２６は位相誤差推定値αのシーケンスを表す。個々の特定のαは、受信信号点かける対応するスライスされたシンボルの共役の虚部を計算することによって決定される。すなわち、

上式において、zは受信信号点の複素ベクトルを表し、z_slicedは対応するスライスされた信号点の複素ベクトルを表し、z_sliced*は対応するスライスされた信号点の複素ベクトルの共役を表す。

たとえば、図２に示した直交位相偏移符号化（QPSK: quadrature phase-shift keying）シンボル配位図８９を考える。これは同相（I）成分と直交（Q）成分における複素平面内に位置する４つのシンボル(1,1)、(1,−1)、(−1,−1)、(−1,1)を有している。値(−1,1)をもつ送信されたシンボル８１は通信路によりノイズが加わっていることがあり、受信機における受信信号点の値はたとえば受信信号点８２で表されるような(−0.6,1.2)である。受信機では、スライサー２２０が送信シンボルについて、単に受信された受信信号点に最も近い配位図のシンボルを選択することによって硬判定を行う。この例では、スライサー２２０は受信シンボルとしてシンボル８１(−1,1)を選択することになる。図２から観察できるように、受信信号点と目標シンボルとの間には位相誤差８３（すなわちα）が存在する。この位相誤差αは「判定指向型の（decision-directed）位相誤差検出」を表しており、位相誤差検出器２１５は搬送波再生ループ２００を駆動するためにαに比例する検出器出力信号２２６を提供する。

例示的なシンボル配位図８９のコンテキストでは、位相誤差αは単調関数で、±45°の間で変動する。硬判定処理は常に、受信信号点は同じ象限からのシンボルの位相回転されたバージョンであると想定するからである。しかし、図２から、受信信号点が実際には実際の送信シンボルとは異なる象限にある場合には、位相誤差αが曖昧になりうることが観察できる。たとえば、図２の受信信号点８６を考える。この場合、たとえ実際の送信シンボルがシンボル８１だったとしても、スライサー２２０は値(−1,−1)のシンボル８８を送信シンボルとして選択し、対応する位相誤差αは角度差８７によって表される。つまり、いったん実際の位相誤差が±45°を超えれば、想定される送信シンボルが変わるのである。

上記の位相誤差の曖昧さに鑑み、受信信号点が（搬送波周波数オフセットのために）回転しており、搬送波再生ループが「開」である場合、位相誤差αが線形に増大（または減少）し、検出器出力信号は正の最大値（＋）から負の最大値（−）へと「ロールオーバー」し、その逆も起こることに気がついた。よって、開ループの動作モードでは、検出器出力信号２２６は図３に示すような「鋸歯」形をもつことになり、「鋸歯」の周波数は搬送波周波数オフセットに正比例する。具体的には、検出器出力信号が単位時間（時間単位の自然な選択は受信シンボル周期であろう）に最大（＋）から最大（−）へと（あるいは逆に）移行する平均回数が測定されたとすると、結果として得られる回数は、適正なスケーリング後は、搬送波再生ループ２００への入力において搬送波周波数オフセットを完璧に打ち消すために位相積分器２３５が保持する必要のある搬送波周波数オフセットに近い（あるいは理想的な場合には、等しい）であろう。この適切にスケーリングされた回数は位相積分器２３５にロードされることができ、それで搬送波再生ループ２００は残っているかもしれない搬送波周波数オフセットについての補正をするための閉モードにされることができる。よって、搬送波再生ループがロック範囲外で動作しているとき、受信機にほとんどハードウェアおよび／またはソフトウェア上のオーバーヘッドを加えることなく引き込み時間を減らすことが可能である。特に、本発明の原理によれば、受信機は搬送波再生ループの位相誤差信号の関数として搬送波周波数オフセット推定を実行する。

本発明の原理に基づく例示的なケーブルシステム１０の一部の高レベルのブロック図が図４に示されている。ケーブルシステム１０は、セットトップボックス１５（ここでは受信機１５とも称される）およびディスプレイ２０（たとえばテレビ）を含んでいる。例示的には、受信機１５はデジタルケーブル受信機である。受信機１５はケーブル信号１１を（たとえばアンテナまたは引き込みケーブル（図示せず）を通じて）受信し、そこから、ビデオコンテンツを視聴するためのディスプレイ２０に入力するたとえばHDTV（高精細度テレビ）ビデオ信号を再生する処理にかける。

ここで図５を見ると、本発明の原理に基づく受信機１５の関連する部分が示されている。特に、受信機１５は搬送波追跡ループ（CTL: carrier tracking loop）３２０およびプロセッサ３５０を含んでいる。このプロセッサは記憶プログラム制御のプロセッサ、たとえばマイクロプロセッサであり、メモリ（図示せず）に記憶されている単数または複数のプログラムを実行する。メモリはプロセッサ３５０の内部および／または外部でありうる。

入力信号３１６は、F_IFヘルツの特定の中間周波（IF: Intermediate Frequency）を中心とするQPSK変調信号を表す。入力信号３１６はCTL３２０を通じて伝えられる。CTL３２０は、本発明の原理によれば、信号３１６を処理して、IF信号をベースバンドにダウンコンバートし、送信機（図示せず）と受信機チューナー局部発振器（図示せず）との間の周波数オフセットについての補正をする。CTL３２０は二次のループであり、理論的には位相誤差なしで周波数オフセットを追跡することが可能である。実際上は、位相誤差はループ帯域幅、入力位相ノイズ、熱雑音ならびにデータのビットサイズ、積分器および利得増倍器といった実装上の制約の関数である。CTL３２０はダウンコンバートされた受信信号３２１を与える。このダウンコンバートされた受信信号は、それにより伝達されるデータの再生のために受信機１５の他の諸部分（図示せず）に与えられる。

本発明の原理によれば、受信機１５は、CTL３２０の位相誤差信号の関数として開ループの搬送波周波数オフセット推定を実行する。例示的には、のちにさらに述べるように、プロセッサ３５０は、前述の搬送波周波数オフセット推定値を決定し、それに反応してこの推定値をCTL３２０にロードする――よってCTL３２０の引き込み時間を減らす――ために、信号３２６、３２７、３５１、３５２および３５３を介してCTL３２０と結合されている。

ここで図６を見ると、本発明の原理に基づく例示的なCTL３２０の実施形態が示されている。本発明の概念を除けば、CTL３２０は硬判定によって駆動されるデジタル式PLLである。CTL３２０は複素乗算器４１０、位相誤差検出器４１５、ループフィルタ４３０、位相積分器４３５および正弦／余弦（sin/cos）表４４０、ロールオーバーカウンタ４５５およびシンボルカウンタ４６０を含む。CTL３２０の諸要素は受信シンボルレートで、たとえばT_SYMBOLをシンボル周期に等しいとして1/T_SYMBOLで走っているものとするが、本発明の概念はそれに限定されるものではない。さらに、受信信号３１６は、同相（I）成分と直交（Q）成分を有する複素サンプルストリームである。図６では複素信号の経路は特に二重線で示されていることを注意しておくべきであろう。受信信号３１６がすでに複素サンプルストリームでない場合には、ヒルベルトフィルタ（図示せず）を使って受信信号３１６のQ成分を再生することができる。CTL３２０は２つの動作モードがある：開ループ動作モードと閉ループ動作モードである。のちにさらに述べるように、CTL３２０は、搬送波周波数オフセットの推定値を決定するためには開ループ動作モードで走らされる。ひとたびこの推定値が決定されると、CTL３２０はこの推定値をロードされ、次いで残っている搬送波周波数オフセットの簡単かつ迅速な補正のために、閉ループモードで走らされる。

ここで図７も参照すべきであろう。図７は、受信機１５における使用のための、本発明の概念に基づく例示的なフローチャートを示している。ステップ５０５では、プロセッサ３５０はCTL３２０を開ループ動作モードに設定する。たとえば、プロセッサ３５０は信号３５２を介して位相積分器４３５を制御して、フィルタ信号４３１が無視され、所定の一定の基準位相に対する出力位相角信号４３６が生成されるようにする。ステップ５０５においてはさらに、プロセッサ３５０は信号３５１を介してロールオーバーカウンタ４５５およびシンボルカウンタ４６０をクリアまたはリセットする。ステップ５１０では、プロセッサ３５０は、たとえば信号３５１を介して、ロールオーバーカウンタ４５５およびシンボルカウンタ４６０が計数を開始できるようにする。ロールオーバーカウンタ４５５は、検出器出力信号４１６がロールオーバーする回数を計数する。シンボルカウンタ４６０は、ロールオーバーカウンタ４６０の動作中に受信されたシンボルの数を計数する。ステップ５１５では、プロセッサ３５０は、ロールオーバーカウンタ４５５およびシンボルカウンタ４６０からそれぞれ信号３２６および３２７を介して値を取得する。たとえば、プロセッサ３５０がステップ５１５を実行するのは、所定の時間期間T_COUNTの満了後、あるいはシンボルカウンタ４６０がある所定の値に達したときなどである。好ましくは、シンボルカウンタ４６０によって計数される受信シンボルの数は、良好な平均化を保証するのに十分なほど大きい。ノイズのある状況では、ランダムなロールオーバーが可能だからである。ロールオーバーカウンタおよびシンボルカウンタの値から、プロセッサ３５０は、本発明の概念に基づき、ステップ５１５で、搬送波周波数オフセット（オフセット値）の推定値を決定する。たとえば、位相積分器４３５におけるビット数がNであれば、オフセット値を計算するための式は次のようになる。

offsetvalue＝rollovercounter÷(symbolcounter×4)×2^N （２）
ここで、rollovercounterはロールオーバーカウンタ４５５の値に等しく、symbolcounterはシンボルカウンタ４６０の値に等しい。式（２）の因子4は、QPSKの場合のロールオーバーカウンタはオフセット周波数の１周期あたり４回ロールオーバーするという事実から来ている。symbolcounterの値が2の累乗であれば、有利なことに式（２）の除算演算は等価なビットシフト演算で置き換えられることを注意しておくべきであろう。ステップ５２０では、プロセッサ３５０は位相積分器４３５に信号３５３を介して前記オフセット値をロード（初期化または更新）し、信号３５２を介してCTL３２０を閉ループ動作モードに設定する。

CTL３２０の閉ループ動作モードは、本発明の概念を除けば、以前に述べた図１の搬送波再生回路２００と同様である。複素乗算器４１０は受信信号３１６の複素サンプルストリームを受信し、再生された搬送波信号４４１によって複素サンプルストリームの回転解除を実行する。具体的には、受信信号３１６の同相成分および直交成分は、sin/cos表４４０によって与えられる特定の正弦および余弦値を表す、再生された搬送波信号４４１の位相だけ回転される。複素乗算器４１０からの出力信号は、たとえばベースバンドのダウンコンバートされた受信信号３２１であり、回転解除された、受信信号点の複素サンプルストリームを表す。ダウンコンバートされた受信信号３２１は、位相誤差検出器４１５にも加えられ、そこでダウンコンバートされた信号３２１にいまだ存在する位相オフセットが計算され（たとえば上記の式（１）を使って）、それを示す検出器出力信号４１６（ここでは位相誤差信号とも称する）が与えられる。検出器出力信号４１６はループフィルタ４３０に加えられ、そこで検出器出力信号４１６がフィルタ処理されてフィルタ信号４３１が与えられ、これが位相積分器４３５に加えられる。位相積分器は、今や搬送波周波数オフセットの推定値を事前ロードされており、さらにフィルタ信号４３１を積分し、出力位相角信号４３６をsin/cos表４４０に与える。このsin/cos表４４０は上記したように、受信信号３１６を回転解除してダウンコンバートされた受信信号３２１を与えるために対応する正弦および余弦値を複素乗算器４１０に与えるものである。

上記のように、本発明の原理に基づき、受信機は開ループ搬送波周波数オフセット推定を搬送波再生ループの位相誤差信号の関数として実行する。搬送波周波数オフセットの推定値が決定されたあと、受信機は、搬送波再生ループをその決定された推定値を用いて初期化または更新し、搬送波再生ループを閉ループモードで走らせる。それにより引き込み時間が減らされる。

ループがロック範囲の外側で動作しているときの引き込み時間の短縮に加えて、本発明の概念のその他の応用が可能である。たとえば、搬送波周波数オフセットの推定値の位相誤差信号の関数としての上記の決定は、ループが真または偽のどちらのロック状態にあるかを判定するために使われることもできる。これは図８のフローチャートで図解されている。これは周期的に実行されてもよいし、非周期的に（たとえばある所定の条件に反応して）実行されてもよい。ステップ５５０では、プロセッサ３５０は閉ループ位相積分器値（位相積分器４３５から得られる）を読む。ステップ５５５では、プロセッサ３５０は上述したようにCTL３２０を開ループ動作モードに設定し、信号３５１を介してロールオーバーカウンタ４５５およびシンボルカウンタ４６０をクリアまたはリセットする。ステップ５６０では、プロセッサ３５０は、たとえば信号３５１を介して、ロールオーバーカウンタ４５５およびシンボルカウンタ４６０が計数を開始できるようにする。ステップ５６５では、プロセッサ３５０は、上述したように、開ループオフセット値を推定する。ステップ５７０では、プロセッサ３５０は、ステップ５５０で読み込まれた閉ループ値をステップ５６５の推定された開ループ値と比較する。閉ループ値と開ループ値との差が一つまたは複数の所定の条件を満たしていれば、「偽ロック」が宣言され、プロセッサ３５０はステップ５７５で偽ロックルーチンを実行する。たとえば、プロセッサ３５０は単に、信号３５３を介して位相積分器４３５に推定されたオフセット値をロードして、CTL３２０を閉ループ動作モードに設定してもよい。さらに、偽ロックは、プロセッサ３５０が、当技術分野において知られているようにその他の回路および／またはバッファを初期化、フラッシュまたはリセットすることを要求することもありうる。しかし、ステップ５７０で「偽ロック」が宣言されない場合には、「ロック」条件が存在しており、プロセッサ３５０はロックルーチンをステップ５８０で実行する。たとえば、プロセッサ３５０は単にCTL３２０を閉ループ動作モードに設定する。ステップ５７０に関し、CTL３２０が偽ロック状態にあるかどうかを判定するためにいかなる一つまたは複数の条件が用いられてもよい。たとえば、ステップ５７０においてプロセッサ３５０がステップ５５０で読み込まれた閉ループ位相積分器値を推定された開ループオフセット値と比較する。両方の値が同じ符号を有し、１桁以内の差であれば、CTL３２０はロックされていると、そうでなければ偽ロック状態にあると推定される。

本発明の概念のもう一つの例示的な実施形態が図９に示されている。この例示的な実施形態においては、受信機（図示せず）における使用のための集積回路（IC）６０５は搬送波再生ループ（CRL: carrier recovery loop）６２０およびバス６５１に結合された少なくとも一つのレジスタ６１０を含んでいる。例示的には、IC６０５は集積アナログ／デジタル・テレビジョン・デコーダである。しかし、IC６０５の本発明の概念に関係のある部分しか示していない。たとえば、アナログ‐デジタル変換器、フィルタ、デコーダなどは簡単のため図示していない。バス６５１は、プロセッサ６５０によって表される受信機の他の構成要素との間の通信を提供する。レジスタ６１０はIC６０５の一つまたは複数のレジスタを表す。ここで、各レジスタはビット６０９によって表されるような一つまたは複数のビットを有している。IC６０５のレジスタまたはその一部は読み出し専用でも、書き込み専用でも、読み書き用でもよい。本発明の原理によれば、CRL６２０は、上述した搬送波周波数オフセット推定の機能または動作モードを含んでおり、レジスタ６１０の少なくとも一つのビット、たとえばビット６０９は、この動作モードを有効にしたり無効にしたりするためにプロセッサ６５０などによって設定されることのできるプログラム可能ビットである。図８のコンテキストでは、IC６０５は、該IC６０５の入力ピンまたはリードを介して、処理するためのIF信号６０１を受け取る。この信号の派生信号６０２が上述したような搬送波再生のためにCRL６２０に加えられる。CRL６２０は信号６２１を与えるが、これは信号６０２の回転解除されたバージョンである。CRL６２０は内部バス６１１を介してレジスタ６１０に結合されている。この内部バス６１１は、CRL６２０にレジスタ６１０とのインターフェースをもたせる（たとえば前述した積分器およびカウンタの値を読むために）ためのIC６０５のその他の信号経路および／または構成要素を代表するもので、当技術分野において既知である。IC６０５は一つまたは複数の再生信号、たとえば信号６０６で表されるコンポジットビデオ信号を与える。図８には示していないが、上述したロールオーバーカウンタおよびシンボルカウンタの値（あるいはその等価物）もレジスタのうちの一つまたは複数を介して得ることができる。あるいはまた、IC６０５は、搬送波周波数オフセットの推定値を位相誤差信号の関数として決定するための上述した処理のすべてを含み、動作モードを単にビット６１０を介して有効にしたり無効にしたりしてもよい。しかし、本発明の概念はそれに限定されるものではなく、この動作モードのたとえばビット６１０を介した外部制御は必須ではない。

上記に鑑み、以上述べたことは単に本発明の原理を解説するものであって、当業者は数多くの代替的な構成を考案することができるであろうことは理解されるであろう。そうした代替的な構成は、ここで明示的に記されてはいないものの、本発明の原理を具現するものであり、本発明の精神および範囲内のものである。たとえば、別個の機能要素の前提で解説されてはいるが、これらの機能要素は一つまたは複数の集積回路（IC）上で具現されてもよい。同様に、別個の要素として示されているものの、諸要素のいずれかまたはすべてが、たとえば図７および図８に示されるステップの一つまたは複数に対応する付随するソフトウェアを実行する記憶プログラム制御のプロセッサ、たとえばデジタル信号プロセッサにおいて実装されてもよい。さらに、図４ではばらばらな要素として示されているが、そこの諸要素はそのいかなる組み合わせにおいて異なるユニットに分散されてもよい。たとえば、図４の受信機１５はテレビ、パソコンのビデオボードなどの一部であってもよい。また、PLLの位相誤差信号は例として平均されたが、その他の統計的関数が式（２）などに対応する修正をして使われてもよい。したがって、数多くの修正が例示的な実施形態に対してなし得るものであり、そうしたその他の構成が付属の請求項によって定義される本発明の精神および範囲から外れることなく考案されうることを理解しておくものとする。

従来技術の搬送波再生回路を示す図である。 従来技術の硬判定プロセスを、受信信号点および４つのシンボルをもつ配位図空間に関して示す図である。 位相検出器出力信号を示す図である。 本発明の原理を具現するケーブルシステムの一部の例示的な高レベルのブロック図を示す図である。 図４のケーブルシステムでの使用のための、本発明の原理を具現する受信機の一部を示す図である。 図５の受信機における使用のための、本発明の原理に基づく例示的な搬送波追跡ループを示す図である。 本発明の原理に基づく例示的なフローチャートを示す図である。 本発明の原理に基づく例示的なフローチャートを示す図である。 本発明の原理に基づくもう一つの例示的な実施形態を示す図である。

Claims (2)

1. 受信機において使用するための方法であって：
   閉ループ動作モードにされた位相ロックループ（PLL）を用いて受信信号を処理して閉ループ位相積分器値を決定するステップと、
   開ループ動作モードにされた前記PLLを用いて受信信号を処理するステップであって、前記処理するステップが：
   前記PLLの位相誤差信号についてのロールオーバー計数値を決定し、前記ロールオーバー計数値は前記PLLの位相誤差信号が最大の正の値から最大の負の値に、また最大の負の値から最大の正の値にロールオーバーする回数であり、
   前記ロールオーバー計数を決定する間に受信されたシンボルの数である受信信号のシンボル計数値を決定し、
   決定されたロールオーバー計数値と決定されたシンボル計数値とから搬送波周波数オフセットの推定値を生成するステップによって特徴付けられる、ステップと、
   前記搬送波周波数オフセットの推定値と前記閉ループ位相積分器値との比較の関数として偽ロック状態を検出する、
   ことを含むことを特徴とする方法。
2. 前記PLLを搬送波周波数オフセットの推定値を用いて更新するステップをさらに含むことを特徴とする、請求項１記載の方法。

Images