JP3185725B2 - 搬送波再生回路 - Google Patents
搬送波再生回路Info
- Publication number
- JP3185725B2 JP3185725B2 JP26258197A JP26258197A JP3185725B2 JP 3185725 B2 JP3185725 B2 JP 3185725B2 JP 26258197 A JP26258197 A JP 26258197A JP 26258197 A JP26258197 A JP 26258197A JP 3185725 B2 JP3185725 B2 JP 3185725B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- frequency
- circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は多値ＰＳＫ変調方式
に用いられるＡＦＣ機能つき搬送波再生回路に関する。
に用いられるＡＦＣ機能つき搬送波再生回路に関する。
【０００２】
【従来の技術】デジタル無線方式においては、従来より
復調器において搬送波再生回路が用いられていた。そし
て、無線周波数の変動を補償するためにＡＦＣ機能を有
した搬送波再生回路が通常使用されていた。このような
従来のＡＦＣ機能付き搬送波再生回路としては、例え
ば、特開昭６３−２１７７５３号公報に記載された回路
が知られている。
復調器において搬送波再生回路が用いられていた。そし
て、無線周波数の変動を補償するためにＡＦＣ機能を有
した搬送波再生回路が通常使用されていた。このような
従来のＡＦＣ機能付き搬送波再生回路としては、例え
ば、特開昭６３−２１７７５３号公報に記載された回路
が知られている。
【０００３】図５に搬送波再生回路を含む復調装置のブ
ロック図を示す。図５において、信号入力端子０から入
力されたＰＳＫ変調波は掛算器２，３に供給される。掛
算器２に入力された変調波はデジタル制御局部発振器１
３から入力された再生搬送波と掛算器２において掛合わ
される。また掛算器３に入力された変調波はデジタル制
御局部発振器１３から出力され９０°移相器１を通り９
０°の位相差を与えられた再生搬送波と掛合わされる。
そして、掛算器２，３の各出力信号は、それぞれ低減フ
ィルタ４，５を通り、それぞれ復調ベースバンド信号に
なる。この復調ベースバンド信号はアナログ／デジタル
変換器６，７によってデジタル信号に変換される。
ロック図を示す。図５において、信号入力端子０から入
力されたＰＳＫ変調波は掛算器２，３に供給される。掛
算器２に入力された変調波はデジタル制御局部発振器１
３から入力された再生搬送波と掛算器２において掛合わ
される。また掛算器３に入力された変調波はデジタル制
御局部発振器１３から出力され９０°移相器１を通り９
０°の位相差を与えられた再生搬送波と掛合わされる。
そして、掛算器２，３の各出力信号は、それぞれ低減フ
ィルタ４，５を通り、それぞれ復調ベースバンド信号に
なる。この復調ベースバンド信号はアナログ／デジタル
変換器６，７によってデジタル信号に変換される。
【０００４】また、復調ベースバンド信号はクロック再
生回路１８に入力され、変調波に同期した復調クロック
が出力される。このクロック再生回路１８の出力がアナ
ログ−デジタル変換器６，７のサンプリングクロック信
号となる。
生回路１８に入力され、変調波に同期した復調クロック
が出力される。このクロック再生回路１８の出力がアナ
ログ−デジタル変換器６，７のサンプリングクロック信
号となる。
【０００５】アナログ／デジタル変換器６，７の出力は
いずれも象限判定回路９およびｔａｎ-1θ回路８に入力
される。
いずれも象限判定回路９およびｔａｎ-1θ回路８に入力
される。
【０００６】象限判定回路９はアナログ／デジタル変換
器６，７の出力のＭＳＢよりＰＳＫ変調波の位相θの象
限情報を判別し、ｔａｎ-1θ回路８は復調ベースバンド
信号からアークタンジェントを計算し、ＰＳＫ変調波の
位相θを象限情報を除く０°〜９０°の範囲で判別す
る。
器６，７の出力のＭＳＢよりＰＳＫ変調波の位相θの象
限情報を判別し、ｔａｎ-1θ回路８は復調ベースバンド
信号からアークタンジェントを計算し、ＰＳＫ変調波の
位相θを象限情報を除く０°〜９０°の範囲で判別す
る。
【０００７】デコード回路１０は象限判定回路９の出力
およびｔａｎ-1θ回路８の出力を入力とし、両入力より
θを求め、これを判別してデジタル復調信号として出力
する。
およびｔａｎ-1θ回路８の出力を入力とし、両入力より
θを求め、これを判別してデジタル復調信号として出力
する。
【０００８】一方キャリア再生用ＰＬＬフィードバック
回路１１はｔａｎ-1θ回路８の出力を入力とし、θの正
規信号点角度からのずれを読みとり、これを平滑化して
キャリア位相同期用制御信号を出力する。キャリア再生
用ＰＬＬフィードバック回路１１の出力は加算器１２を
通ってデジタル制御局部発振器１３に入力され、再生キ
ャリアの位相同期ＰＬＬループを形成する。
回路１１はｔａｎ-1θ回路８の出力を入力とし、θの正
規信号点角度からのずれを読みとり、これを平滑化して
キャリア位相同期用制御信号を出力する。キャリア再生
用ＰＬＬフィードバック回路１１の出力は加算器１２を
通ってデジタル制御局部発振器１３に入力され、再生キ
ャリアの位相同期ＰＬＬループを形成する。
【０００９】一方デジタル遅延検波回路１５は、現在の
入力信号の位相誤差量と一シンボル前の入力信号の位相
誤差量の差分を計算し、周波数誤差情報として出力す
る。
入力信号の位相誤差量と一シンボル前の入力信号の位相
誤差量の差分を計算し、周波数誤差情報として出力す
る。
【００１０】デジタル遅延検波回路１５の出力はＮサン
プル積分回路１６および１／Ｎ回路１７により平滑化さ
れＡＦＣ制御信号として加算器１２を通りデジタル制御
局部発振器１３に入力され、周波数誤差が補正される。
プル積分回路１６および１／Ｎ回路１７により平滑化さ
れＡＦＣ制御信号として加算器１２を通りデジタル制御
局部発振器１３に入力され、周波数誤差が補正される。
【００１１】同期確立検出回路１４はデコード回路１０
の出力データより基準パターンを検出することにより同
期が確立したことを検出し、検出結果をキャリア再生用
ＰＬＬフィードバック回路１１およびＮサンプル積分回
路１６に出力し、同期確立時にはキャリア再生用ＰＬＬ
フィードバック回路１１をオン、Ｎサンプル積分回路１
６をホールドとし、非同期時にはキャリア再生用ＰＬＬ
フィードバック回路１１をオフ、Ｎサンプル積分回路１
６をオンに切り替えることによりＡＦＣ動作とＰＬＬ動
作の切替を行う。
の出力データより基準パターンを検出することにより同
期が確立したことを検出し、検出結果をキャリア再生用
ＰＬＬフィードバック回路１１およびＮサンプル積分回
路１６に出力し、同期確立時にはキャリア再生用ＰＬＬ
フィードバック回路１１をオン、Ｎサンプル積分回路１
６をホールドとし、非同期時にはキャリア再生用ＰＬＬ
フィードバック回路１１をオフ、Ｎサンプル積分回路１
６をオンに切り替えることによりＡＦＣ動作とＰＬＬ動
作の切替を行う。
【００１２】以上説明した従来のＡＦＣ機能付き搬送波
再生回路における補正可能な周波数誤差の最大値は、一
シンボル間に発生する周波数誤差による位相ずれが各シ
ンボルの間隔の半分を越えない範囲であるためＮ相ＰＳ
Ｋの場合はシンボルレートをｆｓ［ｓｙｍｂｏｌ／ｓｅ
ｃ］とすると ±ｆｓ／（２Ｎ）［Ｈｚ］ …（１） となる。
再生回路における補正可能な周波数誤差の最大値は、一
シンボル間に発生する周波数誤差による位相ずれが各シ
ンボルの間隔の半分を越えない範囲であるためＮ相ＰＳ
Ｋの場合はシンボルレートをｆｓ［ｓｙｍｂｏｌ／ｓｅ
ｃ］とすると ±ｆｓ／（２Ｎ）［Ｈｚ］ …（１） となる。
【００１３】
【発明が解決しようとする課題】上述した従来のＡＦＣ
機能付き搬送波再生回路は、変調方式が多値になると補
正可能な周波数誤差の最大値が減少する問題を有してい
る。その理由は（１）式で示したように周波数誤差情報
を正規の信号点からの位相ずれ情報から得ているために
補正可能な周波数誤差の最大値が、一シンボル間に発生
する周波数誤差による位相ずれが各シンボルの間隔の半
分を越えない範囲であるため、Ｎが大きくなると補正可
能な周波数誤差の最大値が小さくなるからである。
機能付き搬送波再生回路は、変調方式が多値になると補
正可能な周波数誤差の最大値が減少する問題を有してい
る。その理由は（１）式で示したように周波数誤差情報
を正規の信号点からの位相ずれ情報から得ているために
補正可能な周波数誤差の最大値が、一シンボル間に発生
する周波数誤差による位相ずれが各シンボルの間隔の半
分を越えない範囲であるため、Ｎが大きくなると補正可
能な周波数誤差の最大値が小さくなるからである。
【００１４】以上説明したように本発明は高多値ＰＳＫ
変調方式に対しても効果的なＡＦＣ機能を維持できる、
ＡＦＣ機能付き搬送波再生回路を提供することを目的と
する。
変調方式に対しても効果的なＡＦＣ機能を維持できる、
ＡＦＣ機能付き搬送波再生回路を提供することを目的と
する。
【００１５】
【課題を解決するための手段】上記課題を解決するため
本発明の搬送波再生回路は、デジタル変調された入力信
号を同期検波する復調手段と前記入力信号の周波数オフ
セットを補償するＡＦＣ手段を有する搬送波再生回路に
おいて、前記ＡＦＣ手段は、前記入力信号、前記同期検
波の出力信号を１シンボル時間遅延した第１の遅延信号
と、前記出力信号を１シンボル時間以内で遅延した第２
の遅延信号位相平面上の位置情報をそれぞれ（Ｉ0 ，Ｑ
0 ），（Ｉ1/N ，Ｑ1/N ），（Ｉ1 ，Ｑ1 ）（但し、Ｎ
は２以上の整数）とすると、 Ｓ＝｛Ｉ1/N −Ｋ（Ｉ0 ＋Ｉ1 ）｝（Ｑ0 −Ｑ1 ）＋
｛Ｑ1/N −Ｋ（Ｑ0 ＋Ｑ1）｝（Ｉ1 −Ｉ0 ）（但し、
Ｋはフィルタ系のインパルス応答のＴ／Ｎの値、Ｔはシ
ンボル周波数）を演算してその符号が正の場合に前記周
波数オフセットが負となり、前記符号が負の場合に前記
周波数オフセットが正となることにより検出する 検出手
段を具備することを特徴とする
本発明の搬送波再生回路は、デジタル変調された入力信
号を同期検波する復調手段と前記入力信号の周波数オフ
セットを補償するＡＦＣ手段を有する搬送波再生回路に
おいて、前記ＡＦＣ手段は、前記入力信号、前記同期検
波の出力信号を１シンボル時間遅延した第１の遅延信号
と、前記出力信号を１シンボル時間以内で遅延した第２
の遅延信号位相平面上の位置情報をそれぞれ（Ｉ0 ，Ｑ
0 ），（Ｉ1/N ，Ｑ1/N ），（Ｉ1 ，Ｑ1 ）（但し、Ｎ
は２以上の整数）とすると、 Ｓ＝｛Ｉ1/N −Ｋ（Ｉ0 ＋Ｉ1 ）｝（Ｑ0 −Ｑ1 ）＋
｛Ｑ1/N −Ｋ（Ｑ0 ＋Ｑ1）｝（Ｉ1 −Ｉ0 ）（但し、
Ｋはフィルタ系のインパルス応答のＴ／Ｎの値、Ｔはシ
ンボル周波数）を演算してその符号が正の場合に前記周
波数オフセットが負となり、前記符号が負の場合に前記
周波数オフセットが正となることにより検出する 検出手
段を具備することを特徴とする
【００１６】
【００１７】
【００１８】
【００１９】
【発明の実施の形態】次に、本発明のＡＦＣ付き搬送波
再生回路の実施の形態について図面を参照して詳細に説
明する。図１は、本発明のＡＦＣ付き搬送波再生回路を
含む復調装置のブロック図を示す。図１において、９０
°移相器１、掛算器２，３、低域フィルタ４，５、アナ
ログ−デジタル変換器６，７、ｔａｎ-1θ回路８、象限
判定回路９、デコード回路１０、キャリア再生用ＰＬＬ
フィードバック回路１１、加算器１２、デジタル制御局
部発振器１３、同期確立検出回路１４、Ｎサンプル積分
回路１６、１／Ｎ回路１７、ＣＬＫ再生回路１８は前述
した図５の構成と同一である。従って、ここでは、詳細
な説明は省略する。
再生回路の実施の形態について図面を参照して詳細に説
明する。図１は、本発明のＡＦＣ付き搬送波再生回路を
含む復調装置のブロック図を示す。図１において、９０
°移相器１、掛算器２，３、低域フィルタ４，５、アナ
ログ−デジタル変換器６，７、ｔａｎ-1θ回路８、象限
判定回路９、デコード回路１０、キャリア再生用ＰＬＬ
フィードバック回路１１、加算器１２、デジタル制御局
部発振器１３、同期確立検出回路１４、Ｎサンプル積分
回路１６、１／Ｎ回路１７、ＣＬＫ再生回路１８は前述
した図５の構成と同一である。従って、ここでは、詳細
な説明は省略する。
【００２０】本発明では、上記構成に加えアナログ−デ
ジタル変換器６，７の出力を入力とし、周波数誤差を検
出しＮサンプル積分回路１６に出力する周波数誤差検出
回路１９と、ＣＬＫ再生回路１８の出力を入力とし再生
クロックの２倍の周波数をアナログ−デジタル変換器
６，７にサンプリングクロックとして出力する２逓倍回
路２０とを有する。
ジタル変換器６，７の出力を入力とし、周波数誤差を検
出しＮサンプル積分回路１６に出力する周波数誤差検出
回路１９と、ＣＬＫ再生回路１８の出力を入力とし再生
クロックの２倍の周波数をアナログ−デジタル変換器
６，７にサンプリングクロックとして出力する２逓倍回
路２０とを有する。
【００２１】次に周波数誤差検出回路１９の詳細な構成
について説明する。図２は本発明の実施の形態における
周波数誤差検出回路１９のブロック図である。図２にお
いて周波数誤差検出回路１９は第１の遅延回路２１、第
２の遅延回路２２、演算器２３より構成される。
について説明する。図２は本発明の実施の形態における
周波数誤差検出回路１９のブロック図である。図２にお
いて周波数誤差検出回路１９は第１の遅延回路２１、第
２の遅延回路２２、演算器２３より構成される。
【００２２】第１の遅延回路２１はフリップフロップに
より構成される遅延回路でありアナログ−デジタル変換
器６，７の出力Ｉ1 ，Ｑ1 を１／２シンボル時間遅延さ
せＩ1/2 ，Ｑ1/2 として出力し、第２の遅延回路は第１
の遅延回路と同様フリップフロップにより構成され、第
１の遅延回路の出力をさらに１／２シンボル時間遅延さ
せてＩ0 ，Ｑ0 として出力する。
より構成される遅延回路でありアナログ−デジタル変換
器６，７の出力Ｉ1 ，Ｑ1 を１／２シンボル時間遅延さ
せＩ1/2 ，Ｑ1/2 として出力し、第２の遅延回路は第１
の遅延回路と同様フリップフロップにより構成され、第
１の遅延回路の出力をさらに１／２シンボル時間遅延さ
せてＩ0 ，Ｑ0 として出力する。
【００２３】これらデータＩ0 ，Ｑ0 ，Ｉ1/2 ，
Ｑ1/2 ，Ｉ1 ，Ｑ1 は、全て演算器２３に入力する。演
算器２３は１サンプリング間隔ごとにＩ0 ，Ｑ0 ，
Ｉ1 ，Ｑ1 とＩ1/2 ，Ｑ1/2 より次式の演算を行い、そ
の結果得られたＳの値の正負の符号を出力して、周波数
誤差情報に用いている。
Ｑ1/2 ，Ｉ1 ，Ｑ1 は、全て演算器２３に入力する。演
算器２３は１サンプリング間隔ごとにＩ0 ，Ｑ0 ，
Ｉ1 ，Ｑ1 とＩ1/2 ，Ｑ1/2 より次式の演算を行い、そ
の結果得られたＳの値の正負の符号を出力して、周波数
誤差情報に用いている。
【００２４】 Ｓ＝｛Ｉ1/2 −Ｋ（Ｉ0 ＋Ｉ1 ）｝（Ｑ0 −Ｑ1 ）＋｛Ｑ1/2 −Ｋ（Ｑ0 ＋Ｑ1 ）｝（Ｉ1 −Ｉ0 ） …（２ ） 次に図１に示した復調装置の動作を説明する。
【００２５】図１において、信号入力端子０から入力さ
れたＰＳＫ変調波は掛算器２，３に供給される。掛算器
２に入力された変調波はデジタル制御局部発振器１３か
ら入力された再生搬送波と掛算器２において掛合わされ
る。また掛算器３に入力された変調波はデジタル制御局
部発振器１３から出力され９０°移相器１を通り９０°
の位相差を与えられた再生搬送波と掛合わされる。そし
て、掛算器２，３の各出力信号は、それぞれ低減フィル
タ４，５を通り、それぞれ復調ベースバンド信号にな
る。この復調ベースバンド信号はアナログ／デジタル変
換器６，７によってデジタル信号に変換される。
れたＰＳＫ変調波は掛算器２，３に供給される。掛算器
２に入力された変調波はデジタル制御局部発振器１３か
ら入力された再生搬送波と掛算器２において掛合わされ
る。また掛算器３に入力された変調波はデジタル制御局
部発振器１３から出力され９０°移相器１を通り９０°
の位相差を与えられた再生搬送波と掛合わされる。そし
て、掛算器２，３の各出力信号は、それぞれ低減フィル
タ４，５を通り、それぞれ復調ベースバンド信号にな
る。この復調ベースバンド信号はアナログ／デジタル変
換器６，７によってデジタル信号に変換される。
【００２６】また、復調ベースバンド信号はクロック再
生回路１８に入力され、変調波に同期した復調クロック
が出力される。このクロック再生回路１８の出力は、２
逓倍回路２０を通ってアナログ−デジタル変換器６，７
のサンプリングクロック信号となる。サンプリング動作
について以下に説明する。クロック再生回路１８の出力
であるシンボル速度クロック（ｆｓ）は２逓倍回路２０
により２ｆｓクロックに変換される。アナログ−デジタ
ル変換器６，７はこの２ｆｓクロックでサンプリングさ
れるため、サンプリング点はｔａｎ-1θ回路８、象限判
定回路９で使用されるシンボルタイミングとシンボルと
シンボルの中間のタイミングになる。
生回路１８に入力され、変調波に同期した復調クロック
が出力される。このクロック再生回路１８の出力は、２
逓倍回路２０を通ってアナログ−デジタル変換器６，７
のサンプリングクロック信号となる。サンプリング動作
について以下に説明する。クロック再生回路１８の出力
であるシンボル速度クロック（ｆｓ）は２逓倍回路２０
により２ｆｓクロックに変換される。アナログ−デジタ
ル変換器６，７はこの２ｆｓクロックでサンプリングさ
れるため、サンプリング点はｔａｎ-1θ回路８、象限判
定回路９で使用されるシンボルタイミングとシンボルと
シンボルの中間のタイミングになる。
【００２７】アナログ／デジタル変換器６，７の出力は
いずれも象限判定回路９及びｔａｎ-1θ回路８に入力さ
れる。
いずれも象限判定回路９及びｔａｎ-1θ回路８に入力さ
れる。
【００２８】象限判定回路９はアナログ／デジタル変換
器６，７の出力のＭＳＢよりＰＳＫ変調波の位相θの象
限情報を判別し、ｔａｎ-1θ回路８は復調ベースバンド
信号からアークタンジェントを計算し、ＰＳＫ変調波の
位相θを象限情報を除く０°〜９０°の範囲で判別す
る。
器６，７の出力のＭＳＢよりＰＳＫ変調波の位相θの象
限情報を判別し、ｔａｎ-1θ回路８は復調ベースバンド
信号からアークタンジェントを計算し、ＰＳＫ変調波の
位相θを象限情報を除く０°〜９０°の範囲で判別す
る。
【００２９】デコード回路１０は象限判定回路９の出力
およびｔａｎ-1θ回路８の出力を入力とし、両入力より
θを求め、これを判別してデジタル復調信号として出力
する。
およびｔａｎ-1θ回路８の出力を入力とし、両入力より
θを求め、これを判別してデジタル復調信号として出力
する。
【００３０】一方キャリア再生用ＰＬＬフィードバック
回路１１はｔａｎ-1θ回路８の出力を入力とし、θの正
規信号点角度からのずれを読みとり、これを平滑化して
キャリア位相同期用制御信号を出力する。キャリア再生
用ＰＬＬフィードバック回路１１の出力は加算器１２を
通ってデジタル制御局部発振器１３に入力され、再生キ
ャリアの位相同期ＰＬＬループを形成する。
回路１１はｔａｎ-1θ回路８の出力を入力とし、θの正
規信号点角度からのずれを読みとり、これを平滑化して
キャリア位相同期用制御信号を出力する。キャリア再生
用ＰＬＬフィードバック回路１１の出力は加算器１２を
通ってデジタル制御局部発振器１３に入力され、再生キ
ャリアの位相同期ＰＬＬループを形成する。
【００３１】周波数誤差検出回路１９は、Ａ／Ｄ変換器
６，７の出力を入力して、周波数誤差情報として出力す
る。
６，７の出力を入力して、周波数誤差情報として出力す
る。
【００３２】周波数誤差検出回路１９の出力はＮサンプ
ル積分回路１６および１／Ｎ回路１７により平滑化され
ＡＦＣ制御信号として加算器１２を通りデジタル制御局
部発振器１３に入力され、周波数誤差が補正される。
ル積分回路１６および１／Ｎ回路１７により平滑化され
ＡＦＣ制御信号として加算器１２を通りデジタル制御局
部発振器１３に入力され、周波数誤差が補正される。
【００３３】同期確立検出回路１４はデコード回路１０
の出力データより基準パターンを検出することにより同
期が確立したことを検出し、検出結果をＮサンプル積分
回路１６に出力する。
の出力データより基準パターンを検出することにより同
期が確立したことを検出し、検出結果をＮサンプル積分
回路１６に出力する。
【００３４】次に周波数誤差検出回路１９の動作につい
て図２を用いて詳細に説明する。図２の構成によれば、
入力Ｉ1 ，Ｑ1 、第１の遅延回路２１の出力Ｉ1/2 ，Ｑ
1/2、第２の遅延回路２２の出力Ｉ0 ，Ｑ0 はそれぞれ
現在の信号点位置、Ｔ／２（Ｔはシンボル周期）前の信
号点位置、Ｔ前の信号点位置を示している。
て図２を用いて詳細に説明する。図２の構成によれば、
入力Ｉ1 ，Ｑ1 、第１の遅延回路２１の出力Ｉ1/2 ，Ｑ
1/2、第２の遅延回路２２の出力Ｉ0 ，Ｑ0 はそれぞれ
現在の信号点位置、Ｔ／２（Ｔはシンボル周期）前の信
号点位置、Ｔ前の信号点位置を示している。
【００３５】ここで各信号点の復調軌跡について図３を
参照して説明する。図３は多値ＰＳＫ信号点配置で簡単
化するためＱＰＳＫの信号点配置を示したものである。
本図において時刻０での信号点ｐ0 から、１シンボル周
期後の時刻Ｔにおける信号点ｐ1 までの軌跡を示したも
のである。なお、信号点Ｐ0 〜Ｐ3 は、ＱＰＳＫの周波
数オフセットを受けない場合の信号点配置を示してい
る。このとき時刻Ｔ／２における信号の位置をｐ1/2 で
表す。ここでｐ0 ，ｐ1 とｐ1/2 の関係は前後の信号点
からの影響を無視すれば、それぞれの点の位置ベクトル
Ｐ0 ，Ｐ1 ，Ｐ1/2 を用いて、以下のように表される。
参照して説明する。図３は多値ＰＳＫ信号点配置で簡単
化するためＱＰＳＫの信号点配置を示したものである。
本図において時刻０での信号点ｐ0 から、１シンボル周
期後の時刻Ｔにおける信号点ｐ1 までの軌跡を示したも
のである。なお、信号点Ｐ0 〜Ｐ3 は、ＱＰＳＫの周波
数オフセットを受けない場合の信号点配置を示してい
る。このとき時刻Ｔ／２における信号の位置をｐ1/2 で
表す。ここでｐ0 ，ｐ1 とｐ1/2 の関係は前後の信号点
からの影響を無視すれば、それぞれの点の位置ベクトル
Ｐ0 ，Ｐ1 ，Ｐ1/2 を用いて、以下のように表される。
【００３６】 Ｐ1/2 ＝Ｋ（Ｐ0 ＋Ｐ1 ） …（３） ここで、Ｋは送受信機のもつフィルタ系のインパルス応
答の時刻Ｔ／２における値である。
答の時刻Ｔ／２における値である。
【００３７】次に、再生搬送波の周波数が変調波の搬送
周波数に対して、規定周波数よりも周波数オフセットｆ
d だけ高い周波数ずれを持った場合を考える。このとき
ｐ0から移動を始めた信号は、周波数オフセットｆd の
ずれにより時刻Ｔにおいてｐ1 から位相中心に対して角
度θだけ反時計方向に回転したｐ1 ′の位置に移動す
る。図３ではこの信号点Ｐ1 ′を●で示している。ここ
でθとｆd の関係は以下の式で表される。
周波数に対して、規定周波数よりも周波数オフセットｆ
d だけ高い周波数ずれを持った場合を考える。このとき
ｐ0から移動を始めた信号は、周波数オフセットｆd の
ずれにより時刻Ｔにおいてｐ1 から位相中心に対して角
度θだけ反時計方向に回転したｐ1 ′の位置に移動す
る。図３ではこの信号点Ｐ1 ′を●で示している。ここ
でθとｆd の関係は以下の式で表される。
【００３８】 θ＝ｆd ×Ｔ …（４） 同様に時刻Ｔ／２における信号の位置はｐ1/2 からθ／
２だけ回転したｐ1/2′に移動する。本図から分かるよ
うに入力信号周波数が周波数オフセットにより規定搬送
周波数より高い場合（周波数オフセットが正と称する）
には信号点の軌跡は、Ｐ1 からＰ1 ′に対し軌跡３１、
Ｐ1/2 からＰ1/2 ′に対し軌跡３２のごとく反時計方向
に回転する。また、逆に周波数オフセットにより規定周
波数よりも低い場合（周波数オフセットが負と称する）
には、信号点の軌跡は時計方向に回転する。この場合信
号点ｐ1/2 ′の位置は信号点Ｐ0 からＰ1 ′を見たベク
トルＰ0 Ｐ1 ′に対して周波数オフセットが正の場合は
右側に位置し、逆に周波数オフセットが負の場合は左側
に位置する。
２だけ回転したｐ1/2′に移動する。本図から分かるよ
うに入力信号周波数が周波数オフセットにより規定搬送
周波数より高い場合（周波数オフセットが正と称する）
には信号点の軌跡は、Ｐ1 からＰ1 ′に対し軌跡３１、
Ｐ1/2 からＰ1/2 ′に対し軌跡３２のごとく反時計方向
に回転する。また、逆に周波数オフセットにより規定周
波数よりも低い場合（周波数オフセットが負と称する）
には、信号点の軌跡は時計方向に回転する。この場合信
号点ｐ1/2 ′の位置は信号点Ｐ0 からＰ1 ′を見たベク
トルＰ0 Ｐ1 ′に対して周波数オフセットが正の場合は
右側に位置し、逆に周波数オフセットが負の場合は左側
に位置する。
【００３９】以上説明したように、信号点Ｐ1/2 ′が、
ベクトルＰ0 Ｐ1 ′に対して右側にあるのか、左側にあ
るのかによって、周波数オフセットが規定周波数より高
いか低いかが判別できる。
ベクトルＰ0 Ｐ1 ′に対して右側にあるのか、左側にあ
るのかによって、周波数オフセットが規定周波数より高
いか低いかが判別できる。
【００４０】この関係を計算式を用いて表現すると以下
のようになる。いま周波数ずれがないと仮定してｐ0 と
ｐ1 ′から計算した時刻Ｔ／２における信号の位置をｐ
1/2″とする。信号点Ｐ0 からＰ1 ′へのベクトルＰ0
Ｐ1 ′をＡとし、ｐ1/2 ″からｐ1/2 ′へのベクトルＰ
1/2 ″Ｐ1/2 ′をＢとすると、以下の外積ベクトルを計
算する。
のようになる。いま周波数ずれがないと仮定してｐ0 と
ｐ1 ′から計算した時刻Ｔ／２における信号の位置をｐ
1/2″とする。信号点Ｐ0 からＰ1 ′へのベクトルＰ0
Ｐ1 ′をＡとし、ｐ1/2 ″からｐ1/2 ′へのベクトルＰ
1/2 ″Ｐ1/2 ′をＢとすると、以下の外積ベクトルを計
算する。
【００４１】 Ａ×Ｂ …（５） ここで、ｐ0 ，ｐ1 ′，ｐ1/2 ′，ｐ1/2 ″の位置ベク
トルをＰ0 ＝（ｉ0 ，ｑ0 ）、Ｐ1 ′＝（ｉ1 ′，
ｑ1′ ）、Ｐ1/2 ′＝（ｉ1/2 ′，ｑ1/2 ′）、
Ｐ1/2 ″＝（ｉ1/2 ″，ｑ1/2 ″）とすると Ａ×Ｂ＝（ｉ1 ′−ｉ0 ）（ｑ1/2 ′−ｑ1/2 ″）−（ｑ1 ′−ｑ0 ）（ｉ1/ 2 ′−ｉ1/2 ″） …（６ ） となる。ベクトル積Ａ×Ｂの向きは周知のごとくＡ，Ｂ
のなす角αで交わるとき右ねじの進む向きとなる。従っ
て、 Ａ×Ｂ＝Ｓ …（７） で表わすと、Ｓの値が負の場合には、ベクトルＡに対し
てＢが右側に、Ｓの値が正の場合にはベクトルＡに対し
てＢが左側にあることが分かる。この結果、Ｓ＜０にお
いて、Ｐ1/2 ′がベクトルＰ0 Ｐ1 ′に対し右側、Ｓ＞
０においてベクトルＰ0 Ｐ1 ′に対し左側に存在するこ
とが判別できる。
トルをＰ0 ＝（ｉ0 ，ｑ0 ）、Ｐ1 ′＝（ｉ1 ′，
ｑ1′ ）、Ｐ1/2 ′＝（ｉ1/2 ′，ｑ1/2 ′）、
Ｐ1/2 ″＝（ｉ1/2 ″，ｑ1/2 ″）とすると Ａ×Ｂ＝（ｉ1 ′−ｉ0 ）（ｑ1/2 ′−ｑ1/2 ″）−（ｑ1 ′−ｑ0 ）（ｉ1/ 2 ′−ｉ1/2 ″） …（６ ） となる。ベクトル積Ａ×Ｂの向きは周知のごとくＡ，Ｂ
のなす角αで交わるとき右ねじの進む向きとなる。従っ
て、 Ａ×Ｂ＝Ｓ …（７） で表わすと、Ｓの値が負の場合には、ベクトルＡに対し
てＢが右側に、Ｓの値が正の場合にはベクトルＡに対し
てＢが左側にあることが分かる。この結果、Ｓ＜０にお
いて、Ｐ1/2 ′がベクトルＰ0 Ｐ1 ′に対し右側、Ｓ＞
０においてベクトルＰ0 Ｐ1 ′に対し左側に存在するこ
とが判別できる。
【００４２】次に、信号点Ｐ1/2 ″は、Ｐ1/2 で示した
（２）式と同様に Ｐ1/2 ″＝Ｋ（Ｐ0 ＋Ｐ1 ′） …（８） であるので（６）式は以下に変形される。
（２）式と同様に Ｐ1/2 ″＝Ｋ（Ｐ0 ＋Ｐ1 ′） …（８） であるので（６）式は以下に変形される。
【００４３】 Ｓ＝｛ｉ1/2 ′−Ｋ（ｉ0 ＋ｉ1 ′）｝（ｑ0 −ｑ1 ′） ＋｛ｑ1/2 ′−Ｋ（ｑ0 ＋ｑ1 ′）｝（ｉ1 ′−ｉ0 ） …（９） ここでＩ0 ，Ｑ0 はｉ0 ，ｑ0 に、Ｉ1 ，Ｑ1 は
ｉ1 ′，ｑ1 ′に、Ｉ1/2 ，Ｑ1/2 はｉ1/2 ′，
ｑ1/2 ′にそれぞれ相当する信号であることは明らかで
あるので（９）式はそれぞれ記号を置き換えることによ
り前述した（２）式が得られる。
ｉ1 ′，ｑ1 ′に、Ｉ1/2 ，Ｑ1/2 はｉ1/2 ′，
ｑ1/2 ′にそれぞれ相当する信号であることは明らかで
あるので（９）式はそれぞれ記号を置き換えることによ
り前述した（２）式が得られる。
【００４４】この結果、周波数誤差検出回路１９の出力
は、周波数オフセットが負の場合Ｓ＞０、周波数オフセ
ットが正の場合Ｓ＜０となる。
は、周波数オフセットが負の場合Ｓ＞０、周波数オフセ
ットが正の場合Ｓ＜０となる。
【００４５】周波数誤差検出回路１９の出力結果はＮサ
ンプル積分回路１６および１／Ｎ回路１７によりＮ回平
均を取られた後ＡＦＣ信号として加算器１２を通りデジ
タル制御局部発振器１３に入力されキャリア周波数誤差
が補正される。
ンプル積分回路１６および１／Ｎ回路１７によりＮ回平
均を取られた後ＡＦＣ信号として加算器１２を通りデジ
タル制御局部発振器１３に入力されキャリア周波数誤差
が補正される。
【００４６】以上、説明した本発明の実施の形態におけ
る周波数誤差検出回路１９では、簡単化するためＱＰＳ
Ｋについて説明したが、本発明の周波数オフセットの符
号検出手段は、例えば多相ＰＳＫや多値ＱＡＭ変調信号
に対しても同様に適用できる。
る周波数誤差検出回路１９では、簡単化するためＱＰＳ
Ｋについて説明したが、本発明の周波数オフセットの符
号検出手段は、例えば多相ＰＳＫや多値ＱＡＭ変調信号
に対しても同様に適用できる。
【００４７】また、上記周波数誤差検出回路１９は、第
１の遅延回路２１で入力信号のＴ／２遅延された信号、
第２の遅延回路２２で入力信号のＴ遅延された信号を生
成し、周波数オフセットを求める方法について説明し
た。
１の遅延回路２１で入力信号のＴ／２遅延された信号、
第２の遅延回路２２で入力信号のＴ遅延された信号を生
成し、周波数オフセットを求める方法について説明し
た。
【００４８】しかし、第１の遅延回路２１については、
Ｔ／２遅延に限られなく、例えばＴ／Ｎ（Ｎは、２以上
の整数）としてもよい。
Ｔ／２遅延に限られなく、例えばＴ／Ｎ（Ｎは、２以上
の整数）としてもよい。
【００４９】この場合に信号Ｉ1 ，Ｑ1 を第１の遅延回
路で１／Ｎシンボル時間遅延した信号をＩ1/N ，Ｑ1/N
とし、第２の遅延回路で１シンボル時間遅延した信号を
Ｉ0，Ｑ0 とすると、（２）式は、 Ｓ＝｛Ｉ1/N −Ｋ′（Ｉ0 ＋Ｉ1 ）｝（Ｑ0 −Ｑ1 ）＋｛Ｑ1/N −Ｋ′（Ｑ0 ＋Ｑ1 ）｝×（Ｉ1 −Ｑ0 ） …（１ ０） で与えられる。但し、Ｋ′はフィルタ系インパルス応答
のＴ／Ｎの値である。
路で１／Ｎシンボル時間遅延した信号をＩ1/N ，Ｑ1/N
とし、第２の遅延回路で１シンボル時間遅延した信号を
Ｉ0，Ｑ0 とすると、（２）式は、 Ｓ＝｛Ｉ1/N −Ｋ′（Ｉ0 ＋Ｉ1 ）｝（Ｑ0 −Ｑ1 ）＋｛Ｑ1/N −Ｋ′（Ｑ0 ＋Ｑ1 ）｝×（Ｉ1 −Ｑ0 ） …（１ ０） で与えられる。但し、Ｋ′はフィルタ系インパルス応答
のＴ／Ｎの値である。
【００５０】上記１／Ｎシンボル遅延する場合の周波数
誤差検出回路１９の構成としては、例えば図４に示され
るようなブロック図の構成が用いられる。
誤差検出回路１９の構成としては、例えば図４に示され
るようなブロック図の構成が用いられる。
【００５１】すなわち、１／Ｎシンボル時間遅延する遅
延回路４１をＮ個直列に接続し、入力信号Ｉ1 ，Ｑ1 を
１番目の遅延回路４１に入力して、Ｉ／Ｎシンボル時間
遅延した信号Ｉ1/N ，Ｑ1/N を得る。また、１番目の遅
延回路４１の出力に（Ｎ＋１）個の遅延回路４１を接続
して、入力信号Ｉ1 ，Ｑ1 をＴシンボル時間遅延した信
号Ｉ0 ，Ｑ0 を出力する。
延回路４１をＮ個直列に接続し、入力信号Ｉ1 ，Ｑ1 を
１番目の遅延回路４１に入力して、Ｉ／Ｎシンボル時間
遅延した信号Ｉ1/N ，Ｑ1/N を得る。また、１番目の遅
延回路４１の出力に（Ｎ＋１）個の遅延回路４１を接続
して、入力信号Ｉ1 ，Ｑ1 をＴシンボル時間遅延した信
号Ｉ0 ，Ｑ0 を出力する。
【００５２】演算器４２は、Ｉ0 ，Ｑ0 ，Ｉ1/N ，Ｑ
1/N ，Ｉ1 ，Ｑ1 をそれぞれ入力し、前述した（１０）
式に従って、Ｓの符号を検出する。
1/N ，Ｉ1 ，Ｑ1 をそれぞれ入力し、前述した（１０）
式に従って、Ｓの符号を検出する。
【００５３】以上説明した構成により補正可能な周波数
誤差の最大値は、一シンボルに関しては一シンボル間に
発生する周波数誤差による位相ずれがｐ1 ′がｐ0 を越
えない範囲となる。周波数誤差検出回路１９の出力は平
均されるので全信号点の半数以上で周波数誤差検出が行
えれば、周波数誤差検出可能である。このため周波数誤
差の最大値は全信号点の半数で周波数誤差検出が行える ±ｆｓ／２［Ｈｚ］ …（１１） となる。
誤差の最大値は、一シンボルに関しては一シンボル間に
発生する周波数誤差による位相ずれがｐ1 ′がｐ0 を越
えない範囲となる。周波数誤差検出回路１９の出力は平
均されるので全信号点の半数以上で周波数誤差検出が行
えれば、周波数誤差検出可能である。このため周波数誤
差の最大値は全信号点の半数で周波数誤差検出が行える ±ｆｓ／２［Ｈｚ］ …（１１） となる。
【００５４】
【発明の効果】本発明の効果は高多値ＰＳＫ変調方式に
ついて効率よく周波数誤差情報が取り出せることであ
る。
ついて効率よく周波数誤差情報が取り出せることであ
る。
【００５５】その理由は、周波数誤差情報を正規信号点
からのズレからではなく、連続する２シンボルの軌跡か
ら取り出すため、多値数によらず周波数誤差検出が行え
るからである。
からのズレからではなく、連続する２シンボルの軌跡か
ら取り出すため、多値数によらず周波数誤差検出が行え
るからである。
【図１】本発明の搬送波再生回路の実施の形態を含む復
調装置を示すブロック図である。
調装置を示すブロック図である。
【図２】図１の周波数誤差検出回路の構成を示すブロッ
ク図である。
ク図である。
【図３】図１の周波数誤差検出回路の動作を示す信号点
配置図である。
配置図である。
【図４】図１の周波数誤差検出回路の他の構成を示すブ
ロック図である。
ロック図である。
【図５】従来の搬送波再生回路を含む復調装置を示すブ
ロック図である。
ロック図である。
１ ９０°移相器 ２，３ 掛算器 ４，５ 低減フィルタ ６，７ アナログ−デジタル変換器 ８ ｔａｎ-1θ回路 ９ 象限判定回路 １０ デコード回路 １１ キャリア再生用ＰＬＬフィードバック回路 １４ 同期確立検出回路 １５ デジタル遅延検波器 １６ Ｎサンプル積分回路 １７ １／Ｎ回路 １８ ＣＬＫ再生回路 １９ 周波数誤差検出回路 ２０ ２逓倍回路 ２１，２２ 遅延回路 ２３ 演算器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/227 H04L 7/00
Claims (4)
- 【請求項１】 デジタル変調された入力信号を同期検波
する復調手段と前記入力信号の周波数オフセットを補償
するＡＦＣ手段を有する搬送波再生回路において、前記
ＡＦＣ手段は、前記入力信号、前記同期検波の出力信号
を１シンボル時間遅延した第１の遅延信号と、前記出力
信号を１シンボル時間以内で遅延した第２の遅延信号位
相平面上の位置情報をそれぞれ（Ｉ0 ，Ｑ0 ），（Ｉ1/
N ，Ｑ1/N），（Ｉ1 ，Ｑ1 ）（但し、Ｎは２以上の整
数）とすると、 Ｓ＝｛Ｉ1/N −Ｋ（Ｉ0 ＋Ｉ1 ）｝（Ｑ0 −Ｑ1 ）＋
｛Ｑ1/N −Ｋ（Ｑ0 ＋Ｑ1）｝（Ｉ1 −Ｉ0 ）（但し、
Ｋはフィルタ系のインパルス応答のＴ／Ｎの値、Ｔはシ
ンボル周波数）を演算してその符号が正の場合に前記周
波数オフセットが負となり、前記符号が負の場合に前記
周波数オフセットが正となることにより検出する 検出手
段を具備することを特徴とする搬送波再生回路。 - 【請求項２】 デジタル変調信号を受けてＶＣＯ出力の
同相、直交出力とそれぞれ乗算する乗算手段と、前記乗
算手段の各出力をそれぞれ低域フィルタを介して前記変
調信号に同期したクロックを再生するクロック再生手段
と、前記クロック再生手段の出力の２倍の周波数に変換
する２逓倍手段と、前記２倍の周波数をサンプリングク
ロックとして前記低域フィルタの出力をデジタル信号に
変換するアナログデジタル変換手段と、前記アナログデ
ジタル変換手段の出力のＭＳＢより前記変調信号の位相
の象限情報を判別する象限判定手段と、前記アナログデ
ジタル変換手段の出力からＴＡＮ-1を計算して前記変調
信号の位相を検出する位相検出手段と、前記象限判定手
段と位相検出手段の出力を受けてデジタル復調信号を出
力するデコード手段と、前記位相検出手段の出力から正
規信号点角度とのズレを検出し、平滑したキャリア位相
同期用制御信号を出力する手段と、前記アナログデジタ
ル変換手段の出力から所定の計算を行うことにより前記
変調信号の搬送波周波の規定周波数に対する高低を示す
周波数誤差出力を出力する周波数誤差検出手段と、前記
デコード手段出力を基準パターンを検出して同期確立を
検出する同期確立手段と、前記同期確立手段と前記周波
数誤差検出手段の出力のＮ回の平均値をとる平均化手段
と、前記キャリア位相同期用制御信号と前記平均化手段
の出力を加算した後、前記ＶＣＯを制御する制御手段と
を有することを特徴とする搬送波再生回路。 - 【請求項３】 前記周波数誤差検出手段は、前記アナロ
グデジタル変換手段の出力信号と、前記出力信号を１シ
ンボル時間遅延した第１の遅延信号と、前記出力信号を
１シンボル時間以内で遅延した第２の遅延信号の各信号
点の位置情報に基づき前記入力信号の周波数オフセット
を前記所定の計算にて検出することを特徴とする請求項
２記載の搬送波再生回路。 - 【請求項４】 前記所定の計算は、前記出力信号、前記
第１の遅延信号、前記第２の遅延信号の位相平面上の位
置情報をそれぞれ（Ｉ0 ，Ｑ0 ），（Ｉ1/N，Ｑ1/N
），（Ｉ1 ，Ｑ1 ）（但し、Ｎは２以上の整数）とす
ると、 Ｓ＝｛Ｉ1/N −Ｋ（Ｉ0 ＋Ｉ1 ）｝（Ｑ0 −Ｑ1 ）＋
｛Ｑ1/N −Ｋ（Ｑ0 ＋Ｑ1）｝（Ｉ1 −Ｉ0 ）（但し、
Ｋはフィルタ系のインパルス応答のＴ／Ｎの値、Ｔはシ
ンボル周波数）を演算してその符号が正の場合に前記周
波数オフセットが負となり、前記符号が負の場合に前記
周波数オフセットが正となることを計算することを特徴
とする請求項２、３記載の搬送波再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26258197A JP3185725B2 (ja) | 1997-09-29 | 1997-09-29 | 搬送波再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26258197A JP3185725B2 (ja) | 1997-09-29 | 1997-09-29 | 搬送波再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11103327A JPH11103327A (ja) | 1999-04-13 |
| JP3185725B2 true JP3185725B2 (ja) | 2001-07-11 |
Family
ID=17377806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26258197A Expired - Fee Related JP3185725B2 (ja) | 1997-09-29 | 1997-09-29 | 搬送波再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3185725B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3419397B2 (ja) | 2001-01-18 | 2003-06-23 | 日本電気株式会社 | クロック同期回路及びクロック同期方法 |
| EP4293968A1 (en) * | 2021-02-15 | 2023-12-20 | Furuno Electric Co., Ltd. | Demodulator and demodulation method |
-
1997
- 1997-09-29 JP JP26258197A patent/JP3185725B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11103327A (ja) | 1999-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NZ261042A (en) | Demodulator with low rate analog to digital converter | |
| WO1991006166A1 (fr) | Demodulateur numerique | |
| JPH021675A (ja) | オフセットｑｐｓｋ方式用の搬送波再生回路 | |
| JP3144457B2 (ja) | 自動周波数調節方法及びその装置 | |
| JPH0787149A (ja) | 復調装置 | |
| US6731698B1 (en) | Quadrature demodulation circuit capable for canceling offset | |
| JP3361995B2 (ja) | 搬送波再生回路並びに搬送波再生方法 | |
| CA2180905C (en) | Digital demodulator | |
| JPH0750700A (ja) | 搬送波再生回路 | |
| US6940923B2 (en) | Demodulating device, broadcasting system, and semiconductor device | |
| JPH11177644A (ja) | ビットタイミング再生回路 | |
| US6411658B1 (en) | Demodulation device | |
| JP3185725B2 (ja) | 搬送波再生回路 | |
| JPH11331291A (ja) | 自動利得制御方法および自動利得制御を備えた復調装置 | |
| JP3029394B2 (ja) | Ｆｓｋ復調装置 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JPH118659A (ja) | クロックタイミング再生方法および回路 | |
| JP3262069B2 (ja) | 周波数誤差検出回路 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JP2853728B2 (ja) | ディジタル復調回路 | |
| JPH066397A (ja) | 遅延検波器 | |
| JP2977457B2 (ja) | 多相ｐｓｋ信号復号装置 | |
| JP3410841B2 (ja) | 位相変調波キャリア再生回路 | |
| JPH0678009A (ja) | デジタル変調波の搬送波再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010403 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |