KR100329149B1

KR100329149B1 - 디지털 텔레비젼수신기의 필드동기신호 검출회로 및 방법

Info

Publication number: KR100329149B1
Application number: KR1019980059242A
Authority: KR
Inventors: 신현수; 맹정재
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-12-28
Filing date: 1998-12-28
Publication date: 2002-06-20
Also published as: KR20000042945A

Abstract

본 발명은, 디지털 텔레비젼시스템에서 세그먼트동기신호, PN(Pseudo-random Number)511시퀀스, PN63시퀀스를 적어도 포함하고 있는 필드동기신호를 검출하기 위한 회로에 있어서, 소정 제어신호에 의거하여 기준 PN511시퀀스의 심볼들을 순차적으로 생성하는 제1 PN시퀀스 생성기와, 소정 제어신호에 의거하여 기준 PN63시퀀스의 심볼들을 순차적으로 생성하는 제2 PN시퀀스 생성기와, 상기 세그먼트동기신호가 인가됨에 의해 수신된 필드동기신호의 PN511시퀀스 및 PN63시퀀스에 상기 기준 PN511시퀀스 및 기준 PN63시퀀스가 각각 동기되도록 상기 제1 PN시퀀스 생성기 및 제2 PN시퀀스 생성기로 상기 제어신호를 발생하는 제어신호 발생기와, 수신된 입력 심볼데이터와 상기 기준 PN511시퀀스의 심볼을 순차적으로 입력받아 논리연산한 후 누적하는 제1 연산부와, 수신된 입력 심볼데이터와 상기 기준 PN63시퀀스의 심볼을 순차적으로 입력받아 논리연산한 후 누적하는 제2 연산부와, 수신된 필드동기신호의 PN511시퀀스 구간동안 상기 제1연산부에서 누적된 값과 미리 설정된 제1 임계치값을 비교하여 제1 비교신호를 출력하는 제1비교부와, 수신된 필드동기신호의 PN63시퀀스 구간동안 상기 제2연산부에서 누적된 값과 미리 설정된 제2 임계치값을 비교하여 제2 비교신호를 출력하는 제1비교부와, 상기 제1 비교신호와 제2 비교신호를 이용해 상기 필드동기신호에 관련된 타이밍 신호를 만들어 내는 타이밍 제어부로 구성한다.

Description

디지털 텔레비젼수신기의 필드동기신호 검출회로 및 방법

본 발명은 디지털 텔레비젼 시스템에 관한 것으로, 특히 디지털 텔레비젼 수신기에서의 필드동기신호를 검출하기 위한 회로 및 방법에 관한 것이다.

ATSC(Adanced Television Subcommittee)에서 1995년 9월 16일자로 발표한 디지털 텔레비젼 규격에서는, 현재 미국에서 NTSC(National Television SubCommittee) 아날로그 텔레비젼신호가 공중파 방송으로 사용되고 있듯이, 6MHz대역의 텔레비젼 채널들에 있는 디지털 텔레비젼(DTV: Digital TeleVision)신호 송신을 위한 잔류측파대(VSB:Vestigial-SideBand)신호를 규정하고 있다. ATSC규격의 필드 테스트를 위해 사용하고 있는 HDTV(High Definition TeleVision)수신기의 라디오 수신기 부분은, Zenith Electronics Corporation에서 설계한 것이다. Zenith 수신기에서 위상추적은 동기검출이 이루어진 후 기저대역에서 이루어진다. 디지털화는 동기검출 후에 이루어진다.

도 1은 GA-VSB(Grand Alliance Vestigial Side Band)시스템의 전송 프레임을 보여주는 포맷 구성도이고, 도 2는 도 1의 필드동기신호 FLD_SYNC #1, FLD_SYNC #2의 구체 포맷 구성도이다.

먼저 도 1을 참조하면, 프레임은 각 필드가 313세그먼트(segment)를 가지는 두 개의 필드로 이루어져 626세그먼트로 구성된다. 그리고 프레임내 626세그먼트들중에서 첫 번째와 314번째 세그먼트는 필드동기신호(field sync signal) FLD_SYNC #1, FLD_SYNC #2를 포함하고 있다. 필드동기신호 FLD_SYNC #1, FLD_SYNC #2의 각 세그먼트는 832심볼(symbol)로 구성되는데 처음 4심볼은 도 2에 도시된 바와 같이, +5,-5,-5,+5레벨을 갖는 세그먼트 동기신호(segement sync signal) SEC_SYNC이다. 상기 세그먼트 동기신호 SEC_SYNC는 각 세그먼트의 처음을 알리는 신호이고 수신기의 심볼타이밍 복구에 사용된다. 도 2를 참조하면, 필드동기신호 FLD_SYNC #1, FLD_SYNC #2는 832심볼중에서 처음에 있는 세그먼트 동기신호 SEC_SYNC 4심볼을 제외한 나머지 828심볼을 의미하는데, 상기 필드동기신호 FLD_SYNC #1, FLD_SYNC #2의 역할은 각 데이터필드(DATA & FEC(forward error correction))의 시작점을 나타내고 채널등화기의 기준신호로 사용될 수 있으며, NTSC(National Television System Committe)제거필터(NRF: NTSC Reject Filter)를 사용할지를 결정하는 기준신호로서 사용된다. 또한 채널특성을 아는데 사용될 수 있고 잔류위상 오차를 제거하는 위상추적기(phase tracker)를 리셋시키고 상기 위상추적기의 루프 파라미터(loop parameter)를 결정하는데 사용될 수 있다. 상기 필드동기신호 FLD_SYNC #1, FLD_SYNC #2의 구체 구성은 도 2에 도시된 바와 같으며 'PN(Pseudo-random Number)511', PN63, 'VSB MODE', 'RESERVED'와 같은 시퀀스를 가지고 있다.

필드동기신호 FLD_SYNC #1, FLD_SYNC #2내에서 PN511은 GA-HDTV시스템의 채널등화기를 위한 트래이닝 시퀀스(training sequence)로 사용되는 511심볼 길이의 2치 의사랜덤 시퀀스이다. 그 생성 방정식은 X⁹+ X⁷+ X⁶+ X⁴+ X³+ X+ 1이고 초기값은 "10000000"이다. 전체 511심볼은 하기와 같으며 실제로는 "0"은 "-5"로, "1"은 "+5"로 변환되어 전송된다.

OO0000010111111111001010101011100110011010001000100111 000011101011111010011010100111011001110100100010110001111001000010100011111001111010100010100110000110001000001000011111100000101010000001100111111101110101010010110011000110111011110110100101001001110011100010111010000110100111110110001010110111100110110101110110110010110110111001001001011100011100101111010001101011000010011011111000100101011110001100101000010001100000111101111110101101010110010011001000111011100001011010000011011000000100100000001110

63심볼 길이의 PN63은 N511과 마찬가지로 채널등화기의 트래이닝 시퀀스로 사용되며 필드 동기신호 FLD SYNC #1, FLD SYNC #2내에서 3번 반복된다. 그 생성 방정식은 X⁶+ X+ 1이고 초기값은 "100111"이다. 전체 63심볼은 하기와 같다.

1110010001011011101100110101011111100000100001100010100111101000

상기 PN63은 한 전송 프레임내에서 첫 번째 필드인지, 두 번째 필드에 따라 3개의 PN63중에서 가운데의 PN63의 부호 극성이 반대가 된다. 즉, 가운데 PN63에 대해서, 첫 번째 필드에서는 "0"이었던 값이 두 번째 필드에서는 "1"로 바뀌는 것이다. 이렇게 하는 것은 수신기에서의 입력신호에 대한 DC오프셋을 효과적으로 제거하기 위한 것이다.

필드동기신호 FLD_SYNC #1, FLD_SYNC #2내에서, VSB MODE는 24심볼길이의 시퀀스이고 현재 전송되고 있는 데이터의 전송모드를 나타낸다. 즉 데이터의 전송방식이 16VSB 케이블모드인지 8VSB 지상방송 모드인지를 나타낸다.

그리고, RESERVED는 예비공간으로서 남겨둔 104심볼 길이의 공간이다.

도 1 및 도 2에 도시된 필드동기신호 FLD_SYNC #1, FLD_SYNC #2 검출이라는 것은 필드동기신호의 구간이 수신되는 신호의 구간중 어디인가를 결정하고 현재의 필드가 첫 번째 필드인지 두 번째 필드인지를 구별하여 이에 따른 신호들(즉 필드동기신호와 필드 ID)를 발생하는 것을 의미한다.

도 3은 종래기술에 따른 필드동기신호 검출기 구성도로서, PN511시퀀스 상관기(10)와 PN63시퀀스 상관기(12), 비교기(14,16) 및 타이밍제어부(18)를 포함하고 있다. 그리고 도 5는 도 3의 필드동기신호 검출기 각부에서의 타이밍도이다.

도 3 및 도 5를 참조하여 종래 기술에 따른 필드동기신호 검출하는 동작을 설명하면, 입력된 N비트의 데이터는 최상위비트(MSB: Most Significant Bit)만을 취하여져 PN511시퀀스 상관기(10) 및 PN63시퀀스 상관기(12)에 인가된다. 데이터의 최상위비트(MSB)는 부호(sign)비트로서 송신기측에서의 심볼 값이 "0"(전송시 값은 -5)인 경우에는 "1"이 되고, 상기 심볼 값이 "1"(전송시 값은 +5)인 경우에는 "0"이 된다. 그러므로 전송된 'PN511'의 심볼값의 최상위비트(MSB)는 'PN511'의 심볼값와는 정반대의 이진 논리상태를 가진다.

PN511시퀀스 상관기(10)에 인가된 데이터는 511개의 쉬프트레지스터(22,24,..,26)가 일렬로 연결되어 구성된 511쉬프트 레지스터(20)에 차례로 입력되고, 매 심볼마다 기 저장된 PN511 기준시퀀스 r0∼r510과 배타적 논리합게이트들(28,30,..,36)에서 배타적 논리합 연산되고 그 결과값들은 누적기(38)에서 누적된다. 상기 누적기(38)의 출력 A는 PN511시퀀스에 대한 상관값이 된다. 상기 기준시퀀스 r0∼r510은 도 2와 함께 전술한 'PN511'심볼값과 동일하다. 상기 배타적 논리합게이트들(28,30,..,36)에서는 입력되는 값(각 심볼의 최상위비트값)이 상기 PN511시퀀스의 심볼값과 정반대의 이진 논리값일 경우 "1"을 출력하므로, 누적기(38)에서는 상기 PN511시퀀스의 심볼값에 대응된 최상위비트값(MSB)들이 상기 배타적 논리합게이트(28,30,..,36)에 인가되어 연산됨에 따라 그 값이 최대로 누적된다.

누적기(38)의 출력 A는 비교기(14)에 입력되어 미리 설정된 임계치 B와 비교되는데, 상기 출력 A가 상기 임계치 B보다 크면 비교기(14)는 도 5에 도시된 바와 같은 "하이"펄스의 신호 SA를 타이밍 제어부(18) 및 PN63시퀀스 상관기(12)에 출력한다.

한편 PN63시퀀스 상관기(12)는 PN511시퀀스 상관기(10)에서 "하이"펄스의 신호 SA가 인가되면 63심볼 기간동안 기다리다가 그후부터의 데이터(심볼)를 입력받는다. 이때 PN63시퀀스 상관기(12)에 인가되는 데이터는 필드동기신호내 3개의 PN63시퀀스중 가운데 있는 PN63시퀀스의 심볼들이다. 상기 데이터는 63개의 쉬프트레지스터(42,44,..,46)가 일렬로 연결되어 구성된 63쉬프트 레지스터(40)에 차례로 입력되고, 매 심볼마다 기 저장된 PN63 기준시퀀스 ra0∼ra62와 배타적 논리합게이트들(48,50,..,56)에서 배타적 논리합 연산되고 그 결과값들은 누적기(58)에서 누적된다. 상기 누적기(38)의 출력 C는 PN63시퀀스에 대한 상관값이 된다. 상기 기준시퀀스 ra0∼ra62는 도 2와 함께 전술한 'PN63'심볼값과 동일하다. 상기 배타적 논리합게이트들(48,50,..,56)에서는 입력되는 값(각 심볼의 최상위비트값)이 상기 PN63시퀀스의 심볼값과 정반대의 이진 논리값일 경우 "1"을 출력하므로, 누적기(58)에서는 상기 PN63시퀀스의 심볼값에 대응된 최상위비트값(MSB)들이 상기 배타적 논리합게이트(48,50,..,56)에 인가되어 연산됨에 따라 그 값이 최대로 누적된다.

누적기(58)의 출력 C는 비교기(16)에 입력되어 미리 설정된 임계치 D와 비교되는데, 상기 출력 C가 상기 임계치 D보다 크면 비교기(14)는 도 5에 도시된 바와 같은 이전의 출력값의 이진논리 상태를 토클(toggle)시킨다. 예를 들면, 도 5에 도시된 바와 같이, 이전(두번째 필드)의 출력값의 이진논리상태가 논리 "로우"상태로 있다고 가정하면, 상기 출력 C가 상기 임계치 D보다 클 때 비교기(14)는 논리 "하이"상태를 출력한다.

타이밍제어부(18)는 비교기(14,16)에서 출력되는 신호 SA,SB를 이용하여 도 5에 도시된 바와 같은, 필드동기신호 FLD_SYNC와 필드ID FLD_ID를 출력한다. 예를 들면, 상기 신호 SA가 논리 "하이"상태로 천이되면 그때를 기준으로하여 심볼 갯수를 카운트하여 필드동기신호 FLD_SYNC의 구간을 설정할 수 있고, 또한 상기 신호 SB의 논리 상태를 참조하여 논리 "하이"이면 필드#1이고 논리 "로우"이면 필드#2로 판별할 수 있다.

상술한 바와 같은 종래기술의 필드동기신호 검출회로는 필드동기신호를 잘 검출을 하지만, PN511시퀀스 상관기 및 PN63시퀀스 상관기등이 포함되어 있어 적어도 574개(=511+63개)의 쉬프트레지스터들로 구성하여야 한다. 그러므로 종래의 필드동기신호 검출회로를 ASIC(Application Specific Integrated Circuit)으로 구현할 경우에는 매우 많은 게이트 수를 필요로 한다.

따라서 본 발명의 목적은 하는 기존보다 많은 양의 하드웨어를 줄인 필드동기신호 검출회로 및 방법을 제공하는데 있다.

본 발명의 다른 목적은 ASIC설계가 용이한 구조를 가지는 필드동기신호 검출회로 및 방법을 제공하는데 있다.

상기한 목적에 따라, 본 발명은, 디지털 텔레비젼시스템에서 세그먼트동기신호, PN(Pseudo-random Number)511시퀀스, PN63시퀀스를 적어도 포함하고 있는 필드동기신호를 검출하기 위한 회로에 있어서, 소정 제어신호에 의거하여 기준 PN511시퀀스의 심볼들을 순차적으로 생성하는 제1 PN시퀀스 생성기와, 소정 제어신호에 의거하여 기준 PN63시퀀스의 심볼들을 순차적으로 생성하는 제2 PN시퀀스 생성기와, 상기 세그먼트동기신호가 인가됨에 의해 수신된 필드동기신호의 PN511시퀀스 및 PN63시퀀스에 상기 기준 PN511시퀀스 및 기준 PN63시퀀스가 각각 동기되도록 상기 제1 PN시퀀스 생성기 및 제2 PN시퀀스 생성기로 상기 제어신호를 발생하는 제어신호 발생기와, 수신된 입력 심볼데이터와 상기 기준 PN511시퀀스의 심볼을 순차적으로 입력받아 논리연산한 후 누적하는 제1 연산부와, 수신된 입력 심볼데이터와 상기 기준 PN63시퀀스의 심볼을 순차적으로 입력받아 논리연산한 후 누적하는 제2 연산부와, 수신된 필드동기신호의 PN511시퀀스 구간동안 상기 제1연산부에서 누적된 값과 미리 설정된 제1 임계치값을 비교하여 제1 비교신호를 출력하는 제1비교부와, 수신된 필드동기신호의 PN63시퀀스 구간동안 상기 제2연산부에서 누적된 값과 미리 설정된 제2 임계치값을 비교하여 제2 비교신호를 출력하는 제1비교부와, 상기 제1 비교신호와 제2 비교신호를 이용해 상기 필드동기신호에 관련된 타이밍 신호를 만들어 내는 타이밍 제어부로 구성함을 특징으로 한다.

또한 본 발명은, 디지털 텔레비젼시스템에서 세그먼트동기신호, PN(Pseudo-random Number)511시퀀스, PN63시퀀스를 적어도 포함하고 있는 필드동기신호를 검출하기 위한 방법에 있어서, 소정 제2 제어신호에 의거하여 기준 PN511시퀀스의 심볼들을 순차적으로 생성하는 과정과, 소정 제1 제어신호에 의거하여 기준 PN63시퀀스의 심볼들을 순차적으로 생성하는 과정과, 상기 세그먼트동기신호가 수신됨에 따라 수신 필드동기신호의 PN511시퀀스 및 PN63시퀀스에 상기 기준 PN511시퀀스 및 기준 PN63시퀀스가 각각 동기되도록 상기 제1 및 제2 제어신호를 발생하는 과정과, 수신된 입력 심볼데이터와 상기 기준 PN511시퀀스의 심볼을 순차적으로 입력받아 배타적 논리합 연산하고 PN511시퀀스구간동안 누적한 후 출력하는 과정과, 수신된 입력 심볼데이터와 상기 기준 PN63시퀀스의 심볼을 순차적으로 입력받아 배타적 논리합 연산하고 PN63시퀀스구간동안 누적한 후 출력하는 과정과, 상기 PN511시퀀스구간동안 누적한 출력값과 미리 설정된 제1 임계치값을 비교하여 제1 비교신호를 출력하는 과정과, 상기 PN63시퀀스구간동안 누적한 출력값과 미리 설정된 제2 임계치값을 비교하여 제2 비교신호를 출력하는 과정과, 상기 제1 비교신호와 제2 비교신호를 이용해 상기 필드동기신호에 관련된 타이밍 신호를 만들어 내는 과정으로 이루어짐을 특징으로 한다.

도 1은 GA-VSB(Grand Alliance Vestigial Side Band)시스템의 전송 프레임을 보여주는 포맷 구성도,

도 2는 도 1의 필드동기신호의 구체 포맷 구성도,

도 3은 종래기술에 따른 필드동기신호 검출기 구성도,

도 4는 본 발명의 실시예에 따른 필드동기신호 검출기 구성도,

도 5는 도 1 및 도 4에서의 각부 파형도.

이하 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다. 도면들중 동일한 구성요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

본 발명의 실시예에서는 필드동기신호 구간을 검출함에 있어 기존 많은 레지스터를 사용한 PN511상관기, PN63상관기 대신에 세그먼트 동기신호에 동기하여 PN511, PN63 시퀀스을 순서대로 발생시켜 입력데이터와 비교하여 상관값을 구하는 구조를 사용하여 많은 양의 하드웨어를 줄인다.

도 4는 본 발명의 실시예에 따른 필드동기신호 검출기 구성도로서, 제어신호 발생기(300), PN511시퀀스 생성기(100), PN63시퀀스 생성기(200), 배타적 논리합 게이트(102,112), 누적기(150,250), 비교기(110, 120), 타이밍 제어부(122)로 구성되어 있다.

도 3에 도시된 기존 필드동기신호 검출기의 구성의 예에 비교하여 도 4에 도시된 본 발명의 구성의 특징은 기존 PN511시퀀스 상관기(10), PN63시퀀스 상관기(12)의 쉬프트 레지스터들(20,40)처럼 많은 개수의 쉬프트 레지스터를 사용하지 않기 위해 세그먼트동기신호 SEC_SYNC에 동기되어 직접 PN511, PN63 기준시퀀스를 발생할 수 있도록 제어신호 발생기(300), PN511 및 PN63시퀀스 생성기(100,200)가 구비하고 있다는 것이다. 또한 배타적 논리합게이트(102, 112)는 수신되는 심볼데이터중 상기 PN511,PN63시퀀스 생성기(100,200)에서 발생한 기준시퀀스 심볼과 수신된 입력데이터 심볼을 순서적으로 배타적 논리합 게이팅한다는 것이다. 또한 배타적 논리합 게이트된 출력을 간단한 구조의 누적기(150, 250)에서 누적한다는 것이다. 또한 PN511,PN63시퀀스 구간의 데이터 심볼들만을 유효한 값으로 취할 수 있도록 511심볼 카운터(108) 및 63심볼 카운터(118)이 구비되어 있다는 것이다.

도 4에서, PN511시퀀스 생성기(100)는 9개의 쉬프트레지스터(60,62,...,76)와 5개의 배타적 논리합 게이트(78,80,..,86)로 구성되며, 생성 방정식은 X⁹+ X⁷+ X⁶+ X⁴+ X³+ X+ 1이 된다. 그래서 511심볼 길이의 심볼시퀀스를 생성한다. 그 초기값은 "10000000"이고 전체 511심볼의 값은 [발명이 속하는 기술분야 및 그 분야의 종래기술]에서 전술했던 바와 같다. PN63시퀀스 생성기(200)는 6개의 쉬프트레지스터(90,91,..,95)와 1개의 배타적 논리합 게이트(96)로 구성되며, 생성 방정식은 X⁶+ X+ 1이 된다. 그래서 63심볼 길이의 심볼시퀀스를 생성한다. 그 초기값은 "100111"이고 전체 63심볼의 값도 [발명이 속하는 기술분야 및 그 분야의 종래기술]에서 전술했던 바와 같다. 상기 PN511시퀀스 생성기(100) 및 PN63시퀀스 생성기(200)에서의 쉬프트 레지스터들의 개수를 살펴보면 종래기술에 따른 PN511시퀀스 상관기(10) 및 PN63시퀀스 상관기(20)에서의 쉬프트레지스터의 개수보다 훨씬 적은 개수로 구성되어 있음을 알 수 있다.

지금 세그먼트의 시작을 알려주는 세그먼트동기신호 SEC_SYNC(도 1 및 도 2에 도시됨)가 제어신호 발생기(300)에 인가되면, 제어신호 발생기(300)는 PN511시퀀스 생성기(100)와 PN63시퀀스 생성기(200), 511심볼카운터(108)와 63심볼카운터(118)를 초기화시키고, 입력되는 세그먼트 데이터에 동기를 맞춰준다. PN511시퀀스 생성기(100)는 제어신호 발생기(300)의 제어에 의해 초기값 "10000000"으로 초기화되며, PN511시퀀스의 첫 번째 심볼이 입력 세그먼트 데이터의 5번째 심볼에 일치되게 동기된다. PN63시퀀스 생성기(200)는 제어신호 발생기(300)의 제어에 의해 초기값 "100111"로 초기화되며, 도 2에 도시된 3개의 PN63시퀀스들중 두 번째 PN63시퀀스의 첫 번째 심볼이 입력 세그먼트 데이터의 579번째 심볼에 일치되게 동기된다. 511심볼카운터(108)는 제어신호발생기(300)에서 출력하는 제어신호 CNT1에 의해서 초기화되며 입력 세그먼트 데이터의 5번째 심볼부터 카운트 동작을 수행한다. 63심볼카운터(118)는 제어신호발생기(300)에서 출력하는 제어신호 CNT2에 의해서 초기화되며 입력 세그먼트 데이터의 579번째 심볼부터 카운트 동작을 수행한다. 상기 PN511심볼 카운터

수신되는 심볼데이터중 PN511시퀀스의 첫 번째 심볼데이터의 MSB부터 순서대로 배타적 논리합 게이트(102)의 일입력단에 인가되고, PN511시퀀스 생성기(100)에서 출력되는 PN511기준시퀀스의 첫 번째 심볼부터 순서대로 상기 배타적 논리합 게이트(102)의 타입력단에 인가된다. 그러므로 배타적 논리합게이트(102)의 출력은 입력심볼 데이터가 깨어지지 않는 한 언제나 이진논리 "1"상태를 출력한다. 상기 배타적 논리합 게이트(102)의 출력은 가산기(104)와 지연기(106)로 구성된 누적기(150)에서 누적된다. 상기 누적기(150)의 구성을 보면, 가산기(104)의 일입력은 배타적 논리합게이트(102)의 출력신호이고 타입력은 지연기(106)의 출력신호에서 피이드백된 신호이다. 상기 가산기(104)의 출력은 상기 지연기(106)의 입력신호로 제공된다.

누적기(150)의 출력 A는 비교기(110)의 일입력단에 인가된다. 상기 비교기(110)의 타입력단에는 미리 설정된 임계치 B가 인가되고 있다. 511심볼카운터(108)는 입력되는 PN511시퀀스의 심볼 데이터와 PN511시퀀스 생성기(100)에서 출력되는 PN511기준시퀀스의 심볼데이터가 누적기(150)에서 모두 누적될 때, 카운트 완료신호를 비교기(110)로 출력하게 된다. 그에 따라 비교기(110)는 누적기(150)에서 출력되는 값 A와 미리 설정된 임계치 B와 비교되는데, 상기 출력 A가 상기 임계치 B보다 크면 도 5에 도시된 바와 같은 "하이"펄스의 신호 SA를 타이밍 제어부(122)에 출력한다.

한편 수신되는 심볼데이터중 두 번째 PN63시퀀스의 첫 번째 심볼데이터(입력 세그먼트 데이터의 579번째 심볼)의 MSB부터 순서대로 배타적 논리합 게이트(112)의 일입력단에 인가되고, PN63시퀀스 생성기(200)에서 출력되는 PN63기준시퀀스의 첫 번째 심볼부터 순서대로 상기 배타적 논리합 게이트(112)의 타입력단에 인가된다. 그러므로 배타적 논리합게이트(112)의 출력은 입력심볼 데이터가 깨어지지 않는 한 언제나 이진논리 "1"상태를 출력한다. 상기 배타적 논리합 게이트(112)의 출력은 가산기(114)와 지연기(116)로 구성된 누적기(250)에서 누적된다. 상기 누적기(250)의 구성을 보면, 가산기(114)의 일입력은 배타적 논리합게이트(112)의 출력신호이고 타입력은 지연기(116)의 출력신호에서 피이드백된 신호이다. 상기 가산기(114)의 출력은 상기 지연기(116)의 입력신호로 제공된다.

누적기(250)의 출력 C는 비교기(120)의 일입력단에 인가된다. 상기 비교기(120)의 타입력단에는 미리 설정된 임계치 D가 인가되고 있다. 63심볼카운터(118)는 입력되는 PN63시퀀스의 심볼 데이터와 PN63시퀀스 생성기(200)에서 출력되는 PN63기준시퀀스의 심볼데이터가 누적기(250)에서 모두 누적될 때, 카운트 완료신호를 비교기(120)로 출력하게 된다.

비교기(120)는 상기 63심볼카운터(118)로부터 카운트 완료신호가 인가되면 누적기(250)의 출력값 C와 미리 설정된 임계치 D를 비교하여, 상기 출력 C가 상기 임계치 D보다 크면 이전의 출력값의 이진논리 상태를 토클(toggle)시킨다. 예를 들면, 도 5에 도시된 바와 같이, 이전(두번째 필드)의 출력값의 이진논리상태가 논리 "로우"상태로 있다고 가정하면, 상기 출력 C가 상기 임계치 D보다 클 때 비교기(120)는 논리 "하이"상태를 출력한다. 비교기(120)의 출력은 타이밍 제어부(122)에 인가된다.

타이밍제어부(122)는 비교기(110,120)에서 출력되는 신호 SA,SB를 이용하여 도 5에 도시된 바와 같은, 필드동기신호 FLD_SYNC와 필드ID FLD_ID를 출력한다. 예를 들면, 상기 신호 SA가 논리 "하이"상태로 천이되면 그때를 기준으로하여 심볼 갯수를 카운트하여 필드동기신호 FLD_SYNC의 구간을 설정할 수 있고, 또한 상기 신호 SB의 논리 상태를 참조하여 논리 "하이"이면 필드#1이고 논리 "로우"이면 필드#2로 판별할 수 있다.

본 발명에서는 기존의 예와는 달리 세그먼트 동기신호를 반드시 검출해야 하는 부담이 있으나, 디지털 텔레비젼시스템 수신기에서 세그먼트 동기가 이루어지지 않은 상태에서의 필드동기신호 검출은 시스템적으로 의미가 없으므로 본 발명의 실시예에 따른 필드동기신호 검출회로의 성능은 기존의 필드동기신호 검출회로의 성능에 비해 떨어지지 않는다.

상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정해 져야 한다.

상술한 바와 같이 본 발명은 필드동기신호 구간을 검출함에 있어 기존 많은 레지스터를 사용한 PN511시퀀스 상관기, PN63시퀀스 상관기 대신에 세그먼트 동기신호에 동기하여 PN511, PN63 시퀀스를 순서대로 발생시켜 입력데이터와 비교하여 상관값을 구하는 구조를 사용하여 많은 양의 하드웨어를 줄인다. 본 발명에 따른 필드동기신호 검출회로를 ASIC으로 구현시는 기존에 비해 약 93% 정도의 게이트 수 절감이 가능하다.

Claims

디지털 텔레비젼시스템에서 세그먼트동기신호, PN(Pseudo-random Number)511시퀀스, PN63시퀀스를 적어도 포함하고 있는 필드동기신호를 검출하기 위한 회로에 있어서,

소정 제어신호에 의거하여 기준 PN511시퀀스의 심볼들을 순차적으로 생성하는 제1 PN시퀀스 생성기와,

소정 제어신호에 의거하여 기준 PN63시퀀스의 심볼들을 순차적으로 생성하는 제2 PN시퀀스 생성기와,

상기 세그먼트동기신호가 인가됨에 의해 수신된 필드동기신호의 PN511시퀀스 및 PN63시퀀스에 상기 기준 PN511시퀀스 및 기준 PN63시퀀스가 각각 동기되도록 상기 제1 PN시퀀스 생성기 및 제2 PN시퀀스 생성기로 상기 제어신호를 발생하는 제어신호 발생기와,

수신된 입력 심볼데이터와 상기 기준 PN511시퀀스의 심볼을 순차적으로 입력받아 논리연산한 후 누적하는 제1 연산부와,

수신된 입력 심볼데이터와 상기 기준 PN63시퀀스의 심볼을 순차적으로 입력받아 논리연산한 후 누적하는 제2 연산부와,

수신된 필드동기신호의 PN511시퀀스 구간동안 상기 제1연산부에서 누적된 값과 미리 설정된 제1 임계치값을 비교하여 제1 비교신호를 출력하는 제1비교부와,

수신된 필드동기신호의 PN63시퀀스 구간동안 상기 제2연산부에서 누적된 값과 미리 설정된 제2 임계치값을 비교하여 제2 비교신호를 출력하는 제1비교부와,

상기 제1 비교신호와 제2 비교신호를 이용해 상기 필드동기신호에 관련된 타이밍 신호를 만들어 내는 타이밍 제어부로 구성함을 특징으로 하는 필드동기신호 검출회로.
제1항에 있어서, 상기 제1연산부는

상기 수신된 입력 심볼데이터와 상기 기준 PN511시퀀스의 심볼을 순차적으로 입력받아 배타적 논리합 연산하는 제1 배타적 논리합 게이트와,

상기 배타적 논리합 게이트의 출력을 누적하는 제1 누적기로 구성함을 특징으로 하는 필드동기신호 검출회로.
제1항에 있어서, 상기 제2연산부는

상기 수신된 입력 심볼데이터와 상기 기준 PN63시퀀스의 심볼을 순차적으로 입력받아 배타적 논리합 연산하는 제2 배타적 논리합 게이트와,

상기 배타적 논리합 게이트의 출력을 누적하는 제2 누적기로 구성함을 특징으로 하는 필드동기신호 검출회로.
제2항에 있어서, 상기 제1 누적기는

상기 제1 배타적 논리합 게이트의 출력과 상기 제1 누적기의 출력을 가산하는 가산기와,

상기 가산기의 출력을 지연하는 지연기로 구성함을 특징으로 하는 필드동기신호 검출회로.
제3항에 있어서, 상기 제2 누적기는

상기 제2 배타적 논리합 게이트의 출력과 상기 제2 누적기의 출력을 가산하는 가산기와,

상기 가산기의 출력을 지연하는 지연기로 구성함을 특징으로 하는 필드동기신호 검출회로.
제1항에 있어서,

상기 제어신호 발생기의 제어에 의거하여 PN511시퀀스 구간을 카운트한후 상기 제1비교기가 동작되도록 카운트완료신호를 출력하는 제1카운터와,

상기 제어신호 발생기의 제어에 의거하여 PN63시퀀스 구간을 카운트한후 상기 제2비교기가 동작되도록 카운트완료신호를 출력하는 제2카운터를 더 구비함을 특징으로 하는 필드동기신호 검출회로.
디지털 텔레비젼시스템에서 세그먼트동기신호, PN(Pseudo-random Number)511시퀀스, PN63시퀀스를 적어도 포함하고 있는 필드동기신호를 검출하기 위한 방법에 있어서,

소정 제2 제어신호에 의거하여 기준 PN511시퀀스의 심볼들을 순차적으로 생성하는 과정과,

소정 제1 제어신호에 의거하여 기준 PN63시퀀스의 심볼들을 순차적으로 생성하는 과정과,

상기 세그먼트동기신호가 수신됨에 따라 수신 필드동기신호의 PN511시퀀스 및 PN63시퀀스에 상기 기준 PN511시퀀스 및 기준 PN63시퀀스가 각각 동기되도록 상기 제1 및 제2 제어신호를 발생하는 과정과,

수신된 입력 심볼데이터와 상기 기준 PN511시퀀스의 심볼을 순차적으로 입력받아 배타적 논리합 연산하고 PN511시퀀스구간동안 누적한 후 출력하는 과정과,

수신된 입력 심볼데이터와 상기 기준 PN63시퀀스의 심볼을 순차적으로 입력받아 배타적 논리합 연산하고 PN63시퀀스구간동안 누적한 후 출력하는 과정과,

상기 PN511시퀀스구간동안 누적한 출력값과 미리 설정된 제1 임계치값을 비교하여 제1 비교신호를 출력하는 과정과,

상기 PN63시퀀스구간동안 누적한 출력값과 미리 설정된 제2 임계치값을 비교하여 제2 비교신호를 출력하는 과정과,

상기 제1 비교신호와 제2 비교신호를 이용해 상기 필드동기신호에 관련된 타이밍 신호를 만들어 내는 과정으로 이루어짐을 특징으로 하는 필드동기신호 검출방법.