KR100239469B1 - 디지탈 티브이의 동기 복원장치 - Google Patents

Abstract

디지탈 티브이의 동기 복원장치에 관한 것으로 입력되는 현재 신호와 1 데이터 세그먼트 신호보다 작은 주기의 데이터 세그먼트만큼 지연된 신호를 누적하는 제 1 세그먼트 누적부와, 일 타이밍 신호에 프리셋되어 제 1 세그먼트 누적부에서 출력된 값을 저장하고 이 저장된 값을 일 인에이블 신호에 따라 출력하는 제 1 저장부와, 제 1 저장부에서 출력된 기준 비교값과 제 1 세그먼트 누적부에서 출력된 신호를 비교하여 일 인에이블 신호를 출력하는 비교부와, 현재 입력되는 신호를 저장하여 비교부에서 출력된 일 인에이블 신호에 따라 출력하는 제 2 저장부와, 일 타이밍 신호에 의해 인에이블 신호를 입력받아 제 2 저장부에서 저장된 값과 제 1 세그먼트 누적부에서 사용된 지연기의 길이와 상관관계를 가지는 주기의 데이터 세그먼트만큼 지연된 신호를 누적하는 제 2 세그먼트 누적부와, 비교부에서 출력된 일 인에이블 신호에 따라 2 세그먼트 누적부에서 출력된 값에서 세그먼트 싱크의 위치를 검출하는 싱크 위치 검출부로 구성되어 채널상에 고스트가 존재할 경우에도 세그먼트 동기 복구를 정확하게 수행할 수 있으며 사용되는 레지스터의 수를 줄여 아식 설계시 게이트 사이즈를 줄여 줌으로 비용경감의 효과가 있다.

Description

디지탈 티브이의 동기 복원장치

본 발명은 디지탈 티브이(TV) 수신기에 관한 것으로 특히, 아식(ASIC)화에 용이한 디지탈 TV 수신기의 동기 복원장치에 관한 것이다.

지금까지 HDTV에 대한 많은 연구가 계속되어 왔고, 미국 HDTV 전송방식에 대한 규격 즉, 미국의 그랜드 얼라이언스(Grand Alliance : G.A) HDTV 시스템 스펙(spec.)이 1994년에 발표된 바 있다.

이 그랜드 얼라이언스 HDTV 시스템 스펙에 따르면 압축된 영상 데이터를 디탈 방식으로 송수신하기 위해 이 영상 데이터상에 에러 제어 코딩(ECC:Error Control Coding)을 수행한다.

통상, 현행 NTSC 방송방식에서는 각 프레임간의 구분을 위해 프레임 사이에 영상 블랭킹 구간(Video Blanking Interval)이 존재하며 이 구간에서 프레임간의 구분을 위한 수직동기 신호가 실려온다.

또한, 프레임을 구성하는 라인들간의 구분을 위해 라인들사이에 영상 블랭킹 구간이 존재하며 이 구간에 수평동기 신호가 실려진다.

이와 유사하게 세그먼트(Segment)와 필드(Field) 단위로 각각 데이터 블랭킹 구간(Data Blanking Interval)이 존재하며, 이 구간들내에 각각 데이터 세그먼트 동기신호와 데이터 필드동기 신호가 존재하게 된다.

여기서, 그랜드 얼라이언스 HDTV 전송시스템의 스펙에 따른 데이터 포맷중 한 세그먼트를 살펴보면 1 세그먼트 단위로 존재하는 데이터 블랭킹 구간에서는 세그먼트 동기신호가 실리게 되며 세그먼트 동기신호는 에러 제어코딩되지 않는데 이는 방송국측으로 부터 전송된다.

물론, 상술한 바와 같이 각 세그먼트 동기신호 사이에 실린 압축된 영상 데이터는 에러 제어 코딩되어 전송된다.

이 세그먼트 동기신호는 수신된 영상 데이터를 동기에 맞추어 복구하는데 편리하도록 시스템적으로 배려된 것이다.

그러므로 HDTV는 영상 데이터가 완전히 복구되기전에 데이터 세그먼트 동기 신호를 복구하고 이 데이터 세그먼트 동기신호로 부터 데이터 심볼 클럭을 만들어 낸다.

다시말해서 에러제어 코딩된 데이터 세그먼트 앞부분에는 항상 에러제어 코딩되지 않은 세그먼트 동기신호에 해당하는 데이터가 주기적으로 실려있기 때문에 수신측에서는 이 데이터를 검출하여 세그먼트 동기신호를 만들고, 이 세그먼트 동기신호에 동기된 클럭신호들을 이용하여 수신된 복합기저대역의 데이터로 부터 송신된 영상신호를 복원한다.

따라서, 동기화 수신 시스템(Synchronous Receving System)이 구현될 수 있다.

일반적으로 디지탈 송, 수신 시스템은 한 심볼주기동안 단지 하나의 심볼정보가 실려있는 파형이 전송되어지기 때문에 수신기측에서는 수신된 파형으로 부터 그 심볼의 위상을 알아내므로서 심볼 정보를 정확히 복구할 수 있게 된다.

상기 세그먼트 동기신호는 832 심볼의 데이터 마다 4심볼씩 삽입되어 있는데 4심볼의 동기신호는 1, 0, 0, 1 이다.

이 832 심볼 길이의 데이터를 1 데이터 세그먼트(1 Data Segment)라고 하며 여기에 삽입된 4 심볼의 수평 동기신호를 데이터 세그먼트 싱크(Data Segment Sync : DS Sync)라고 한다.

편의상 DS 싱크는 매 데이터 세그먼트에서 가장 앞선 4 심볼에 위치시킨다.

수신단에서는 수신된 신호중에서 매 데이터 싱크의 시작점을 알기 위해 DS 싱크를 찾게 되는데 이 방식은 도 1에 도시되었다.

도 1은 일반적인 디지탈 TV의 동기 복원장치의 구성을 나타낸 블록도이다.

도 1을 참조하여 살펴보면, 송신단에서 DS 싱크 위치에 삽입한 것과 같은 값인 1, 0, 0, 1과 수신된 신호사이의 상관값을 계산하는 상관기(Correlator)(10)를 사용한다.

그러나 수신된 신호는 채널상에서 많은 왜곡을 당하므로 DS 싱크의 형태가 상당히 바뀌어져 있을 수 있다.

따라서, 매 데이터 세그먼트마다 DS 싱크의 위치에서 송신부에서 삽입한 것과 동일한 형태의 DS 싱크를 발견할 수 없을 수도 있다.

이러한 현상을 보상하기 위하여 상기 상관기(10)에서의 DS 싱크의 형태인 1, 0, 0, 1과 수신된 신호 사이의 상관값을 계산한 후 어큐뮬레이터(11)를 사용한다.

어큐뮬레이터(11)는 상기 상관기(10)에서 입력되는 현재의 신호와 1 세그먼트 직전에 입력된 신호를 더한 값을 출력하는 것이다.

상기 어큐뮬레이터(11)는 도 1에서와 같이 세그먼트 지연부(11b)와, 가산기(11a)로 구성된다.

상기 어큐뮬레이터(11)는 상관기(10)로 부터 입력된 신호는 가산기(11a)를 통과한 후 세그먼트 지연부(11b)에서 1 세그먼트 만큼 지연된다.

상기 세그먼트 지연부(11b)는 입력되는 상관기(10)의 출력을 세그먼트 단위만큼 지연시킨다.

가산기(11a)는 현재 입력되는 신호와 세그먼트 지연부(11b)로 부터 출력되는 1세그먼트 지연된 신호를 가산하여 출력한다.

따라서, 어큐뮬레이터(11)는 상관기(10)로 부터 입력되는 신호를 1 세그먼트 단위로 누적하여 출력한다.

이렇게 어큐뮬레이터(11)에서 출력되는 가산된 신호는 DS 싱크를 찾기 위하여 비교부(12)로 입력된다.

비교부(12)는 입력된 신호를 소정의 임계치들과 비교하는 것에 의해 DS 싱크의 위치를 찾아내어 이 DS 싱크의 위치를 알려주는 DS 싱크를 생성한다.

이때, 매 데이터 싱크마다 상관기(10)로 입력되는 신호는 왜곡되어 DS 싱크의 형태를 잃어버릴 수도 있지만 데이터 구간과 DS 싱크패턴은 서로 상관관계가 없고 수신된 DS 싱크의 구간은 DS 싱크 패턴과는 상관관계가 크다.

따라서, 상기 상관기(10)의 출력을 1 데이터 세그먼트 단위로 계속해서 더하면 원래 데이터 구간의 값은 0으로 수렴하고 DS 싱크 구간의 값은 점점 커지게 된다.

즉, 비교부(12)에서 일정한 임계치값을 가지고 비교하면 DS 싱크의 위치를 알수 있게 되는 것이다.

그런데 이와 같은 일반적인 디지탈 TV의 동기 복원장치는 1 데이터 세그먼트 길이의 지연기를 사용하므로 아식(ASIC) 설계시 지연기를 위하여 많은 크기의 게이트 및 면적이 필요하다.

따라서, 상기 지연기의 많은 게이트 및 넓은 면적에 의해 아식 설계시 칩 자체가 커지는 문제점과 이에 따른 비용의 문제가 있었다.

본 발명은 이와 같은 종래기술의 문제점을 해결하기 위하여 안출한 것으로 아식 설계시 DS 싱크를 찾기 위하여 지연기의 크기를 줄임으로써 아식 설계시 유리하고, 채널상에 고스트가 존재할 경우에도 데이터 동기 복구를 정확하게 할 수 있는 디지탈 티브이의 동기 복원장치를 제공하는데 그 목적이 있다.

본 발명에 따른 디지탈 티브이의 동기 복원장치의 특징은 제 1 세그먼트 누적부에 있는 레지스터의 수 만큼의 주기마다 레지스터를 프리셋하며, 제 1 세그먼트 누적부에 있는 레지스터의 주기동안 제 2 세그먼트 누적부가 한 번만 동작하도록 하는데 있다.

즉, 본 발명에 따른 디지탈 티브이의 동기 복원장치는 일 타이밍 신호에 프리셋되어 제 1 세그먼트 누적부에서 출력된 값을 저장하고 이 저장된 값을 일 인에이블 신호에 따라 출력하는 제 1 저장부와, 제 1 저장부에서 출력된 기준 비교값과 제 1 세그먼트 누적부에서 출력된 신호를 비교하여 일 인에이블 신호를 출력하는 비교부와, 현재 입력되는 신호를 저장하여 비교부에서 출력된 일 인에이블 신호에 따라 출력하는 제 2 저장부와, 일 타이밍 신호에 의해 인에이블 신호를 입력받아 제 2 저장부에서 저장된 값과 제 1 세그먼트 누적부에서 사용된 지연기의 길이와 상관관계를 가지는 주기의 데이터 세그먼트만큼 지연된 신호를 누적하는 제 2 세그먼트 누적부와, 비교부에서 출력된 일 인에이블 신호에 따라 제 2 세그먼트 누적부에서 출력된 값에서 세그먼트 싱크의 위치를 검출하는 싱크 위치 검출부로 구성됨에 특징이 있다.

도 1은 일반적인 디지탈 TV의 동기 복원장치의 구성을 나타낸 블록도

도 2는 종래기술에 따른 디지탈 TV의 동기 복원장치의 구성을 나타낸 블록도

도 3a 및 도 3c는 도 1과 도 2의 각 어큐뮬레이터에서 출력되는 데이터 세그먼트 싱크의 위치를 나타낸 도면

도 4는 본 발명에 따른 디지탈 TV의 동기 복원장치의 구성을 나타낸 블록도

도면의 주요부분에 대한 부호의 설명

41 : 상관기 42, 46 : 어큐뮬레이터

43, 45 : 레지스터 47 : 싱크 위치 검출부

종래기술에 따른 디지탈 TV의 동기 복원장치의 1 데이터 세그먼트 길이의 지연기를 사용하므로 아식(ASIC) 설계시 지연기를 위하여 많은 크기의 게이트 및 면적이 필요한 문제점을 해결하기 위해서 동일 출원인에 의해 디지탈 티브이의 동기 복원장치(특허 출원번호 96-79295)가 출원된 바 있었다.

상기 디지탈 티브이의 동기 복원장치(특허 출원번호 96-79295)는 도 1의 어큐뮬레이터(11)와 동일하게 구성된 어큐뮬레이터를 더 추가한 것으로 추가된 어큐뮬레이터는 상관기(10)에서 출력된 데이터를 입력받아 가산기를 통과하여 지연기로 입력되고, 이 지연기는 비교기의 인에이블 신호에 따라 2^N의 길이 만큼 지연시켜 다시 가산기로 출력 및 싱크위치 검출기로 출력한다.

즉, 이전의 어큐뮬레이터(11)에서 출력된 2개 이상의 큰 값을 가지는 구간중 추가된 어큐뮬레이터는 인에이블 동작에 따라 어떤 위치가 정확한 DS 싱크 구간인지를 판단한 후 동기 검출부를 통해 정확한 DS 싱크의 위치를 찾는다.

본 발명은 상기 출원된 디지탈 티브이의 동기 복원장치(특허 출원번호 96-79295)와 같이 아식(ASIC) 설계시 지연기를 위하여 많은 크기의 게이트 및 면적이 필요한 문제점을 해결하기 위한 다른 실시예로서 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 4는 본 발명에 따른 디지탈 TV의 동기 복원장치의 구성을 나타낸 블록도로써, 본 발명에 따른 디지탈 TV의 동기 복원장치는 송신단에서 출력되어 수신되는 복합기 저대역의 데이터 신호중에서 데이터 세그먼트 동기신호를 검출하기 위하여 동기신호와 상관관계를 계산하는 상관기(41)와, 상관기(41)에서 출력되는 신호를 1 데이터 세그먼트의 길이(832 심볼)를 2의 배수로 나눈 길이의 지연기를 가지고 누적하는 제 1 어큐뮬레이터(42)와, 타이밍 신호에 의해 프리셋(Preset)되며 제 1 어큐뮬레이터(42)로 부터 입력된 신호를 저장하는 제 1 레지스터(43)와, 제 1 레지스터(43)에서 출력된 신호와 제 1 어큐뮬레이터(42)에서 출력된 신호를 비교하여 이 결과에 따른 인에이블 신호를 출력하는 비교부(44)와, 비교부(44)에서 출력된 인에블 신호에 따라 상관기(41)에서 출력된 신호를 저장 또는 출력하는 제 2 레지스터(45)와, 타이밍 신호를 인에블 신호로 하여 제 2 레지스터(45)에서 출력된 신호를 제 1 어큐뮬레이터(42)에서 사용한 2의 배수만큼의 길이의 지연기를 가지고 누적하는 제 2 어큐뮬레이터(46)와, 제 2 어큐뮬레이터(46)에서 출력되는 데이터 신호에서 비교부(44)에서 출력된 인에이블 신호에 따라 세그먼트 싱크를 복구하는 싱크 위치 검출부(47)로 구성된다.

여기서, 상기 제 1, 2 어큐뮬레이터(42)(46)는 도 2에 도시한 제 1, 2 어큐뮬레이터(21)(22)의 구성과 동일하다.

즉, 상기 제 1 어큐뮬레이터(42)는 입력되는 신호와 1 세그먼트 구간의 길이인 832 심볼을 2의 배수로 나눈수의 심볼만큼 지연된 신호를 더하여 출력하는 가산기(도지하지 않음)와, 가산기의 출력을 1 세그먼트 구간의 길이인 832 심볼을 2의 배수로 나눈수의 심볼만큼 지연시키는 지연부(도시하지 않음)로 구성된다.

한편, 상기 제 2 어큐뮬레이터(46)는 입력되는 신호와 제 1 어큐뮬레이터(42)에서 사용한 2의 배수만큼 지연된 신호를 더하여 출력하는 가산기(도시하지 않음)와, 상기 가산기의 출력을 입력되는 인에이블 신호에 의해 제 1 어큐뮬레이터(42)에서 사용한 2의 배수만큼 지연시키는 지연부(도시하지 않음)로 구성된다.

그리고, 상기 타이밍 신호는 제 1 어큐뮬레이터(42)에 존재하는 레지스터의 수를 주기로 한 클럭의 펄스이다.

상기와 같이 구성된 본 발명에 따른 디지탈 티브이의 동기 복원장치의 동작을 살펴보면 먼저, 수신된 신호는 송신단에서 삽입한 것과 동일한 DS 싱크와의 상관값을 찾기 위해 상관기(41)를 사용한다.

그러나 수신된 채널상에서 잡음 등에 의하여 많은 왜곡이 되어 있으므로 상기 상관기(41)의 출력에서 정확한 DS 싱크를 찾을 수 없다.

따라서, 상관기(41)의 출력을 제 1 어큐뮬레이터(21)에서 1 데이터 세그먼트 보다 작은 주기로 더한다.

즉, 수신된 데이터 신호는 제 1 어큐뮬레이터(41)의 가산기를 통과한 후 지연부에서 1 데이터 세그먼트보다 작은 주기(832/2^N; N=2, 4, 8, 16, 32, 64)만큼 지연된다.

상기 지연부는 입력되는 데이터를 832/2^N의 길이만큼 지연시켜 가산기로 출력하고, 가산기는 현재 입력되는 신호와 지연부로 부터 출력되는 832/2^N심볼 지연된 신호를 가산하여 출력한다.

제 1 레지스터(43)는 비교부(44)에서 출력되는 인에이블 신호에 따라 제 1 어큐뮬레이터(41)에서 출력되는 신호를 입력받아 저장하고, 제 1 어큐뮬레이터(41)에 있는 레지스터의 길이를 주기로 하는 타이밍 신호에 의해 프리셋된다. 이때의 프리셋값은 도 2의 비교부(23)에 입력되는 문턱값과 같다.

여기서, 타이밍 신호는 제 1 어큐뮬레이터(41)에 존재하는 레지스터수를 주기로한 클럭의 펄스를 가진다.

비교부(44)는 제 1 레지스터(43)에서 제공하는 기준값과 제 1 어큐뮬레이터(41)에서 출력되는 신호를 비교하여 제 1 어큐뮬레이터(41)에서 출력된 값이 기준 비교값보다 크면 인에이블 신호를 인에이블 상태로 만든다.

만약 인에이블 신호가 인에이블 상태를 가지면 제 1 어큐뮬레이터(42)의 출력을 저장하게 된다.

그 결과 제 1 레지스터(43)에 저장된 값은 한 번 프리셋된 후 제 1 어큐뮬레이터(42)에 있는 레지스터의 길이 만큼의 시간이 경과하여 다시 프리셋되기 전에 남아 있는 값은 제 1 어큐뮬레이터(42)에 있는 레지스터의 길이 만큼의 시간동안에서 가장 큰값을 저장한다.

또한, 제 2 레지스터(45)는 제 1 레지스터(43)가 인에이블될 때 동시에 인에이블 되므로 제 1 레지스터(43)에 가장 큰 값이 저장될때의 상관기(41)의 출력을 저장한다.

제 1 레지스터(43)가 프리셋될 때 제 2 어큐뮬레이터(46)는 인에이블되어 제 2 레지스터(45)에 저장된 값을 적분하게 된다.

또한, 제 2 어큐뮬레이터(46)의 출력은 싱크 위치 검출부(47)에 입력되어 DS 동기의 위치를 찾고 DS 동기를 발생시킨다.

본 발명에 따른 디지탈 티브이의 동기 복원장치는 제 1 어큐뮬레이터에 있는 레지스터의 수만큼의 주기마다 레지스터를 프리셋하며, 제 1 어큐뮬레이터에 있는 레지스터의 주기동안 제 2 어큐뮬레이터가 한 번만 동작하게하여 채널상에 고스트가 존재할 경우에도 세그먼트 동기 복구를 정확하게 수행할 수 있으며 사용되는 레지스터의 수를 줄여 아식 설계시 게이트 사이즈를 줄여 줌으로 비용경감의 효과가 있다.

Claims (4)

1. 입력되는 현재 신호와 1 데이터 세그먼트 신호보다 작은 주기의 데이터 세그먼트만큼 지연된 신호를 누적하는 제 1 세그먼트 누적부와,

   일 타이밍 신호에 프리셋되어 상기 제 1 세그먼트 누적부에서 출력된 값을 저장하고 이 저장된 값을 일 인에이블 신호에 따라 출력하는 제 1 저장부와,

   상기 제 1 저장부에서 출력된 기준 비교값과 제 1 세그먼트 누적부에서 출력된 신호를 비교하여 일 인에이블 신호를 출력하는 비교부와,

   현재 입력되는 신호를 저장하여 상기 비교부에서 출력된 일 인에이블 신호에 따라 출력하는 제 2 저장부와,

   일 타이밍 신호에 의해 인에이블 신호를 입력받아 상기 제 2 저장부에서 저장된 값과 상기 제 1 세그먼트 누적부에서 사용된 지연기의 길이와 상관관계를 가지는 주기의 데이터 세그먼트만큼 지연된 신호를 누적하는 제 2 세그먼트 누적부와,

   상기 비교부에서 출력된 일 인에이블 신호에 따라 상기 제 2 세그먼트 누적부에서 출력된 값에서 세그먼트 싱크의 위치를 검출하는 싱크 위치 검출부로 구성됨을 특징으로 하는 디지탈 티브이의 동기 복원장치.
2. 제 1 항에 있어서, 상기 일 타이밍 신호는

   상기 제 1 세그먼트 누적부에 존재하는 지연기의 수를 주기로한 클럭의 펄스를 가짐을 특징으로 하는 디지탈 티브이의 동기 복원장치.
3. 제 1 항에 있어서, 상기 일 타이밍 신호는

   상기 제 1 세그먼트 누적부에 존재하는 지연기의 수만큼의 주기마다 제 1 저장부를 프리셋하도록 구성됨을 특징으로 하는 디지탈 티브이의 동기 복원장치.
4. 제 1 항에 있어서, 상기 제 2 세그먼트 누적부는

   상기 제 1 세그먼트 누적부에 있는 지연기의 주기동안 한 번만 동작하도록 구성됨을 특징으로 하는 디지탈 티브이의 동기 복원장치.

Images