KR0147661B1

KR0147661B1 - 데이타 세그먼트 동기 검출회로 및 그 방법

Info

Publication number: KR0147661B1
Application number: KR1019950027720A
Authority: KR
Inventors: 김기범; 신현수
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-08-30
Filing date: 1995-08-30
Publication date: 1998-09-15
Also published as: DE69614468T2; EP0760581A2; DE69614468D1; US5959682A; KR970014304A; JPH09200567A; EP0760581A3; EP0760581B1; CN1147171A; CN1081417C; JP3419630B2

Abstract

본 발명은 HDTV에 있어서 데이타 세그먼트 동기를 검출하는 장치가 개시되어 있으며, 수신되는 데이타 세그먼트신호를 소정개 심볼단위로 상관값을 검출하는 상관기, 검출된 상관값을 세그먼트단위로 누적하되, 오버플로방지신호에 응답하여 누적된 상관값을 감쇄하는 세그먼트 누적기, 세그먼트 누적기의 출력으로부터 세그먼트내에서 최대상관누적값을 검출하는 최대값 검출기, 검출된 최대상관누적값과 임계값을 비교해서 오버플로방지신호를 발생하는 오버플로 방지회로, 검출된 최대상관누적값을 갖는 심볼위치를 검출하는 동기위치검출기 및 검출된 최대상관누적값에 해당하는 심볼위치에서 동기신호를 발생하는 동기발생기를 포함하여, 수신되는 신호에 반송파 주파수 오프셋이나 심볼 클럭 오프셋 등의 에러에 의해 데이타 세그먼트마다 데이타 세그먼트 동기의 위치가 변화하여도 매 데이타 세그먼트내의 상관누적값중에서 최대값을 검출하는 세그먼트 동기를 발생시키므로 정확하게 동기신호를 검출할 수가 있다.

Description

데이타 세그먼트 동기 검출회로 및 그 방법

제1도는 GA-HDTV의 데이타 세그먼트의 구성도이다.

제2도는 본 발명이 적용되는 HDTV의 일부 구성블럭도이다.

제3도는 본 발명에 의한 데이타 세그먼트 동기 검출회로의 블럭도이다.

제4도는 제3도에 도시된 데이타 세그먼트 동기 검출회로의 상세 회로도이다.

제5a도는 제4도에 도시된 세그먼트 누적기의 출력파형도이고,

제5b도는 제4도에 도시된 동기발생부에서 발생되는 동기신호열이고,

제5c도는 제5b도에 도시된 동기신호를 확대한 일부 파형도이다.

제6도는 제4도에 도시된 심볼상관기의 다른 실시예에 따른 회로도이다.

본 발명은 고해상도 텔레비젼에 있어서 데이타 세그먼트 동기 검출회로 및 그 방법에 관한 것으로, 특히 데이타 세그먼트 라인의 선두에 삽입되어 전송되는 동기의 상관특성을 이용하여 데이타 세그먼트 동기를 검출하는 회로 및 그 방법에 관한 것이다.

과거 흑백 TV와 칼라 TV의 개발이후 최근에는 TV의 개발방향이 현장감을 느낄 수 있고, 대형화면이며, 고해상도를 추구하고 있다.

이러한 방향의 활발한 연구개발로 일본은 현재 아날로그 전송방식인 MUSE(Multiple Subnyquist Sampling Encoding;MUSE)방식을 기초로 한 최초의 고해상도 텔레비젼(이하 HDTV라고 함)방송을 진행중이며, 미국에서는 GA(Grand Alliance)-HDTV시스템을 제안하였으며, GA-HDTV의 변조방법으로는 VSB(Vesti gial Side Band)변조방식을 채택하고 있다.

GA-HDTV에서는 지상방송모드(terrestrial broadcast mode)를 위한 8개의 레벨을 이용한 8-VSB와 고속 케이블모드(high speed cable mode)를 위한 16개의 레벨을 이용한 16-VSB를 변조방법으로 선택하였다. 이것을 각각 8-VSB와 16-VSB라고 한다.

한편 텔레비젼 방송국의 송신기에서는 수평라인 단위로 전송되는 신호의 선두에 동기를 삽입하고, 수신기에서는 전송신호에서 동기를 검출하여 수평라인의 동기를 맞춘 후 수신되는 신호를 처리하게 된다.

여기서, 상술한 변조방식(8-VSB, 16-VSB)에 따라 수평라인의 전송데이타의 형태가 각각 다르게 구성된다.

제1도는 GA-HDTV의 8-VSB방식의 데이타 세그먼트 구성도로서, 828심볼의 데이타와 4심볼의 데이타 세그먼트 동기로 이루어지는 832심볼이 하나의 데이타 세그먼트로 구성된다. 그리고 데이타 세그먼트에서 데이타 세그먼트의 동기는 각 데이타 세그먼트의 시작부분에서 8레벨 디지탈 데이타 스트림에 삽입되어 있다. 이때 데이타 세그먼트 동기는 4개의 심볼들이 +5,-5,-5,+5의 신호레벨을 갖는 일정한 패턴으로 이루어지며, 나머지 데이타들은 각각 랜덤한 신호레벨로 이루어진다.

상기와 같은 GA방식의 전송신호를 수신하는 수신기에서는 각 데이타 세그먼트의 최초 4심볼 주기에서 데이타 세그먼트 동기를 검출하여 이후 수신되는 데이타 세그먼트신호들을 동기시킨 후, 신호들을 처리하여야 한다.

그러나 입력신호에 반송파 주파수 오프셋이나 또는 심볼 주파수오프셋이 포함되어 있을 때는 1데이타 세그먼트내의 심볼수가 변할 수가 있으므로 동기의 발생위치가 변하게 된다. 따라서 종래의 동기 검출회로는 이러한 주파수 오프셋이나 심볼 주파수 오프셋에 변동하는 동기의 위치에 적응하여 동기를 검출하지 못하므로 오검출이 발생하게 된다.

본 발명의 목적은 노이즈, 고스트, 심볼위상오차뿐만 아니라 반송파 주파수오프셋, 심볼주파수오프셋들이 포함되어 있는 매우 열악한 채널조건에서도 정확한 데이타 세그먼트 동기검출이 가능한 데이타 세그먼트 동기검출회로를 제공하는 데 있다.

본 발명의 다른 목적은 각 데이타 세그먼트라인의 선두에 삽입되어 전송되는 동기열의 누적상관값을 이용하여 데이타 세그먼트 동기를 검출함에 있어서, 입력되는 데이타의 최상위 비트만을 이용하여 회로를 간단하게 구성하는 데이타 세그먼트 동기 검출회로를 제공하는 데 있다.

본 발명의 또 다른 목적은 노이즈, 고스트, 심볼위상오차뿐만 아니라 반송파 주파수오프셋, 심볼주파수오프셋들에 적용하여 정확하게 데이타 세그먼트 동기를 검출하는 데이타 세그먼트 동기발생방법을 제공하는 데 있다.

본 발명의 장치는 고해상도 텔레비젼(HDTV)에서 복수개의 심볼로 구성된 데이타 세그먼트의 데이타 세그먼트 동기를 검출하는 회로에 있어서:

수신되는 데이타 세그먼트신호를 소정개 심볼단위로 상관값을 검출하는 상관검출수단; 상기 검출된 상관값을 세그먼트단위로 누적하되, 오버플로방지신호에 응답하여 누적된 상관값을 감쇄하는 세그먼트 누적수단; 상기 세그먼트 누적수단의 출력으로부터 세그먼트내에서 최대상관누적값을 검출하는 최대값 검출수단; 상기 검출된 최대상관누적값과 소정값을 비교해서 상기 오버플로방지신호를 발생하는 오버플로 방지수단; 상기 검출된 최대상관누적값을 갖는 심볼위치를 검출하는 동기위치검출수단; 및 상기 검출된 최대상관누적값에 해당하는 심볼위치에서 동기신호를 발생하는 동기발생수단을 포함함을 특징으로 하고 있다.

본 발명의 방법은 고해상도 텔레비젼(HDTV)에서 복수개의 심볼로 구성된 데이타 세그먼트의 데이타 세그먼트 동기를 검출하는 방법에 있어서: (a)수신되는 데이타 세그먼트신호를 소정개 심볼단위로 상관값을 검출하는 상관검출단계; (b)상기 검출된 상관값을 세그먼트단위로 누적하되, 오버플로방지신호에 응답하여 누적된 상관값을 감쇄하는 누적단계; (c)상기 (b)단계에서 누적된 상관값중에서 데이타 세그먼트내에서 최대상관누적값을 검출하는 최대값 검출단계; (d)상기 검출된 최대상관누적값과 소정값을 비교해서 상기 오버플로방지신호를 발생하는 오버플로 방지단계; (e)상기 검출된 최대상관누적값을 갖는 심볼위치를 검출하는 동기위치검출단계; 및 (f) 상기 검출된 최대상관누적값에 해당하는 심볼위치에서 동기신호를 발생하는 발생단계를 포함함을 특징으로 하고 있다.

이하, 첨부된 도면을 참조하여 본 발명에 의한 데이타 세그먼트 동기 검출회로 및 그 방법에 대한 바람직한 실시예를 설명하기로 한다.

여기서, 도면들중 동일한 부품들은 가능한 한 어느곳에서든지 동일한 부호들을 나타내고 있다. 데이타 세그먼트신호라는 용어는 제1도에 도시된 바와 같이 828심볼의 데이타들과 4심볼의 동기들로 구성되는 832심볼의 신호를 의미한다. 동기라는 용어는 데이타 세그먼트신호의 시작을 알리는 4개의 심볼을 의미하며, 제1동기심볼 및 제4동기심볼은 제1신호레벨을 갖고 제2동기심볼 및 제3동기심볼은 제2신호레벨을 갖는다. 그리고 제1신호레벨은 양의 값을 갖는 신호레벨이고, 제2신호레벨은 음의 값을 갖는 신호레벨이다. 또한, 제1부호는 +를 의미하여, 제2부호는 -를 의미한다.

제2도는 본 발명이 적용되는 HDTV의 일부 구성블럭도이다.

제2도에 의하면, 튜너(100)에서는 안테나를 통해 유입되는 신호를 소정주파수의 중간주파수(IF)신호로 변환한다.

IF증폭기(110)에서는 튜너(100)를 통해 출력되는 IF신호를 증폭한다.

아날로그/디지탈(A/D) 변환기(120)는 IF증폭기(110)에서 출력되는 아날로그 IF신호를 디지탈형태로 변환한다.

DFPLL(Digital Frequency and Phase Locked Loop:130)는 A/D변환기(120)에서 출력되는 데이타에 포함된 파일럿신호를 이용하여 반송파를 복원하고, 복원된 반송파를 A/D변환기(120)의 출력데이타와 승산하여 기저대역의 데이타로 복원하는 기능을 수행한다.

정합필터(140)는 DFPLL(130)로부터 출력되는 데이타의 심볼레이트를 조절한다. 즉, DFPLL(130)로부터 출력되는 데이타의 심볼레이트(symbol rate)는 2fs이며, 이를 정합필터(140)에서 fs로 조절하여 출력한다.

데이타 세그먼트 동기검출회로(500)에서는 정합필터(140)로부터 출력되는 fs의 심볼레이트로 조절된 데이타를 4심볼단위로 상관값을 구하고, 구해진 상관값을 세그먼트단위로 누적해서, 데이타 세그먼트 동기심볼의 상관값이 최대값을 갖는 특성을 이용하여 즉, 4동기심볼구간동안 상관누적값이 최대값을 가지므로 데이타 세그먼트마다 최대상관누적값이 검출되는 위치에서 동기신호를 발생한다.

PLL(150)은 세그먼트 동기 검출회로(500)로부터 출력되는 동기신호에 응답하여 심볼클럭을 복원하여 이 복원된 심볼클럭에 동기를 맞추어 A/D변환기(120)에서는 데이타를 샘플링한다.

AGC발생기(160)에서는 세그먼트 동기 검출회로(500)에서 데이타 세그먼트 동기가 검출될 때 측정된 동기신호의 진폭을 이용하여 AGC신호를 발생하여 튜너(100)에 공급한다. 뉴터(100)에서는 이 AGC신호에 따라 안테나를 통해 입력되는 신호의 이득을 조절한다.

한편, 정합필터(140)의 출력은 채널등화기(170)를 통해 PTL회로(180)의 입력으로 인가되며, PTL회로(180)는 DFPLL(130)에서 제거되지 않은 위상의 잡음, 즉 위상의 에러를 제거하는 기능을 한다.

도면에는 도시되지 않았지만 PTL회로(180)의 출력은 트레리스 복호화하고, 트레리스 복호화된 데이타는 디인터리브처리하고, 디인터리브된 데이타는 리드-솔로몬 코드로 적부호화된 데이타이므로 패리티를 이용하여 적부호화된 데이타를 오류정정하는 신호처리과정을 수행한다.

제3도는 제2도에 도시된 데이타 세그먼트 동기 검출회로의 블럭도이다.

제3도에 있어서, 본 발명의 회로는 데이타 세그먼트신호의 최상위비트(이하 부호(sign)비트라고 함)에 대하여 4심볼간의 상관값을 검출하는 상관기(510), 상관기(510)의 출력을 세그먼트단위로 누적하는 세그먼트 누적기(520), 세그먼트 누적기(520)의 출력과 1심볼 지연된 값을 비교하여 데이타 세그먼트당 최대상관누적값을 검출하는 최대값 검출기(530), 최대값 검출기(530)의 출력과 소정의 임계값을 비교하여 오버플로방지신호를 발생하는 오버플로방지회로(540), 동기부분에서 발생하는 최대상관누적값이 데이타 세그먼트의 심볼중 어느 심볼위치에서 발생하는가를 검출하는 동기위치검출기(550), 검출된 위치에서 동기신호를 발생하는 동기발생기(560)로 되어 있다.

제4도는 제3도에 도시된 데이타 세그먼트 동기 검출회로의 상세회로도이다.

제4도에 있어서, 상관기(510)는 제2도에 도시된 정합필터(140)로부터 출력되는 데이타의 부호비트만을 선택하는 부호비트선택기(511), 부호비트선택기(511)에서 출력되는 부호비트를 심볼단위로 지연하며, 부호비트선택기(511)의 출력단자와 직렬로 연결된 3개의 단위지연기(512-514), 정합필터(511)로부터의 부호비트와 상관벡터 +1와 승산하는 제1승산기(515), 3개의 단위지연기(512-514)의 각 출력과 상관벡터, -1,-1,+1와 각각 승산하는 제2 내지 제4승산기(516-518)와, 제1 내지 제4승산기(515-518)의 출력을 가산하는 가산기(519)로 되어 있다.

여기서, 상관기(510)에서 부호비트선택기(511)를 제외하여 구성할 수도 있으나, 부호비트선택기(511)를 사용함으로써 연산량을 줄여 구조를 간단하게 하여 집적화하는 데 용이한 결과를 낳게 한다.

세그먼트 누적기(520)는 가산기(519)의 출력을 제1입력으로 입력하는 가산기(521), 가산기(521)의 출력을 세그먼트주기로 지연하는 세그먼트 지연기(522), 세그먼트 지연기(522)의 출력을 1/2로 제산하는 제산기(523)와, 세그먼트 지연기(522), 출력을 제1입력단자(0)로 입력하고, 제산기(523)의 출력을 제2입력단자(2)로 입력하고, 선택한 출력은 가산기(521)의 제2입력으로 출력하는 멀티플렉서(524)로 되어 있다.

최대값 검출기(530)는 가산기(521)의 출력을 1심볼로 지연하는 단위지연기(531), 단위지연기(531)의 출력을 래치하는 제1레지스터(532)와, 가산기(521)의 출력을 제1입력단자(A)로 입력하고 제1레지스터(532)의 출력을 제2입력단자(B)로 입력해서, 제1비교신호를 제1레지스터(523)의 홀드단자(HOLD)에 출력하는 제1비교기(533)로 되어 있다.

오버플로방지회로(540)는 제1레지스터(533)의 출력을 제1입력단자(A)로 입력하고 미리 설정된 임계값을 제2입력단자(B)로 입력해서 제2비교신호를 출력하는 제2비교기(541)와, 제2비교기(541)의 제2비교신호에 응답하여 1 데이타 세그먼트의 인에이블기간을 갖는 오버플로방지신호를 발생해서 멀티플레서(524)의 선택제어단자(SEL)로 출력하는 신호발생기(542)로 되어 있다.

동기위치검출기(550)는 심볼클럭에 따라 1 세그먼트의 832심볼을 주기적으로 카운트하여 카운트값(COUNT)과 캐리신호(CARRY)를 출력하고, 캐리신호는 제1레지스터(532)의 리세트단자(RESET)와 제2비교기(541)의 클럭단자(CK)로 출력하는 심볼카운터(551), 심볼카운터(551)의 카운트값을 홀드단자(HOLD)에 입력되는 제1비교기(533)의 제1비교신호에 따라 저장하는 제2레지스터(552)와, 제2레지스터(552)의 출력을 홀드단자(HOLD)에 입력되는 심볼카운터(551)의 캐리신호에 따라 저장하는 제3레지스터(553)로 되어 있다.

동기발생기(560)는제3레지스터(553)의 출력을 제1입력단자(A)로 입력하고 제2레지스터(552)의 출력을 제2입력단자(B)로 입력해서 동기신호를 발생하는 제3비교기로 되어 있다.

제4도에 도시된 회로의 동작을 제1도, 제2도, 제5a-제5c도를 참조로 하여 설명하면 다음과 같다.

제4도에 있어서, 제1도에 도시된 구조를 갖고 있는 HDTV의 데이타 세그먼트신호가 제2도 정합필터(140)를 통해 부호비트선택기(511)에 입력된다. 부호비트선택기(511)에서 입력되는 n비트(여기서는 8비트)의 데이타 세그먼트신호의 부호비트만 선택하여 단위지연기(512)로 출력함과 동시에 승산기(515)의 제1입력단자로 출력한다.

단위지연기(512)의 출력은 승산기(516)의 제1입력단자로 입력되고, 단위지연기(512)의 출력을 1심볼 지연하는 단위지연기(513)의 출력은 승산기 (517)의 제1입력단자로 입력되고, 단위지연기(513)의 출력을 1심볼 지연하는 단위지연기(514)의 출력은 승산기(518)의 제1입력단자로 입력된다.

부호비트는 1 또는 0의 두값만을 가지므로 2의 보수(2's complement)에서 1일때는 음의 값이므로 -1을 대응시키고, 0일 때는 양의 값이므로 +1을 대응시킨다. 즉, 승산기(515-518)의 제2입력단자로는 상관벡터 +1,-1,-1,+1이 각각 입력된다.

승산기(515-519)는 현재 심볼데이타와 1심볼전 데이타, 2심볼전 데이타, 3심볼전 데이타를 4심볼단위로 동시에 각각 상관벡터 +1,-1,-1,+1와 상관을 취한다.

여기서, 첫 번째와 네 번째 승산기(515,518)의 제2입력단자에는 상관벡터+1이 입력되므로 부호비트선택기(511)로부터 출력되는 부호비트가 0이 입력되는 경우에만 1을 출력한다. 그리고, 두 번째와 세 번째 승산기(516,517)의 제2입력단자에는 상관벡터 -1이 입력되므로 부호비트선택기(511)로부터 출력되는 부호비트가 1이 입력될 경우에만 1을 출력한다.

가산기(519)에서 각 승산기(515-518)의 출력을 가산하면 결과적으로 부호비트 4심볼 입력이 110일 경우에는 4개의 승산기(515-518)의 출력이 모두 1이 되어 가산기(519)의 출력값은 최대값 4가 되며, 1001일 경우에는 4개의 승산기(515-518)의 출력이 모두 -1이 되어 가산기(519)의 출력값은 최소값 -4가 되고, 그외에는 +4 ~ -4의 사이값이 된다. 따라서 +5,-5,-5,+5의 값을 갖는 데이타 세그먼트 동기구간에서　 부호비트가 110이므로 가산기(519)의 출력값은 최대값인 4를 갖게 된다.

이와 같이, 본 발명에서는 데이타 세그먼트 동기구간에서 4심볼 상관값이 최대이므로 4심볼 상관값을 데이타 세그먼트단위로 누적하더라도 데이타 세그먼트 동기구간에서 누적된 상관값이 최대가 되는 특성을 이용하고자 한다.

한편, 세그먼트 누적기(520)의 가산기(521)는 가산기(519)의 출력과 멀티플렉서(524)의 출력을 누적가산한다. 가산기(521)의 출력은 세그먼트 지연기(522)와 동시에, 최대값 검출기(530)의 단위지연기(531)및 제1비교기(533)의 제1입력으로 입력된다.

세그먼트 지연기(522)에서는 가산기(521)의 출력을 데이타 세그먼트단위로 지연하여 지연된 결과를 멀티플렉서(524)의 제1입력으로 출력함과 동시에 제산기(523)에 출력한다. 제산기(533)는 세그먼트 지연기(522)의 출력을 1/2로 제산해서 멀티플렉서(524)의 제2입력으로 출력한다.

제1레지스터(532)는 단위지연기(531)로부터 출력되는 1심볼 지연된 가산기(521)의 출력을 제1비교기(533)의 제2입력으로 출력한다.

제1비교기(533)는 제1입력단자(A)로 입력되는 가산기(521)의 출력이 제2입력단자(B)로 입력되는 제2레지스터(532)의 출력보다 클 때 제1비교신호를 발생하고, 이 제1비교신호는 제1레지스터(532)의 홀드신호와 동기위치검출기(550)의 제2레지스터(552)의 홀드신호로 출력한다.

이 제1비교신호에 따라 제1레지스터(532)의 저장값이 갱신되므로 최종적으로 상관누적값중 최대값이 저장된다. 제1레지스터(532)는 동기위치검출기(550) 심볼카운터(551)에서 출력되는 캐리신호를 리세트신호로 입력하여 1 데이타 세그먼트 기간을 주기로 초기화되며, 매 데이타 세그먼트마다 최대상관누적값을 저장하게 된다.

오버플로방지회로(540)의 제2비교기(541)의 제1입력단자(A)로는 제1레지스터(532)에 저장된 최대상관누적값을 입력하고, 제2입력단자(B)로는 소정의 임계값(여기서는 50)을 입력해서 심볼카운터(551)로부터의 캐리신호에 동기를 맞추어 최대상관누적값과 임계값을 비교하여 최대상관누적값이 임계값보다 클 때 제2비교신호를 신호발생기(542)에 출력한다.

신호발생기(542)에서는 입력되는 제2비교신호를 세그먼트단위로 홀드하여 오버플로방지신호를 발생하여 멀티플렉서(524)의 선택제어단자(SEL)에 입력한다.

멀티플렉서(524)에서는 오버플로방지신호의 인에이블기간동안 제2입력단자(1)로 입력되는 제산기(523)의 출력을 선택하고 그렇지 않으면 제1입력단자(0)로 입력되는 세그먼트지연기(522)의 출력을 선택해서 선택된 출력은 가산기(521)에서 제2입력으로 피드백한다. 여기서, 제산기(523)의 출력은 세그먼트 지연기(522)의 출력을 1/2로 감쇄한 신호이다. 최대상관누적값이 임계값보다 크면 제5a도에 도시된 바와 같은 포인트(P1-P4)에서 최대상관누적값을 1/2(여기서는 25)로 감쇄한 신호를 가산기(521)에 피드백한다. 이러한 동작에 따라서 계속적인 누적가산을 하더라도 오버플로를 방지할 수 있게 되는 것이다.

현편 동기위치검출기(550)의 심볼카운터(551)에서는 심볼클럭에 따라 1 데이타 세그먼트를 주기로 하여 1 데이타 세그먼트에 해당하는 심볼의 수를 반복적으로 카운트하여 즉, 832심볼에 대한 카운트값과 캐리신호를 반복적으로 출력하게 된다.

심볼카운터(551)의 카운트값은 제2레지스터(552)에 저장되며, 제1비교기(533)의 제1비교신호에 따라 저장되는 카운트값이 갱신되므로 최종적으로는 최대상관누적값의 위치에 해당하는 카운트값이 저장된다.

이 제2레지스터(552)의 출력은 제3레지스터(553)로 입력되어 저장됨과 동시에 동기발생기(560)의 제3비교기의 제2입력단자(B)로 입력된다. 제3레지스터(553)의 저장값은 심볼카운터(551)에서 출력되는 캐리신호에 의해서 갱신되고, 캐리신호가 입력 될 때 비로서 저장된 출력은 제3비교기의 제1입력단자(A)로 입력된다. 즉, 캐리신호에 따라 제3레지스터(553)에 저장되는 값은 항상 해당 데이타 세그먼트내에서 최대상관누적값이 발생하는 위치에 해당하는 카운트값만이 저장된다.

따라서, 동기발생기(560)의 제3비교기는 제2레지스터(552)의 출력과, 캐리신호가 발생할 때 저장되는 값이 갱신되는 제3레지스터(553)의 출력과 비교하여 두신호값이 일치하게 되면 동기신호를 발생하게 된다.

제3레지스터(553)에서 출력되는 값은 매 데이타 세그먼트내에서 최대상관누적값이 발생하는 위치에 해당하는 카운트값이고, 최대상관누적값의 위치에 데이타 세그먼트 동기가 존재하므로 제3비교기에서 출력되는 신호가 세그먼트의 동기신호가 된다.

여기서, 제5a도는 가산기(521)의 출력파형이고, 제5b도는 제5a도에 도시된 세그먼트마다 최대 상관누적값이 발생하는 위치에서 발생하는 동기신호열이다. 제5c도는 제5b도에 도시된 동기신호열에서 일부의 동기신호를 확대한 파형도로서 1 데이타 세그먼트 주기로 1심볼의 하이구간을 갖는다. 이 동기신호는 4십볼의 실제 데이타 세그먼트 동기와는 달리 동기타이밍정보만을 나타내고 있다.

제4도에 도시된 심볼상관기(510)는 4개의 승산기가 사용되기 때문에 하드웨어 규모가 크고 복잡하게 되어 제작비용도 상승하게 된다. 따라서, 제6도에 도시된 바와 같이 승산기대신에 배타적논리합게이트를 사용하여 하드웨어 구조를 간단하게 할 수 있다.

제6도에 도시된 심볼상관기의 동작은 다음과 같다.

부호비트선택기(511)에서는 입력되는 데이타 세그먼트신호의 부호비트만을 선택하여 단위지연기(512)로 출력함과 동시에 배타적논리합게이트(XOR)(51) 의 제1입력단자로 출력한다.

단위지연기(512)의 출력은 XOR(52)의 제1입력단자로 입력되고, 단위지연기(512)의 출력을 1심볼 지연하는 단위지연기(513)의 출력은 XOR(53)의 제1입력단자로 입력되고, 단위지연기(53)의 출력을 1심볼 지연하는 단위지연기(514)의 출력은 X OR(54)의 제1입력단자로 입력된다.

부호비트는 1또는 0의 값을 가지는데 1일 때는 음의 값이고, 0일 때는 양의 값이다. 따라서, XOR(51-54)의 제2입력단자로 상관벡터0(low),1(high),1(high),0(low)이 각각 입력된다.

XOR들(51-54)에서는 현재 심볼데이타와 1심볼전 데이타 2심볼전 데이타, 3심볼전 데이타를 4심볼단위로 동시에 각각 상관벡터 0,1,1,0와 상관을 취한다.

첫 번째와 네 번째 XOR(51,54)의 제2입력단자에는 상관벡터+1이 입력되므로 부호비트입력이 0일 경우에만 0을 출력한다. 두 번째와 세번째 XOR(52,53)의 제2입력단자에는 상관벡터1이 입력되므로 부호비트입력이 1일 경우에만 0을 출력한다.

XOR들(51-54)의 각 출력에 1의 값을 갖는 하위비트 1비트를 확장시키면 해당 XOR의 출력이 0이면 2의 보수로 1이 되므로 십진수로는 1이 되고, 해당 XOR의 출력이 1이며 2의 보수로 11이 되므로 십진수로는 -1이 된다. 이렇게 하위비트가 확장된 XOR들(51,52)의 출력을 가산기(55)에서 가산하고, XOR들(53,54)의 출력을 가산기(56)에서 가산한다. 가산기(519)에서 가산기(55)의 출력과 가산기(56)의 출력을 가산한다.

결과적으로, 부호비트선택기(511)로부터 출력되는 부호비트의 4심볼이 110일 경우에는 4개의 XOR(51-54)의 출력이 모두 0이 되고, 하위비트 확장한 결과는 1이 되어 최종 가산기(519)의 출력값은 최대값 4가 되며, 1001일 경우에는 4개의 XOR(51-54)의 출력이 모두 1이 되어 하위비트 확장한 결과는 11이 되어 최종 가산기(519)의 출력값은 최소값 -4가 되고, 그외에는 +4 ~ -4의 사이값이 된다.

따라서 +5,-5,-5,+5의 값을 갖는 데이타 세그먼트 동기구간에서는 부호비트가 110이므로 최종 가산기(519)의 출력값은 최대값인 4를 갖게 된다.

상술한 바와 같이, 본 발명의 회로는 수신되는 신호에 반송파주파수 오프셋이나 심볼 클럭 오프셋 등의 에러에 의해 데이타 세그먼트마다 데이타 세그먼트 동기의 위치가 변화하여도 매 데이타 세그먼트내의 상관누적값중에서 최대값을 검출하여 세그먼트 동기를 발생시키므로 정확하게 동기신호를 검출할 수가 있는 효과가 있다.

또한, 본 발명의 회로는 심볼상관기를 구현함에 있어서 데이타 세그먼트신호의 최상위 비트의 부호비트만을 이용함에 따라 하드웨어 구조를 간단하게 할 수 있으며, 부동점 연산을 행하는 컴퓨터 시뮬레이션상의 결과와 같은 효과를 나타낼 수 있을 뿐만 아니라 연산량을 대폭으로 줄이므로 구조가 간단하고, 나아가서는 집적화(IC)하는데 용이하다.

게다가, 본 발명의 회로는 피드백 루프형태의 세그먼트 누적기에서 누적가산값이 소정 임계값 이상이 되지 않도록 억제하므로서 누적가산값이 증가에 따른 하드웨어상의 오버플로를 방지시켜 실용적인 하드웨어 구현이 가능하게 한다.

Claims

고해상도 텔레비젼(HDTV)에서 복수개의 심볼로 구성된 데이타 세그먼트의 데이타 세그먼트 동기를 검출하는 회로에 있어서; 수신되는 데이타 세그먼트신호를 소정개 심볼단위로 상관값을 검출하는 상관검출수단; 상기 검출된 상관값을 세그먼트단위로 누적하되, 오버플로방지신호에 응답하여 누적된 상관값을 감쇄하는 세그먼트 누적수단; 상기 세그먼트 누적수단의 출력으로부터 세그먼트내에서 최대상관누적값을 검출하는 최대값 검출수단;상기 검출된 최대상관누적값과 소정값을 비교해서 상기 오버플로방지신호를 발생하는 오버플로 방지수단; 상기 검출된 최대상관누적값을 갖는 심볼위치를 검출하는 동기위치검출수단; 및 상기 검출된 최대상관누적값에 해당하는 심볼위치에서 동기신호를 발생하는 동기발생수단을 포함함을 특징으로 하는 데이타 세그먼트 동기 검출회로.
제1항에 있어서, 상기 상관검출수단은 상기 수신되는 데이타 세그먼트신호를 심볼단위로 지연하는 직렬로 연결된 3개의 단위지연기; 상기 수신되는 데이타 세그먼트신호와 제1부호를 갖는 제1상관벡터와 승산하는 제1승산기; 상기 3개의 단위지연기의 각 출력과 제1부호와는 역극성의 제2부호를 갖는 제2상관벡터, 제2상관벡터, 제1상관벡터와 각각 승산하는 제2 내지 제 4승산기; 및 상기 제1 내지 제4승산기의 출력을 합하는 가산기를 포함함을 특징으로 하는 데이타 세그먼트 동기 검출회로.
제2항에 있어서, 상기 상관검출수단은 상기 수신되는 데이타 세그먼트신호에서 최상위 비트만을 선택해서 상기 단위지연기에 출력하는 부호비트선택기를 더 포함함을 특징으로하는 데이타 세그먼트 동기 검출회로.
제1항에 있어서, 상기 상관검출수단은 상기 수신되는 데이타 세그먼트신호를 심볼단위로 지연하는 직렬로 연결된 3개 단위지연기; 상기 수신되는 데이타 세그먼트신호와 제1부호를 갖는 제1상관벡터와 배타적논리합하는 제1배타적논리합소자; 및 상기 3개의 단위지연기의 각 출력과 제1부호와는 역극성의 제2부호를 갖는 제2상관벡터, 제2상관벡터, 제1상관벡터와 각각 배타적논리합하는 제2 내지 제4배타적논리합소자; 및 상기 제1 내지 제4배타적논리합소자의 출력을 가산하는 가산기들을 포함함을 특징으로 하는 데이타 세그먼트 동기 검출회로.
제4항에 있어서, 상기 상관검출수단은 상기 수신되는 데이타 세그먼트신호에서 최상위비트만을 선택해서 상기 단위지연기에 출력하는 부호비트선택기를 더 포함함을 특징으로 하는 데이타 세그먼트 동기 검출회로.
제3항에 있어서, 상기 세그먼트 누적수단은 상기 상관검출수단의 출력값과 피드백값을 가산하는 가산기; 상기 가산기의 누적된 값을 세그먼트단위로 지연하는 세그먼트 지연기; 상기 세그먼트 지연기의 출력값을 소정값으로 제산하는 제산기; 및 상기 오버플로방지신호에 따라 상기 제산기의 출려과 상기 세그먼트지연기의 출력중 하나를 선택해서 상기 가산기의 피드백값으로 출력하는 선택기를 포함함을 특징으로 하는 데이타 세그먼트 동기 검출회로.
제5항에 있어서, 상기 세그먼트 누적수단은 상기 상관검출수단의 출력값과 피드백값을 가산하는 가산기; 상기 가산기의 누적된 값을 세그먼트단위로 지연하는 세그먼트 지연기; 상기 세그먼트 지연기의 출력값을 소정값으로 제산하는 제산기; 및 상기 오버플로방지신호에 따라 상기 제산기의 출려과 상기 세그먼트지연기의 출력중 하나를 선택해서 상기 가산기의 피드백값으로 출력하는 선택기를 포함함을 특징으로 하는 데이타 세그먼트 동기 검출회로.
제3항에 있어서, 최대값 검출수단은 상기 세그먼트 누적수단의 출력값을 심볼단위로 지연하는 지연기 상기 지연기의 출력값을 저장하는 제1레지스터; 상기 세그먼트 누적수단의 출력값과 상기 제1레지스터의 출력을 비교해서 제1비교신호를 발생하고, 상기 제1비교신호에 따라 상기 제1레지스터에 저장되는 값을 갱신시키는 제1비교기를 포함함을 특징으로 하는 데이타 세그먼트 동기 검출회로.
제5항에 있어서, 최대값 검출수단은 상기 세그먼트 누적수단의 출력값을 심볼단위로 지연하는 지연기 상기 지연기의 출력값을 저장하는 제1레지스터; 상기 세그먼트 누적수단의 출력값과 상기 제1레지스터의 출력을 비교해서 제1비교신호를 발생하고, 상기 제1비교신호에 따라 상기 제1레지스터에 저장되는 값을 갱신시키는 제1비교기를 포함함을 특징으로 하는 데이타 세그먼트 동기 검출회로.
제3항에 있어서, 상기 오버플로 방지수단은 상기 최대값 검출수단으로부터 출력되는 세그먼트당 최대상관누적값과 상기 소정의 임계값을 비교하여 최대상관누적값이 상기 소정의 임계값이상일 때 제2비교신호를 출력하는 제2비교기; 및 상기 제2비교신호에 응답하여 데이타 세그먼트기간을 인에이블시키는 오버플로 방지신호를 발생하는 신호발생기를 포함함을 특징으로 하느 디지탈 세그먼트 동기 검출회로.
제5항에 있어서, 상기 오버플로 방지수단은 상기 최대값 검출수단으로부터 출력되는 세그먼트당 최대상관누적값과 상기 소정값을 비교하여 최대상관누적값이 상기 소정값이상일 때 제2비교신호를 출력하는 제2비교기; 및 상기 제2비교신호에 응답하여 데이타 세그먼트기간을 인에이블시키는 오버플로 방지신호를 발생하는 신호발생기를 포함함을 특징으로 하는 디지탈 세그먼트 동기 검출회로.
제3항에 있어서, 상기 동기위치검출수단은 심볼클럭에 따라 1데이타 세그먼트내의 심볼수를 주기적으로 카운트하여 카운트값과 캐리신호를 출력하는 카운터; 상기 카운트의 출력값을 상기 제1비교신호에 따라 저장하는 제2레지스터; 및 상기 제2레지스터의 출력을 상기 카운터에서 출력되는 캐리신호에 따라 저장하는 제3레지스터를 포함함을 특징으로 하는 데이타 세그먼트 동기 검출회로.
제12항에 있어서, 상기 제2레지스터의 출력과 상기 제3레지스터의 출력을 비교하여 비교값이 일치할 때 동기신호를 발생하는 제3비교기로 구성된 것을 특징으로 하는 데이타 세그먼트 동기 검출회로.
제5항에 있어서, 상기 동기위치검출수단은 심볼클럭에 따라 1데이타 세그먼트내의 심볼수를 주기적으로 카운트하여 카운트값과 캐리신호를 출력하는 카운터; 상기 카운터의 출력값을 상기 제1비교신호에 따라 저장하는 제2레지스터; 및 상기 제2레지스터의 출력을 상기 카운터에서 출력되는 캐리신호에 따라 저장하는 제3레지스터를 포함함을 특징으로 하는 데이타 세그먼트 동기 검출회로.
제14항에 있어서, 상기 제2레지스터의 출력과 상기 제3레지스터의 출력을 비교하여 비교값이 일치할 때 동기신호를 발생하는 제3비교기로 구성된 것을 특징으로 하는 데이타 세그먼트 동기 검출회로.
하나의 데이타 세그먼트가 4심볼의 동기신호와 828심볼의 데이타로 구성되고, 상기 4심볼의 동기신호가 제1신호레벨 및 제2신호레벨로 전송되는 고해상도 텔레비젼의 데이타 세그먼트 동기를 검출하는 회로에 있어서, 상기 수신되는 데이타 세그먼트신호에서 최상위비트인 부호비트를 선택하는 부호비트선택기; 상기 선택된 데이타 세그먼트신호의 부호비트를 심볼단위로 지연하는 직렬로 연결된 3개의 단위지연기; 상기 부호비트를 제1부호를 갖는 제1상관벡터와 승산하는 제1 승산기 ; 상기 3개의 단위지연기의 각 출력과 제1부호와는 역극성의 제2부호를 갖는 제2상관벡터, 제2상관벡터, 제1상관벡터와 각각 승산하는 제2 내지 제4승산기; 상기 제1 내지 제4승산기의 출력을 합해서 4심볼간의 상관값을 출력하는 가산기; 상기 상관값을 세그먼트단위로 누적하되, 오버플로방지신호에 응답하여 누적된 값을 감쇄하는 세그먼트 누적수단; 상기 세그먼트 누적수단의 출력으로부터 세그먼트내에서 최대상관누적값을 검출하는 최대값 검출수단; 상기 검출된 최대상관누적값과 소정값을 비교해서 상기 오버플로방지신호를 발생하는 오버플로 방지수단; 상기 검출된 최대상관누적값을 갖는 심볼위치를 검출하는 동기위치검출수단; 및 상기 검출된 최대상관누적값에 해당하는 심볼위치에서 동기신호를 발생하는 동기발생수단을 포함함을 특징으로 하는 데이타 세그먼트 동기 검출회로.
하나의 데이타 세그먼트가 4심볼의 동기신호와 828심볼의 데이타로 구성되고, 상기 4심볼의 동기신호가 제1신호레벨 및 제2신호레벨로 전송되는 고해상도 텔레비젼의 데이타 세그먼트 동기를 검출하는 회로에 있어서, 상기 수신되는 데이타 세그먼트신호에서 최상위비트인 부호비트를 선택하는 부호비트선택기; 상기 선택된 데이타 세그먼트신호의 부호비트를 심볼단위로 지연하는 직렬로 연결된 3개의 단위지연기; 상기 수신되는 데이타 세그먼트신호와 제1부호를 갖는 제1상관벡터와 배타적논리합하는 제1배타적논리합소자; 상기 3개의 단위지연기의 각 출력과 제1부호와는 역극성의 제2부호를 갖는 제2상관벡터, 제2상관벡터, 제1상관벡터와 각각 베타적논리합하는 제2내지 제4배타적논리합소자; 및 상기 제1 내지 제4배타적논리합소자의 출력을 가산하여 부호비트에 대하여 4심볼간의 상관값을 출력하는 가산회로; 상기 상관값을 세그먼트단위로 누적하되, 오버플로방지신호에 응답하여 누적된 값을 감쇄하는 세그먼트 누적수단; 상기 세그먼트 누적수단의 출력으로부터 세그먼트내에서 최대상관누적값을 검출하는 최대값 검출수단; 상기 검출된 최대상관누적값과 소정값을 비교해서 상기 오버플로방지신호를 발생하는 오버플로 방지수단; 상기 검출된 최대상관누적값을 갖는 심볼위치를 검출하는 동기위치검출수단; 및 상기 검출된 최대상관누적값에 해당하는 심볼위치에서 동기신호를 발생하는 동기발생수단을 포함함을 특징으로 하는 데이타 세그먼트 동기 검출회로.
고해상도 텔레비젼(HDTV)에서 복수개의 심볼로 구성된 데이타 세그먼트의 데이타 세그먼트 동기를 검출하는 방법에 있어서; (a)수신되는 데이타 세그먼트신호를 소정개 심볼단위로 상관값을 검출하는 상관검출단계; (b)상기 검출된 상관값을 세그먼트단위로 누적하되, 오버플로방지신호에 응답하여 누적된 상관값을 감쇄하는 누적단계; (c)상기 (b)단계에서 누적된 상관값중에서 데이타 세그먼트내에서 최대상관누적값을 검출하는 최대값 검출단계; (d) 상기 검출된 최대상관누적값과 소정값을 비교해서 상기 오버플로방지신호를 발생하는 오버플로 방지단계; (e)상기 검출된 최대상관누적값을 갖는 심볼위치를 검출하는 동기위치 검출단계; 및 (f)상기 검출된 최대상관누적값에 해당하는 심볼위치에서 동기신호를 발생하는 발생단계를 포함함을 특징으로 하는 데이타 세그먼트 동기 검출방법.