JP2005333300A - 同期検出回路、同期検出方法及びプログラム - Google Patents

同期検出回路、同期検出方法及びプログラム Download PDF

Info

Publication number
JP2005333300A
JP2005333300A JP2004148657A JP2004148657A JP2005333300A JP 2005333300 A JP2005333300 A JP 2005333300A JP 2004148657 A JP2004148657 A JP 2004148657A JP 2004148657 A JP2004148657 A JP 2004148657A JP 2005333300 A JP2005333300 A JP 2005333300A
Authority
JP
Japan
Prior art keywords
synchronization
signal
transmission path
detection circuit
path distortion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004148657A
Other languages
English (en)
Inventor
Mikihiro Ouchi
幹博 大内
Naoya Tokunaga
尚哉 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004148657A priority Critical patent/JP2005333300A/ja
Publication of JP2005333300A publication Critical patent/JP2005333300A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Synchronizing For Television (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

【課題】受信信号の正確な同期タイミング信号検出と、遅延プロファイル算出を両立する同期検出回路を提供する。
【解決手段】データ選択手段25は例えば16フィールド中の15フィールドは等化後信号を、残り1フィールドは等化前信号を選択する。相関手段1002は入力をシフトレジスタで1シンボルずつ遅延させ、入力と参照シンボル列との畳み込み演算を行い、その演算結果である相関値を逐次出力する。最大値位置検出手段1003は最大相関値の位置を検出する。信頼性測定手段1004は所定のフィールド数連続で最大値位置が同一であった場合に、タイミングを合わせて同期パルスを出力する。遅延プロファイル記憶手段24は、等化前信号が選択されたフィールドに関して、相関手段1002の出力を最新の遅延プロファイルとして記憶更新する。
【選択図】図2

Description

本発明は、受信信号の正確な同期タイミング信号検出と遅延プロファイル算出を両立する技術に関する。
米国で行われている地上波デジタル放送において、限られたハードウェア規模で正確な同期タイミング信号検出と遅延プロファイル算出を両立させることができないという問題があった。
従来の同期検出回路として、下記の特許文献1に開示されている同期検出回路が挙げられる。
図15は、特許文献1に開示されている同期検出回路の機能構成を示す図である。
同期検出回路1001は、相関手段1002、最大値位置検出手段1003及び信頼性測定手段1004を備える。
相関手段1002は、受信信号である入力信号と受信側において既知の同期信号との相互相関をとる。最大値位置検出手段1003は、その結果得られる相関値の列において最大値となる位置を検出し、信頼性測定手段1004は、最大値位置検出手段1003において検出された最大値の位置が正しい同期信号の位置かどうかを確定するために、その信頼性を測定し、例えば同期位置を示す同期パルス信号を出力する。
米国特許第6504578号明細書
また相関手段1002の出力を上述の同期検出のために用いると共に、マルチパスによる遅延波の様子を示す遅延プロファイルとして用いることもできる。
図16に示すように、同期検出回路1001の入力として伝送路歪を補償する波形等化部1011より前段の信号を用いると、同期検出と遅延プロファイル算出を両立することができる。しかしながらこの場合には、同期検出回路1001と波形等化部1011が共に伝送路歪を含んだ信号を用いるため、厳しいマルチパス環境下では同期検出回路1001による同期パルス信号と波形等化部1011のセンタータップ位置が一致しない状況が発生する。すなわち、同期検出回路1001と波形等化部1011がそれぞれ検出する主波が異なる状況が発生する。この状況では、波形等化部1011出力である復調出力と同期検出回路1001出力である同期パルスの位置がずれることになり、後段の誤り訂正部で正しく誤り訂正ができなくなる。
一方図17に示すように、同期検出回路1001の入力として伝送路歪を補償する波形等化部1011の出力を用いると、正確な同期タイミング信号検出ができる。これは同期検出回路1001の入力は伝送路歪を補償された信号であり、同期検出回路1001と波形等化部1011がそれぞれ検出する主波が異なる可能性を低減できるためである。しかしながらこの場合には、同期検出回路1001の入力はマルチパスによる遅延波が除去されており、遅延プロファイル算出ができない。このため、更に1系統の相関手段1002を設けて、波形等化部1011より前段の信号を用いて遅延プロファイル算出を行わなければならない。これはハードウェア規模の増大を招いてしまう。
本発明は、上述の問題を解決するべくなされたものであり、正確な同期タイミング信号検出と遅延プロファイル算出を両立する同期検出回路、同期検出方法及びプログラムを提供することを目的とする。
上記目的を達成するために、本発明に係る同期検出回路は、通常は伝送路歪を波形等化した後の信号を用いて同期タイミング検出を行い、周期的に伝送路歪を波形等化する前の信号を用いて同期タイミング検出するとともに遅延プロファイル算出を行うことを特徴とする。
また、上記目的を達成する信号検出方法は、同期タイミング検出を行う同期検出回路に用いられる同期検出方法であって、前記同期検出回路は、通常は伝送路歪を波形等化した後の信号を用いて同期タイミング検出を行い、周期的に伝送路歪を波形等化する前の信号を用いて同期タイミング検出するとともに遅延プロファイル算出を行うことを特徴とする。
また、上記目的を達成するプログラムは、同期タイミング検出を行う同期検出回路に用いられる同期検出処理を行わせるプログラムであって、前記同期検出処理は、通常は伝送路歪を波形等化した後の信号を用いて同期タイミング検出を行い、周期的に伝送路歪を波形等化する前の信号を用いて同期タイミング検出するとともに遅延プロファイル算出を行うことを特徴とする。
上記目的を達成する請求項1の同期検出回路の構成によれば、正確な同期タイミング信号検出を行うとともに、遅延プロファイル算出を行うことができる。
また上記目的を達成する請求項2の同期検出回路の構成によれば、相関手段を用いない小さな回路規模の構成でも正確な同期タイミング信号検出を行うとともに、遅延プロファイル算出を行うことができる。
また上記目的を達成する請求項3の同期検出回路の構成によれば、正確な同期タイミング信号検出を行うとともに、周期的にではなく常に遅延プロファイル算出を行うことができる。
また上記目的を達成する請求項4の同期検出回路の構成によれば、正確な同期タイミング信号検出を行うとともに、遅延プロファイル算出を行うことができる。
また上記目的を達成する請求項5の同期検出回路の構成によれば、相関手段を用いない小さな回路規模の構成でも正確な同期タイミング信号検出を行うとともに、大きな値を持つ遅延プロファイルについては確実に算出を行うことができる。
また上記目的を達成する請求項6の同期検出回路の構成によれば、同期タイミング信号検出の正確性を更に高めると共に、遅延プロファイル算出を行うことができる。
また上記目的を達成する請求項7の同期検出回路の構成によれば、相関手段を用いない小さな回路規模の構成でも正確な同期タイミング信号検出を行うとともに、遅延プロファイル算出を行うことができる。
また上記目的を達成する請求項8の同期検出回路の構成によれば、同期タイミング信号検出の正確性を更に高めると共に、遅延プロファイル算出を行うことができる。
また上記目的を達成する請求項9の同期検出回路の構成によれば、正確な同期タイミング信号検出を行うとともに、小さな回路規模で遅延プロファイル算出を行うことができる。
また上記目的を達成する請求項10の同期検出回路の構成によれば、正確な同期タイミング信号検出を行うとともに、周期的にではなく常に遅延プロファイル算出を行うことができる。
また上記目的を達成する請求項11の同期検出回路の構成によれば、正確な同期タイミング信号検出を行うとともに、算出した遅延プロファイルを記憶更新することができる。
また上記目的を達成する請求項12の同期検出方法によれば、正確な同期タイミング信号検出を行うとともに、遅延プロファイル算出を行うことができる。
また上記目的を達成する請求項13のプログラムによれば、正確な同期タイミング信号検出を行うとともに、遅延プロファイル算出を行うことができる。
以下、本発明の各実施形態について、図面を用いて詳細に説明する。
(実施の形態1)
図1は、本発明に係る同期検出回路を用いる放送受信装置の機能構成を示す図である。
放送受信装置1は、米国の地上波デジタル放送方式である、ATSC(Advanced Television Systems Committee)方式と呼ばれている単一搬送波の8値VSB(Vestigial Side Band)変調方式対応の受信装置である。機能的には、フロントエンド部2とバックエンド部3の2つに分けられる。
フロントエンド部2は、チューナ11、復調部12、同期検出回路13、波形等化部1011及び誤り訂正部14から構成される。
チューナ11は、受信したVSB変調放送波を選局する機能を有する。
復調部12は、選局されたVSB変調放送波を復調してVSB信号のシンボル列を出力する機能を有する。VSB信号のデータ構造については後で述べる。
同期検出回路13は、シンボル列からセグメント同期信号及びフィールド同期信号を検出すると共に、遅延プロファイルを算出する機能を有する。
波形等化部1011は、マルチパスや白色雑音によって歪められたシンボル列から、歪み成分を除去する機能を有する。
誤り訂正部14は、伝送路で生じた信号の符号誤りを訂正し、トランスポートストリームを出力する機能を有する。
バックエンド部3は、フロントエンド部2から出力されたトランスポートストリームを受けて、映像信号又は音声信号に変換して出力する機能を有する。
ここで、ATSC方式のVSBデータフレームについて説明する。
図2はATSC方式のVSBデータフレームのデータ構造を示したものである。
VSBデータフレームは第1フィールドと第2フィールドの2つのフィールドから構成される。
1フィールドは、313セグメントからなり、先頭のセグメントは、フィールド同期セグメントである。第1フィールドと第2フィールドの違いは、フィールド同期セグメントに含まれる3つのPN63シンボル列のうち、2番目のPN63シンボル列の極性が反転していることで識別できる。
1セグメントは、セグメント同期シンボル列(4シンボル)とデータシンボル列(828シンボル)から成る。1シンボルは、8VSBモードの場合、3ビット/シンボルである。
フィールド同期セグメントは、セグメント同期(4シンボル)、トレーニング信号(724シンボル)及び予約領域等(104シンボル)から成る。
トレーニング信号は、信号帯域内で擬似ランダムな値をとる擬似雑音信号である。トレーニング信号は、PN511シンボル列(511シンボル)、PN63シンボル列(63シンボル)が3つ(合計189シンボル)、2VSB、4VSB、8VSB、16VSB及びTC8VSBの5種類のVSBモードを識別するVSBモードシンボル列(24シンボル)から成る。
データセグメントを構成する各データシンボルは、8VSBモードの場合、映像、音声、データ等の情報を符号化したものを、+7、+5、+3、+1、−1、−3、−5、−7の8レベルの値で表される。
セグメント同期シンボル列及びフィールド同期シンボル列の各シンボルは、8VSBモードの場合、予約シンボル列の一部を除いて、+5、−5の2レベルの値で表される。
本実施形態において、同期検出回路13が検出する対象の信号は、上述したセグメント同期やトレーニング信号である。
次に、実施の形態1の同期検出回路13の機能構成について詳しく述べる。同期検出回路13以外の各機能部は従来技術を用いたものであり、詳細な説明は省略する。
図3は、同期検出回路13の機能構成を示す図である。
同期検出回路13は図15の同期検出回路1001において、データ選択手段25を加えた構成である。但し、図15の同期検出回路1001である相関手段1002と、最大値位置検出手段1003と、信頼性測定手段1004で構成される部分を同期タイミング検出手段26として再定義している。またデータ選択手段25は、遅延手段21と、セレクタ22と、カウンタ23とで構成される。
遅延手段21は遅延合わせのため、復調部12の出力を波形等化部1011の処理遅延分だけ遅延させる。カウンタ23はフィールド周期をカウントし、0か1の選択信号を出力する。例えば16フィールド中、15フィールドは0を、1フィールドは1を出力する。セレクタ22はこの選択信号が0の時には波形等化部1011の出力を選択し、1の時には復調部12の出力を選択する。
相関手段1002は、逐次入力されるシンボル列と既知のシンボル列(以下、単に参照シンボル列と呼ぶ。)との相互相関をとる機能を有する。
図4は、相関手段1002の構成の一例を示した図である。相関手段1002は、相関をとる長さ分だけの遅延部27と、参照シンボル列入力部28と、相関をとる長さ分だけの乗算器29と、加算器30とで構成される。
図4に示す相関手段1002は、入力信号であるシンボル列を、シフトレジスタ等で構成された遅延部を用いて1シンボルずつ遅延させることで、シンボル列と、参照シンボル列入力部に入力された参照シンボル列との照合位置を1つずつずらして、畳み込み演算を行い、その演算結果である相関値を逐次出力する。図4に示す構成は、従来の相関器と同様であり、詳細な説明は省略する。
本実施形態では、トレーニング信号の一部を参照シンボル列として用いる。
最大値位置検出手段1003は、相関手段1002において入力シンボル列と参照シンボル列との相互相関をとった結果得られる、相関値の列(以下、単に相関値列と呼ぶ。)から、最大値とみなされる相関値の、当該相関値列上の位置を検出する機能を有する。
図5は、相関手段1002により入力シンボル列と参照シンボル列との相互相関をとった結果得られた相関値列の一例を、グラフ化した図である。図5はセレクタ22で復調部12の出力を選択した場合に得られる相関値列の一例であり、主波(T=9)の2シンボル後に大きな遅延波(T=11)が存在していることが分かる。これを遅延プロファイルとして用いることができる。なおセレクタ22で波形等化部1011の出力を選択した場合には遅延波(T=11)は除去されており、主波(T=9)以外の相関値は小さな値に抑圧される。
図5の場合、最大値位置検出手段1003は、T=9における相関値=185(S21)を最大値として検出し、T=9を最大値位置として出力する。
信頼性測定手段1004は、例えば所定のフィールド数連続で最大値位置が同一であった場合に同期検出ができたとして、波形等化部の入力信号にタイミングを合わせて同期パルスを出力する。この機能は通常、後方保護と呼ばれる。同期パルスはフィールド同期セグメントとセグメント同期シンボルを示すものである。
また相関手段1002は前述の選択信号が1のとき、すなわち復調部12の出力が選択されているフィールドに関しては遅延プロファイルを算出していることになる。
以上の構成により、通常は波形等化部1011の出力に対する相関をとって正確な同期タイミング信号検出を行い、周期的に復調部12の出力に対する相関をとって遅延プロファイル算出を行うことができる。
なお信頼性測定手段1004には後方保護に加えて、前方保護と呼ばれる機能を通常有している。前方保護とは、同期が確立して同期パルスを出力している状態で、所定のフィールド数連続で最大値位置が異なる場合に同期が外れたとして同期パルスの出力を停止する機能である。復調部12の出力を選択するフィールドでは最大値位置が異なる確率が高まるが、前方保護により同期外れを防止することができる。
更に図3の同期検出回路13に遅延プロファイル記憶手段24を追加しても良い。遅延プロファイル記憶手段24は、相関手段1002が遅延プロファイルを生成しているフィールドに関して、相関手段1002の出力を最新の遅延プロファイルとして記憶更新する。遅延プロファイル記憶手段24は1フィールド全てを記憶しても良く、回路規模削減のため信頼性測定手段1004から出力される同期パルスを用いて、T=9の最大値付近のみを記憶しても良い。
<変形例1>
本発明は、次に示す遅延プロファイル算出を行うものであってもよい。
図6は、変形例1における同期検出回路31の機能構成を示す図である。
同期検出回路31は図3の同期検出回路13において、同期タイミング検出手段34の最大値位置検出手段1003を上位位置検出手段32に置き換え、ループフィルタ33を2個加えた構成である。
以下、図3の同期検出回路13との動作の違いのみを説明する。上位位置検出手段32は相関手段1002で算出した相関値を観測して、例えば最大値と第2位の位置を検出して、それぞれを2個のループフィルタ33に出力する。
図7に、ループフィルタ33の構成を示す。ループフィルタ33は乗算器41と、加算器42と、参照シンボル列生成手段43と、位置情報更新手段44と、リセットホールド信号生成手段45と、フリップフロップ46とで構成される。
位置情報更新手段44は前述の選択信号が1のとき、すなわち復調部12の出力が選択されているフィールドにおいて、前述の最大値あるいは第2位の位置情報を更新する。リセットホールド信号生成手段45は位置情報更新手段44から出力される位置情報によって、相関をとる先頭シンボルの直前にリセット信号を生成し、相関をとる最終シンボルの直後からホールド信号を生成する。すなわち、最大値あるいは第2位の相関値が得られるように信号の生成タイミングを調整する。参照シンボル列生成手段43はリセット信号によって参照シンボルの出力開始タイミングを決定して、参照シンボルを出力する。乗算器41は遅延手段21の出力データと参照シンボルの乗算を行い、加算器42はこの乗算結果とフリップフロップ46との加算を行う。フリップフロップ46はこの加算結果を記憶する。但し、フリップフロップ46はリセット信号で0にリセットし、ホールド信号で値を保持する。
以上の構成により、最大値あるいは第2位の相関値を毎フィールド算出することができる。すなわち相関値上位2波に関する遅延プロファイルを小さな回路規模で算出できる。この変形例1では、同期検出を行う構成としては相関を用いる必要はなく、他の構成で同期タイミング位置、次に確からしいタイミング位置をそれぞれ上述の最大値、第2位の代わりに用いて良い。
また上位位置検出手段32で、例えば相関値の上位10位までの位置を検出し、ループフィルタ33を10個設ければ相関値上位10波に関する遅延プロファイルを算出できる。相関値上位の何波の遅延プロファイルを算出するかは任意である。
<変形例2>
本発明は、次に示す遅延プロファイル算出を行うものであってもよい。
図8は、変形例2における同期検出回路41の機能構成を示す図である。
同期検出回路41は図15の同期検出回路1001において、ループフィルタ33を2個加えた構成である。
以下、図15の同期検出回路1001との動作の違い、すなわちループフィルタ33の動作のみを説明する。
図7のループフィルタ33において、変形例2では乗算器41への入力が遅延手段21から復調部12に置き換わる。また位置情報更新手段44への入力はループフィルタ33の2つとも相関最大値(1位)の位置となる。例として、最大値の位置、及びその1シンボル後の遅延プロファイルを算出する場合を考える。
位置情報更新手段44は毎フィールド、前述の最大値の位置情報を更新する。リセットホールド信号生成手段45は変形例1と同様にして、最大値あるいはその1シンボル後の相関値が得られるように信号の生成タイミングを調整する。
以上の構成により、最大値あるいはその1シンボル後の相関値を毎フィールド算出することができる。この変形例2では、同期検出を行う構成としては相関を用いる必要はなく、例えば特開平10−224338や特開2002−26887に示された相関を用いないものでも良い。この場合には、ループフィルタ33は最大値位置検出手段1003から出力される相関最大値(1位)の位置の代わりに、同期位置を示す情報を用いれば遅延プロファイルを算出できる。これにより相関手段1002が不要となり、小さな回路規模で遅延プロファイルを算出できる。
また、相関最大値に対して前後何シンボルずれた遅延プロファイルを算出するかは任意である。ループフィルタ33を10個設ければ、選ばれた10シンボル分の遅延プロファイルを算出できる。何シンボル分の遅延プロファイルを算出するかは任意である。
<変形例3>
本発明は、次に示す遅延プロファイル算出を行うものであってもよい。
図9は、変形例3の同期検出回路51の機能構成を示す図である。
同期検出回路51は図3の同期検出回路13において、セレクタ22、及びカウンタ23を削除し、同期タイミング検出手段53の相関手段1002の構成が変わって相関手段52に置き換えた構成である。
図10に、相関手段52の構成を示す。相関手段52は図4の相関手段1002において、相関をとる長さ分だけの遅延部27がもう1系等分加えて、相関をとる長さ分だけのセレクタ61を加えた構成である。
以下、図3の同期検出回路13との動作の違いのみを説明する。波形等化部1011の出力が相関手段52の一方の遅延部27の群、すなわちシフトレジスタに入力され、遅延手段21の出力が他方の遅延部27の群、すなわちシフトレジスタに入力される。セレクタ61が、双方のシフトレジスタの入力と各遅延部27の出力をシフトレジスタへのデータ入力の倍速で切り替える。乗算器29と加算器30での演算も倍速で行われる。その結果、相関手段52からは波形等化部1011の出力を用いた相関値と遅延手段21の出力を用いた相関値が倍速で1シンボル毎に交互に出力される。すなわち、同期タイミング検出に用いる相関値と遅延プロファイルが倍速で1シンボル毎に交互に出力されることになる。
なお、相関手段52を図11の構成に置き換えても良い。相関手段52は図4の相関手段1002において、2つのメモリ71と、セレクタ72を加えた構成である。2つのメモリ71には、それぞれ波形等化部1011の出力、遅延手段21の出力が順次書き込まれる。書き込みと並行して、メモリ71から書き込みの倍速で順次データが読み出される。2つのメモリ71のデータ読み出しは双方の読み出しが同時に行われないように、周期的に切り替えられる。セレクタ72が、読み出しが行われているメモリ71の読み出しデータを選択する。遅延部27の群のシフトレジスタ動作、乗算器29と加算器30での演算も倍速で行われる。その結果、相関手段52からは波形等化部1011の出力を用いた相関値と遅延手段21の出力を用いた相関値が倍速で周期的に交互に出力される。すなわち、同期タイミング検出に用いる相関値と遅延プロファイルが倍速で周期的に交互に出力されることになる。
また図9において前述の相関値出力の内、最大値位置検出手段1003は波形等化部1011の出力を用いた相関値のみを入力として選択する。
以上の構成により、常に波形等化部1011の出力に対する相関をとって正確な同期タイミング信号検出を行うと共に、常に復調部12の出力に対する相関をとって、毎フィールド遅延プロファイル算出を行うことができる。
更に図9の同期検出回路51に、遅延プロファイル記憶手段24を追加しても良い。遅延プロファイル記憶手段24は、相関手段1002が遅延プロファイルを生成しているタイミングに関して、相関手段1002の出力を最新の遅延プロファイルとして記憶更新する。遅延プロファイル記憶手段24は1フィールド全てを記憶しても良く、回路規模削減のため信頼性測定手段1004から出力される同期パルスを用いて、T=9の最大値付近のみを記憶しても良い。
<変形例4>
本発明は、次に示す遅延プロファイル算出を行うものであってもよい。
図12は、変形例4の放送受信装置81の機能構成を示す図である。
放送受信装置81は図1の放送受信装置1において、フロントエンド部2の構成が変わってフロントエンド部82に置き換えた構成である。フロントエンド部82は図1のフロントエンド部2において、波形等化部1011と同期検出回路13の構成が変わって、それぞれ波形等化部83、同期検出回路113に置き換えた構成である。
図13に、波形等化部83の構成を示す。波形等化部83は図4の相関手段1002において、参照シンボル入力部26を係数生成部91に置き換え、センタータップ出力を等化前信号として出力する機能を追加した構成である。なお図13に示す構成は、等化前信号を出力する機能を追加した以外は従来の波形等化部1011と同様であり、詳細な説明は省略するが、等化前信号が等化後信号と処理遅延が合っていることが重要である。
このことにより図14に示すように、同期検出回路84は図3の同期検出回路13において、遅延合わせのための遅延手段21を削除することができる。
以上の構成により、通常は波形等化部1011の出力に対する相関をとって正確な同期タイミング信号検出を行い、周期的に復調部12の出力に対する相関をとって遅延プロファイル算出を行うことができる上に、回路規模を削減できる。
同様にして図12の放送受信装置81の構成では、図6の同期検出回路31、及び図9の同期検出回路51においても、遅延合わせのための遅延手段21を削除することができる。図8の同期検出回路41は元々遅延合わせを図7のループフィルタ33におけるリセットホールド信号生成手段44で行っており、回路規模削減の効果はないが、放送受信装置81の構成で同一の機能を実現できることはもちろんである。
なお、本発明は、上記各実施の形態で説明した内容に限定されないことは勿論である。すなわち、
(1)ATSC規格の信号を受信する場合に限らず、誤り訂正部以前で同期検出を行う場合に同様にして、正確な同期タイミング検出と遅延プロファイル算出を両立できる。
(2)変形例1における図6の同期検出回路31において、上位位置検出手段32が最大値と第2位の位置を出力する構成としたが、例えば第2位の位置の代わりに最大値との差分を出力する構成としても良く、位置が分かるならばどのような形式でも良い。
(3)実施の形態1における図3の同期検出回路13、変形例1における図6の同期検出回路31、及び変形例3における図9の同期検出回路51において、遅延手段21を削除しても良い。その場合、等化前信号を処理するときに等化後信号との遅延差を考慮した動作をすれば、同一の機能を実現できる。
(4)実施の形態1における図3の同期検出回路13、変形例1における図6の同期検出回路31、及び変形例4における図14の同期検出回路84において、カウンタ23は例えば最大値位置検出手段1003や最大値位置検出手段32に通常有しているカウンタと共用しても良い。
本発明に係る同期検出回路は、地上波デジタル放送受信装置や、無線受信機等に適用することができる。
実施の形態1における放送受信装置の機能構成の一例を示す図 ATSC方式のVSBデータフレームのデータ構造を示す図 実施の形態1における同期検出回路の構成の一例を示した図 実施の形態1における相関手段の構成の一例を示した図 入力シンボル列と参照シンボル列との相互相関をとった結果得られた相関値列の一例を、グラフ化した図 変形例1における同期検出回路の構成の一例を示した図 変形例1におけるループフィルタの構成の一例を示した図 変形例2における同期検出回路の構成の一例を示した図 変形例3における同期検出回路の構成の一例を示した図 変形例3における相関手段の構成の一例を示した図 変形例3における相関手段の構成の他の一例を示した図 変形例4における放送受信装置の機能構成の一例を示す図 変形例4における波形等化部の機能構成の一例を示す図 変形例4における同期検出回路の構成の一例を示した図 従来の同期検出回路の構成を示した図 従来の放送受信装置の機能構成の一例を示す図 従来の放送受信装置の機能構成の他の一例を示す図
符号の説明
1,81 放送受信装置
2,82 フロントエンド部
3 バックエンド部
11 チューナ
12 復調部
13,31,41,51,84,113,1001 同期検出回路
14 誤り訂正部
21 遅延手段
22,61,72 セレクタ
23 カウンタ
24 遅延プロファイル記憶手段
25,95 データ選択手段
26,34,53 同期タイミング検出手段
27 遅延部
28 参照シンボル列入力部
29,41 乗算器
30,42 加算器
32 上位位置検出手段
33 ループフィルタ
43 参照シンボル列生成手段
44 位置情報更新手段
45 リセットホールド信号生成手段
46 フリップフロップ
52,1002 相関手段
71 メモリ
83,1011 波形等化部
91 係数生成部
1003 最大値位置検出手段
1004 信頼性測定手段

Claims (13)

  1. 通常は伝送路歪を波形等化した後の信号を用いて同期タイミング検出を行い、
    周期的に伝送路歪を波形等化する前の信号を用いて同期タイミング検出するとともに遅延プロファイル算出を行うことを特徴とする同期検出回路。
  2. 伝送路歪を波形等化した後の信号を用いて同期タイミング検出を行うとともに、
    同期タイミング位置に従って、伝送路歪を波形等化する前の信号と、前記伝送路歪を波形等化する前の信号に含まれる参照信号値列との相互相関を取ることにより遅延プロファイル算出を行うことを特徴とする同期検出回路。
  3. 入力された入力信号値列に含まれる参照信号値列に基づいて、同期検出を行う同期検出回路であって、
    伝送路歪を波形等化した後の信号と前記参照信号値列との相互相関を、前記伝送路歪を波形等化した後の信号の入力速度より速く行って同期タイミング検出を行い、
    空き時間に伝送路歪を波形等化する前の信号と前記参照信号値列との相互相関を、前記伝送路歪を波形等化する前の信号の入力速度より速く行って遅延プロファイル算出を行うことを特徴とする同期検出回路。
  4. 前記同期検出回路は、入力された入力信号値列に含まれる参照信号値列に基づいて同期検出を行うものであって、
    通常は伝送路歪を波形等化した後の信号を選択し、周期的に伝送路歪を波形等化する前の信号を選択して出力するデータ選択手段と、
    前記データ選択手段の出力データと前記参照信号値列との相互相関を取って同期タイミング検出を行い、相互相関値の内前記波形等化する前の信号を用いた値を遅延プロファイルとして算出する同期タイミング検出手段と、を備えることを特徴とする請求項1に記載の同期検出回路。
  5. 通常は伝送路歪を波形等化した後の信号を選択し、周期的に伝送路歪を波形等化する前の信号を選択して出力するデータ選択手段と、
    前記データ選択手段の出力データを用いて同期タイミング検出を行うとともに、同期タイミングの上位候補位置を出力する同期タイミング検出手段と、
    前記上位候補位置に従って、伝送路歪を波形等化する前の信号と、前記伝送路歪を波形等化する前の信号に含まれる参照信号値列との相互相関を取ることにより遅延プロファイル算出を行う遅延プロファイル算出手段と、を備えることを特徴とする請求項1に記載の同期検出回路。
  6. 前記同期タイミング検出手段は、前記データ選択手段の出力データと前記参照信号値列との相互相関を取ることにより同期タイミング検出を行うことを特徴とする請求項5に記載の同期検出回路。
  7. 伝送路歪を波形等化した後の信号を用いて同期タイミング検出を行う同期タイミング検出手段と、
    前記同期タイミング位置に従って、伝送路歪を波形等化する前の信号と、前記伝送路歪を波形等化する前の信号に含まれる参照信号値列との相互相関を取ることにより遅延プロファイル算出を行う遅延プロファイル算出手段と、を備えることを特徴とする請求項2に記載の同期検出回路。
  8. 前記同期タイミング検出手段は、前記伝送路歪を波形等化した後の信号と前記参照信号値列との相互相関を取ることにより同期タイミング検出を行うことを特徴とする請求項7に記載の同期検出回路。
  9. 前記遅延プロファイル算出手段は、前記伝送路歪を波形等化する前の信号と前記参照信号値列との各乗算結果を累積加算するループフィルタにより構成されることを特徴とする請求項5または7に記載の同期検出回路。
  10. 伝送路歪を波形等化した後の信号と前記参照信号値列との相互相関を、前記伝送路歪を波形等化した後の信号の入力速度より速く行って同期タイミング検出を行い、空き時間に伝送路歪を波形等化する前の信号と前記参照信号値列との相互相関を、前記伝送路歪を波形等化する前の信号の入力速度より速く行って遅延プロファイル算出を行う同期タイミング検出手段を備えることを特徴とする請求項3に記載の同期検出回路。
  11. 前記同期検出回路は更に、
    前記同期タイミング検出手段で算出された遅延プロファイルを記憶する遅延プロファイル記憶手段を備えることを特徴とする請求項4または10に記載の同期検出回路。
  12. 同期タイミング検出を行う同期検出回路に用いられる同期検出方法であって、
    前記同期検出回路は、通常は伝送路歪を波形等化した後の信号を用いて同期タイミング検出を行い、
    周期的に伝送路歪を波形等化する前の信号を用いて同期タイミング検出するとともに遅延プロファイル算出を行うことを特徴とする同期検出方法。
  13. 同期タイミング検出を行う同期検出回路に用いられる同期検出処理を行わせるプログラムであって、
    前記同期検出処理は、通常は伝送路歪を波形等化した後の信号を用いて同期タイミング検出を行い、
    周期的に伝送路歪を波形等化する前の信号を用いて同期タイミング検出するとともに遅延プロファイル算出を行うことを特徴とするプログラム。
JP2004148657A 2004-05-19 2004-05-19 同期検出回路、同期検出方法及びプログラム Pending JP2005333300A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004148657A JP2005333300A (ja) 2004-05-19 2004-05-19 同期検出回路、同期検出方法及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004148657A JP2005333300A (ja) 2004-05-19 2004-05-19 同期検出回路、同期検出方法及びプログラム

Publications (1)

Publication Number Publication Date
JP2005333300A true JP2005333300A (ja) 2005-12-02

Family

ID=35487664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004148657A Pending JP2005333300A (ja) 2004-05-19 2004-05-19 同期検出回路、同期検出方法及びプログラム

Country Status (1)

Country Link
JP (1) JP2005333300A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267631A (ja) * 2008-04-23 2009-11-12 Sony Corp 受信装置および受信方法、並びにプログラム
US8228969B2 (en) 2007-10-18 2012-07-24 Sony Corporation Pseudo-echo cancellation processing apparatus, pseudo-echo cancellation method and digital-broadcast receiving apparatus
WO2018154753A1 (ja) 2017-02-27 2018-08-30 三菱電機株式会社 タイミング推定装置およびタイミング推定方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8228969B2 (en) 2007-10-18 2012-07-24 Sony Corporation Pseudo-echo cancellation processing apparatus, pseudo-echo cancellation method and digital-broadcast receiving apparatus
JP2009267631A (ja) * 2008-04-23 2009-11-12 Sony Corp 受信装置および受信方法、並びにプログラム
JP4721074B2 (ja) * 2008-04-23 2011-07-13 ソニー株式会社 受信装置および受信方法、並びにプログラム
US8422603B2 (en) 2008-04-23 2013-04-16 Sony Corporation Signal receiving apparatus, signal receiving method and signal receiving program
WO2018154753A1 (ja) 2017-02-27 2018-08-30 三菱電機株式会社 タイミング推定装置およびタイミング推定方法
US10680666B2 (en) 2017-02-27 2020-06-09 Mitsubishi Electric Corporation Timing estimation device and timing estimation method

Similar Documents

Publication Publication Date Title
US8121185B2 (en) Double equalizer for multi-path rejection
US6768517B2 (en) Repetitive-PN1023-sequence echo-cancellation reference signal for single-carrier digital television broadcast systems
US7924952B2 (en) Signal detection device, signal detection circuit, signal detection method, and program
KR100452860B1 (ko) 훈련 신호를 이용한 적응 등화기용 필터 탭 길이 조정장치 및 방법
JPH09205565A (ja) フィールド同期信号検出回路及びその方法
JPH09200567A (ja) データセグメント同期検出回路及びその方法
US7133481B2 (en) Synchronization detection apparatus
KR101019481B1 (ko) 타이밍 복구 장치 및 방법
JP2005333300A (ja) 同期検出回路、同期検出方法及びプログラム
JP4664602B2 (ja) デジタルtv受信機のvsb同期信号検出回路
US8948333B2 (en) Clock frequency error detecting device
US6614487B2 (en) Apparatus and method for detecting synchronizing signal of digital TV
WO2003036854A1 (en) Apparatus and method for using training sequences to estimate timing error in a digital signal receiver
US20060203929A1 (en) Apparatus and method of detecting a sync signal and a VSB receiver using the same
JP2005333301A (ja) 受信装置、受信方法及びプログラム
KR100584475B1 (ko) 디지털 텔레비젼 타이밍 옵셋 보상 알고리즘
US9825783B1 (en) Method and circuit for estimating channel state and associated receiver
US9191195B2 (en) Circuit and method for calculating error of sampling clock, and signal receiving circuit and method
US20100045873A1 (en) Vsb demodulating apparatus and television receiver
KR101181778B1 (ko) 채널 등화 방법 및 장치, 이를 적용한 디지털 방송 수신시스템
KR20030069805A (ko) 디지털 복조장치 및 동기검출방법
JP5338409B2 (ja) 遅延プロファイル推定装置、及び画像表示装置
JP2008278364A (ja) デジタル放送受信装置
KR100239469B1 (ko) 디지탈 티브이의 동기 복원장치
JP2008011462A (ja) 復調装置