JP2008278364A - デジタル放送受信装置 - Google Patents
デジタル放送受信装置 Download PDFInfo
- Publication number
- JP2008278364A JP2008278364A JP2007121624A JP2007121624A JP2008278364A JP 2008278364 A JP2008278364 A JP 2008278364A JP 2007121624 A JP2007121624 A JP 2007121624A JP 2007121624 A JP2007121624 A JP 2007121624A JP 2008278364 A JP2008278364 A JP 2008278364A
- Authority
- JP
- Japan
- Prior art keywords
- period
- output
- correlation
- guard
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】演算処理量を低減して、回路規模を縮小することが可能なデジタル放送受信装置を提供する。
【解決手段】相関値出力部500−1は、複素乗算回路815と、移動平均回路820との間に複素乗算回路815の出力を受けて正負判定処理を実行する正負判定回路835を設ける。正負判定回路835は、複素乗算回路815の出力を受けて、複素乗算回路815の乗算結果の信号値が正、負あるいは0を判定して、その判定結果を出力する。遅延メモリ805によって遅延後の信号のガードインターバルの出力タイミングと遅延前の有効シンボルの部分とがそれぞれ一致すると、この期間における信号の相関は高くなる。すなわち、複素乗算した信号は、波形が常に正の値となる。移動平均回路820は、正負判定回路からの2ビット幅の符号データを受けて移動平均処理する。
【選択図】図4
【解決手段】相関値出力部500−1は、複素乗算回路815と、移動平均回路820との間に複素乗算回路815の出力を受けて正負判定処理を実行する正負判定回路835を設ける。正負判定回路835は、複素乗算回路815の出力を受けて、複素乗算回路815の乗算結果の信号値が正、負あるいは0を判定して、その判定結果を出力する。遅延メモリ805によって遅延後の信号のガードインターバルの出力タイミングと遅延前の有効シンボルの部分とがそれぞれ一致すると、この期間における信号の相関は高くなる。すなわち、複素乗算した信号は、波形が常に正の値となる。移動平均回路820は、正負判定回路からの2ビット幅の符号データを受けて移動平均処理する。
【選択図】図4
Description
この発明は、デジタル放送受信装置に関し、より特定的には、地上波デジタル放送の復調において直交周波数分割多重(OFDM:Orthogonal Frequency Division Multiplexing)伝送方式の受信信号の有効シンボル期間長およびガード期間長を判定する復調部に関する。
近年、移動体端末向けのデジタル音声放送や、地上系のデジタルテレビ放送において、OFDM伝送方式が注目されている。
このOFDM伝送方式は、伝送するデジタルデータで互いに直交する多数の副搬送波(以下、サブキャリアとも称する)を変調し、それらの変調波を多重して伝送する方式である。OFDM方式は、使用するサブキャリアの数が数百〜数千と多くなると、各々の変調波のシンボル周期が極めて長くなるため、マルチパス干渉の影響を受けにくいという特徴を有している。
OFDM伝送方式では、伝送データを数百〜数千のサブキャリアに分散して変調することから、各サブキャリアの変調シンボルレートは極めて低くなり、1シンボル期間は極めて長くなる。
さらに、有効シンボル期間の前にガードインターバルを設定することにより、マルチパス干渉の影響を効果的に除去することができる。
図12は、OFDM変調信号を説明するための波形図である。
図12を参照して、ガードインターバルG0は有効シンボルS0の後半の部分G0#を巡回的に複写して形成する。マルチパス干渉の遅延時間がガードインターバルの期間(ガード期間)内であれば、復調時に有効シンボルの信号のみを復調することで、遅延した隣接シンボルによる符号間干渉を防ぐことができる。なお、伝送シンボル期間(単にシンボル期間とも称する)は、ガード期間と有効シンボル期間との和である。
図12を参照して、ガードインターバルG0は有効シンボルS0の後半の部分G0#を巡回的に複写して形成する。マルチパス干渉の遅延時間がガードインターバルの期間(ガード期間)内であれば、復調時に有効シンボルの信号のみを復調することで、遅延した隣接シンボルによる符号間干渉を防ぐことができる。なお、伝送シンボル期間(単にシンボル期間とも称する)は、ガード期間と有効シンボル期間との和である。
日本方式地上デジタルTV放送の場合、有効シンボル期間は3種類ある。有効シンボル期間をサブキャリア数で表わすと、モード1が2048であり、モード2が4096であり、モード3が8192である。
また、1つの有効シンボル期間に施される高速フーリエ変換(FFT:Fast Fourier Transform)の周波数帯域は、いずれのモードにおいても8.192MHzに設定されている。この周波数帯域は、基本サブキャリア周波数にサブキャリア数を乗じたものであることから、各モードの基本サブキャリア周波数は、モード1、モード2、モード3でそれぞれ、4kHz、2kHz、1kHzとなる。
したがって、モード1、モード2、モード3の各有効シンボル期間はそれぞれ、250μs、500μs、1msとなる。
また、ガード期間に関しては4種類ある。ガード期間は有効シンボル期間の1/4、1/8、1/16、1/32の4種類である。すなわち、有効シンボル期間とガード期間との単純な組み合わせを考えると12通りの組み合わせが考えられる。
したがって、受信されたOFDM変調信号を正しく復調するためには、ガード期間をその長さに合わせて削除し、また有効シンボル期間に合せたFFT(高速フーリエ変換)を行なう必要があるため、いずれのモードに対応する有効シンボル期間およびガード期間の組合せでOFDM変調信号が伝送されているかが不明の場合には、正しく信号を復調できるように受信側でまず信号の伝送モードを識別判定する必要がある(例えば、特許文献1参照)。
すなわち、受信側に伝送されたOFDM変調信号について、複数の有効シンボル期間と複数のガード期間との組み合わせにより生じる複数の受信信号パターンの中から伝送されたOFDM変調信号の受信信号パターンを特定して、特定された受信信号パターンを受信するために必要な有効シンボル期間およびガード期間を設定する必要がある。
図13は、有効シンボル期間およびガード期間の判定回路を備えた従来の相関回路の構成の一部を示すブロック図である。なお、以下において、有効シンボル期間およびガード期間の判定回路を、モード/ガードインターバル判定部とも称する。
図13を参照して、入力端子には、チューナによって受信され、直交復調回路、A/D変換器(いずれも図示せず)を経由したI/Q成分で構成されたOFDM信号が入力される。具体的には、同相検波軸信号(I信号)と直交検波軸信号(Q信号)とが入力される。
モード/ガードインターバル判定部700は、複数の受信信号パターンにそれぞれ対応して設けられ、対応する受信信号パターンに応じた相関値を出力する複数の相関値出力部800−1〜800−nと、複数の相関値出力部800−1〜800−nの相関値出力を受けて、比較し比較結果に基づいて受信したOFDM信号がいずれの受信信号パターンであるかを特定して、特定された受信信号パターンに対応する有効シンボル期間とガード期間とを推定して出力する比較部900とを含む。
複数の相関値出力部800−1〜800−n(以下、総称して相関値出力部800とも称する)は、それぞれ対応する受信信号パターンに従った有効シンボル期間およびガード期間等が設定されている点が異なり、それぞれの相関値出力部800の機能は同一であるので、一例として相関値出力部800−1の構成について説明する。
図14は、相関値出力部800−1の概略ブロック図である。
図14を参照して、相関値出力部800−1は、対応する有効シンボル期間TDATAだけ信号遅延を行なう遅延メモリ805と、遅延メモリ805の出力を受けて共役複素数を出力する共役部810と、入力端子から入力された信号と、遅延メモリ805および共役部810を介して遅延した信号との複素乗算を実行して相関を取る複素乗算回路815と、ガード期間の平均値を連続して出力する移動平均回路820とを含む。
図14を参照して、相関値出力部800−1は、対応する有効シンボル期間TDATAだけ信号遅延を行なう遅延メモリ805と、遅延メモリ805の出力を受けて共役複素数を出力する共役部810と、入力端子から入力された信号と、遅延メモリ805および共役部810を介して遅延した信号との複素乗算を実行して相関を取る複素乗算回路815と、ガード期間の平均値を連続して出力する移動平均回路820とを含む。
また、相関値出力部800−1は、移動平均回路820の出力を対応する伝送シンボル期間(シンボル期間)TSYMBOL(シンボル期間TSYMBOL=有効シンボル期間TDATA+ガード期間TGI)毎にフィードバック加算処理するフィードバック型フィルタ825と、いわゆる搬送波の残骸周波数の影響を除去するためのI/Q成分について平方和処理する平方和回路830とを含む。
再び図13を参照して、比較器900は、複数の有効シンボル期間長および複数のガード期間の組合せにそれぞれ対応する複数の相関値出力部800−1〜800―nからの相関値出力をそれぞれ受けて、複数の相関値出力部からの相関値出力の複数のピーク値を比較して最大ピーク値を検出し、最大ピーク値を示す相関値出力部800を判定(特定)する。
この判定結果に基づいて、受信したOFDM信号に対応する受信信号パターンを特定して、特定した受信信号パターンに対応する有効シンボル期間およびガード期間の組合せを推定する。
そして、比較器900は、各回路ブロックに対して推定された有効シンボル期間TDATAおよびガード期間TGIの設定を行なう。
図15は、図13の従来のモード/ガードインターバル判定部700の動作を説明するための動作波形図である。
図15を参照して、図示しないA/D変換器から与えられる信号は、各有効シンボルS0,S1,・・・の先頭に、各々ガードインターバルG0,G1,・・・が付加されている。ガードインターバルG0,G1,・・・は、図15で示したように、有効シンボルS0,S1,・・・の最後尾の部分G0#,G1#,・・・をそれぞれ複写したものである。
したがって、遅延メモリ805によって有効シンボル期間TDATA遅延させると、遅延後の信号のガードインターバルG0,G1,・・・の出力タイミングと遅延前の有効シンボルの部分G0#,G1#,・・・とがそれぞれ一致する。GnとGn#(nは自然数)とは複写関係にあるので、この期間における信号の相関は高くなる。すなわち、複素乗算した信号X1(t)は、信号の相関が高くなる結果波形が常に正の値となる。
一方、他の期間においては、OFDM信号は、図15に示すように、ノイズ性の信号であるので相関は低くなる。すなわち、複素乗算したX1(t)は、信号の相関が取れないため離散的に正あるいは負の値とになる。
このため、図15に示すように、複素乗算したI信号およびQ信号である信号X1(t)が入力される移動平均回路820の出力信号である信号X2(t)は、ガードインターバルG0,G1,・・・の開始タイミングから次第に変化し、有効シンボル期間終了のタイミングでピーク値をとる。
図16は、相関値出力部800から比較器に入力される相関値出力のピーク値を説明する図である。
図16(a)参照して、入力されたOFDM信号について、各有効シンボルS1,S2,・・・の先頭にガードインターバルG1,G2,・・・がそれぞれ付加されている。ガードインターバルG1,G2,・・・は、先述のように、有効シンボルS1,S2,・・・内の最後尾の部分G1#,G2#,・・・のデータを複写したものである。
入力されたOFDM信号が図14で説明した遅延メモリ805に与えられると、設定されたモードに対応する有効シンボル期間TDATA分の遅延量だけ遅延されたOFDM信号(図16(b)参照)が出力される。
このとき、遅延メモリ805の遅延量と有効シンボル期間TDATAとが等しい場合には、遅延されたOFDM信号におけるガードインターバルG1,G2,・・・のデータと入力されたOFDM信号におけるガードインターバルG1#,G2#,・・・のデータとが一致する。このため、信号の相関が高くなり上述したように移動平均回路820の出力は、ガードインターバルにおいて高い値となる。
そして、この移動平均回路820の出力は、後段のフィードバック型フィルタ825を介してシンボル毎にフィードバック加算処理されて増幅され、I/Q成分の平方和回路830を介して相関値出力される。
具体的には、図16(c)に示すように、ガードインターバル開始のタイミングから増加し、入力されたOFDM信号の伝送シンボル期間終了のタイミングでピーク値をとる。
この相関値出力部の出力値(図16(c))は、比較器900に与えられる。なお、本例においては、一例として入力されたOFDM信号の受信信号パターンに対応した相関値出力部800−1から相関値が出力されているものとする。
ここで、比較器900は、他の相関値出力部の出力値のピーク値と比較して、最大のピーク値を出力した相関値出力部を判定する。図16(c)のように、遅延メモリ805の遅延量と有効シンボル期間TDATAとが一致しているときには、相関値出力部から出力された相関値は、大きいピーク値を示す。
複数の相関値出力部からのそれぞれの相関値のピーク値を比較して、ピーク値が最大の相関値出力部を判定して、判定結果に基づいてピーク値の最大値を与えるモードおよびガードインターバルの組合せすなわち有効シンボル期間TDATAとガード期間TGIとを各回路に設定する。
次に、入力されたOFDM信号の受信信号パターンと、相関値出力部に設定された遅延メモリの遅延量と有効シンボル期間とが不一致の場合を考える。例えば、相関値出力部800−2を例として説明する。
図16(d)では、遅延メモリ805の遅延量は、有効シンボル期間よりも短いとする(図16(d)参照)。この場合は、遅延メモリ805の出力におけるガードインターバルG1,G2,・・・と有効シンボル期間のガードインターバルG1#,G2#,・・・とは全く一致しないことから、相関は低くなり(図16(e)参照)、移動平均回路820においてピークは検出されない。そして、相関値出力部800−2から出力された相関値は、比較器900に与えられ、他の相関値出力部の出力値のピーク値と比較される。この場合には、相関値が低いことから、相関値出力部に設定された遅延量(モードに対応する有効シンボル期間長に相当)が実際の入力されたOFDM信号の受信信号パターンに一致していないと判定される。
また、別の例として、遅延メモリ805の遅延量と受信信号の有効シンボル期間とは一致するが、移動平均回路820に設定されたガード期間TGIが実際のガード期間TGIに一致しない場合について説明する。例えば、相関値出力部800−nを例として説明する。
図16(f)において示されるように、遅延メモリ805の遅延量は、受信したOFDM信号の有効シンボル期間と一致する。
一方、移動平均回路820における設定されたガード期間TGIが実際のガード期間TGIよりも広い場合、このときの相関値出力部800−nの相関値出力(図16(g)参照)は、ピーク値がつぶれたような形状を示す。ガード期間TGIが実際のガード期間TGIよりも広い場合には、移動平均する範囲が広くなるため、一部に相関が高い期間を含む移動平均を行なうと中間的な値となり、次第に相関の高い部分を含む比率に応じて移動平均の結果も変化する。
さらに、相関の高い部分を全体的に含む移動平均を行なう場合は、ピーク値がつぶれたようになり、設定されたガードインターバルから実際のガードインターバルを除く期間において、一定の値に保持されることになる。
したがって、この相関値出力部800−nの相関値出力が比較器900に与えられ、他の相関値出力部の出力値のピーク値と比較される。この場合は、図16(c)の場合よりも相関値が低いことから、相関値出力部800−nに設定された遅延量(モードに対応する有効シンボル期間に相当)および/またはガード期間が実際の入力されたOFDM信号の受信信号パターンに一致していないと判定される。
なお、ここでは、一例として移動平均回路820の相関結果に基づいて相関値出力が出力される場合について示しているが、実際は、移動平均回路820の後段においてシンボル期間毎にフィードバック加算処理するフィードバック型フィルタが設けられており、ガード期間が不一致であるためシンボル期間TSYMBOL(シンボル期間TSYMBOL=有効シンボル期間TDATA+ガード期間TGI)も不一致となる。したがって、シンボル期間毎の相関が取れないためフィードバック加算処理により相関値のピークは殆ど検出されなくなる。
上述のように、最大ピーク値は、受信信号のモード(有効シンボル期間)およびガード期間と、複数の相関値出力部にそれぞれ設定された有効シンボル期間およびガード期間が一致した場合に現われる出力である。
有効シンボル期間およびガード期間のいずれか一方でも異なっていれば、相関値出力部はほとんどピークを持たない。
したがって、比較器900は、各相関値出力部からの出力結果に基づいて、最大のピーク値を出力する相関値出力部を判定し、判定結果に基づいてピーク値が最大となる有効シンボル期間TDATAとガード期間TGIを推定して出力する。
そして、比較器900から出力された推定された有効シンボル期間TDATAとガード期間TGIが各回路に設定されて、受信したOFDM変調信号に対して受信処理を行なう。
なお、図16(c)に示されるようにガードインターバル開始のタイミングから相関値が増加し、入力されたOFDM信号の伝送シンボル期間終了のタイミングでピーク値をとるため相関値出力部からの相関値を検出することにより、伝送シンボル期間の開始タイミングすなわちシンボル同期を取ることも可能である。
特開2002−204405号公報
一方、上述したように、受信したOFDM変調信号を正確に復調するすなわち有効シンボル期間TDATAとガード期間TGIを推定するために、複数の受信信号パターンにそれぞれ対応した複数の相関値出力部800−1〜800−nを設ける必要があり、回路規模が大きくなるという問題がある。
具体的には、各機能ブロックにおいて演算処理するために必要な遅延メモリ(FIFOメモリ)が必要であり、それぞれの相関値出力部における演算処理量の増大に伴ないメモリのレイアウト面積が増加し、回路規模が増大する問題がある。
本発明は、上記のような問題を解決するためになされたものであって、演算処理量を低減して、回路規模を縮小することが可能なデジタル放送受信装置を提供することを目的とする。
本発明に係るデジタル放送受信装置は、複数の有効シンボル期間長と複数のガード期間長との組み合わせによって特定される複数の直交周波数多重分割伝送方式の受信信号パターンを受信することができるデジタル放送受信装置であって、直交検波後の同相軸信号および直交軸信号を受けて、複数の受信信号パターンの中から1つの受信信号パターンを特定して、対応する受信信号パターンを受信するために必要な有効シンボル期間長およびガード期間長を出力するためのモード/ガードインターバル判定部を備える。モード/ガードインターバル判定部は、複数の受信信号パターンにそれぞれ対応して設けられ、対応する受信信号パターンに応じた相関値を出力する複数の相関値出力部と、複数の相関値出力部からの相関値を比較して、比較結果に基づいて複数の有効シンボル期間と複数のガード期間との組み合わせのうちの特定された受信信号パターンに対応する有効シンボル期間とガード期間を出力する比較部とを含む。複数の相関値出力部の各々は、対応する受信信号パターンの有効シンボル期間に相当する期間の遅延を行なう遅延手段と、同相軸信号および直交軸信号と遅延手段からの遅延後の同相軸信号および直交軸信号との相関をそれぞれ検出する相関検出手段と、相関検出手段の出力を受けて、出力された信号の符号に応じた符号データを出力する正負判定手段と、正負判定手段の符号データの入力を受けて、対応する受信信号パターンのガード期間に相当する期間の移動平均処理を実行する移動平均手段と、移動平均手段の出力を対応するシンボル期間毎にフィードバック加算処理するフィルタ手段とを有する。
本発明に係る別のデジタル放送受信装置は、複数の有効シンボル期間長と複数のガード期間長との組み合わせによって特定される複数の直交周波数多重分割伝送方式の受信信号パターンを受信することができるデジタル放送受信装置であって、直交検波後の同相軸信号および直交軸信号を受けて、複数の受信信号パターンの中から1つの受信信号パターンを特定して、対応する受信信号パターンを受信するために必要な有効シンボル期間長およびガード期間長を出力するためのモード/ガードインターバル判定部を備える。モード/ガードインターバル判定部は、複数の受信信号パターンにそれぞれ対応して設けられ、対応する受信信号パターンに応じた相関値を出力する複数の相関値出力部と、複数の相関値出力部からの相関値を比較して、比較結果に基づいて複数の有効シンボル期間と複数のガード期間との組み合わせのうちの特定された受信信号パターンに対応する有効シンボル期間とガード期間を出力する比較部とを含む。複数の相関値出力部の各々は、対応する受信信号パターンの有効シンボル期間に相当する期間の遅延を行なう遅延手段と、同相軸信号および直交軸信号と遅延手段からの遅延後の同相軸信号および直交軸信号との相関をそれぞれ検出する相関検出手段と、相関検出手段の出力を受けて、対応する受信信号パターンのガード期間に相当する期間よりも短い期間の移動平均処理を実行する移動平均手段と、移動平均手段の出力を対応するシンボル期間毎にフィードバック加算処理するフィルタ手段とを有する。
本発明に係る別のデジタル放送受信装置は、複数の有効シンボル期間長と複数のガード期間長との組み合わせによって特定される複数の直交周波数多重分割伝送方式の受信信号パターンを受信することができるデジタル放送受信装置であって、直交検波後の同相軸信号および直交軸信号を受けて、複数の受信信号パターンの中から1つの受信信号パターンを特定して、対応する受信信号パターンを受信するために必要な有効シンボル期間長およびガード期間長を出力するためのモード/ガードインターバル判定部を備える。モード/ガードインターバル判定部は、複数の受信信号パターンにそれぞれ対応して設けられ、対応する受信信号パターンに応じた相関値を出力する複数の相関値出力部と、複数の相関値出力部からの相関値を比較して、比較結果に基づいて複数の有効シンボル期間と複数のガード期間との組み合わせのうちの特定された受信信号パターンに対応する有効シンボル期間とガード期間を出力する比較部とを含む。複数の相関値出力部の各々は、対応する受信信号パターンの有効シンボル期間に相当する期間の遅延を行なう遅延手段と、同相軸信号および直交軸信号と遅延手段からの遅延後の同相軸信号および直交軸信号との相関をそれぞれ検出する相関検出手段と、相関検出手段の出力を受けて、対応する受信信号パターンのガード期間に相当する期間の移動平均処理を実行する移動平均手段と、移動平均手段の出力をNサンプル毎に平均化する平均化手段と、平均化手段の出力を受けて、対応するシンボル期間毎にフィードバック加算処理するフィルタ手段とを有する。
本発明に係るデジタル放送受信装置は、複数の有効シンボル期間長と複数のガード期間長との組み合わせによって特定される複数の直交周波数多重分割伝送方式の受信信号パターンを受信することができるデジタル放送受信装置であって、直交検波後の同相軸信号および直交軸信号を受けて、複数の受信信号パターンの中から1つの受信信号パターンを特定して、対応する受信信号パターンを受信するために必要な有効シンボル期間長およびガード期間長を出力するためのモード/ガードインターバル判定部を備える。モード/ガードインターバル判定部は、複数の受信信号パターンにそれぞれ対応して設けられ、対応する受信信号パターンに応じた相関値を出力する複数の相関値出力部と、複数の相関値出力部からの相関値を比較して、比較結果に基づいて複数の有効シンボル期間と複数のガード期間との組み合わせのうちの特定された受信信号パターンに対応する有効シンボル期間とガード期間を出力する比較部とを含む。複数の相関値出力部の各々は、対応する受信信号パターンの有効シンボル期間に相当する期間の遅延を行なう第1の遅延手段と、同相軸信号および直交軸信号と第1の遅延手段からの遅延後の同相軸信号および直交軸信号との相関をそれぞれ検出する第1の相関検出手段と、第1の相関検出手段の出力を受けて、出力された信号の符号に応じた符号データを出力する第1の正負判定手段と、第1の正負判定手段の符号データを受けて、対応する受信信号パターンのガード期間に相当する期間よりも短い期間の移動平均処理を実行する第1の移動平均手段と、第1の移動平均手段の出力をNサンプル毎に平均化して出力する第1の平均化手段と、第1の平均化手段の出力を対応するシンボル期間毎にフィードバック加算処理する第1のフィルタ手段とを有する。
好ましくは、モード/ガードインターバル判定部は、シンボル同期をとるための相関値を出力するシンボル同期用相関値出力部を含み、シンボル同期用相関値出力部は、有効シンボル期間に相当する期間の遅延を行なう第2の遅延手段と、同相軸信号および直交軸信号と第2の遅延手段からの遅延後の同相軸信号および直交軸信号との相関をそれぞれ検出する第2の相関検出手段と、第2の相関検出手段の出力を受けて、出力された信号の符号に応じた符号データを出力する第2の正負判定手段と、第2の正負判定手段の符号データを受けて、対応する受信信号パターンのガード期間に相当する期間よりも短い期間の移動平均処理を実行する第2の移動平均手段と、第2の移動平均手段の出力を対応するシンボル期間毎にフィードバック加算処理するフィルタ手段とを有する。
特に、第2の遅延手段は、信号を出力する段数を調整することにより遅延量の調整が可能な複数段のメモリと、比較部から出力された有効シンボル期間とガード期間とに基づいて、遅延量が有効シンボル期間となるように複数段のメモリの出力する段数を調整する制御部とを含む。
特に、第2の移動平均手段は、信号を出力する段数を調整することにより遅延量の調整が可能な複数段のメモリを含み、比較部から出力された有効シンボル期間とガード期間とに基づいて、遅延量がガード期間に相当する期間よりも短い期間となるように複数段のメモリの出力する段数を調整する制御部とを含む。
特に、第2のフィルタ手段は、信号を出力する段数を調整することにより遅延量の調整が可能な複数段のメモリと、比較部から出力された有効シンボル期間とガード期間とに基づいて、遅延量が有効シンボル期間とガード期間とを合わせたシンボル期間に相当する期間となるように複数段のメモリの出力する段数を調整する制御部とを含む。
本発明に係るデジタル放送受信装置は、モード/ガードインターバル判定部を備え、モード/ガードインターバル判定部は、複数の相関値出力部と、比較部とを含む。そして、各相関値出力部は、同相軸信号および直交軸信号と遅延手段からの遅延後の同相軸信号および直交軸信号との相関をそれぞれ検出する相関検出手段と、相関検出手段の出力を受けて、出力された信号の符号に応じた符号データを出力する正負判定手段と、移動平均処理する移動平均手段とを含む。相関が取れている場合には、相関検出手段の信号値は全て正となるため正負判定手段により符号データに変換することにより移動平均手段における演算処理量を低減して、回路規模を縮小することが可能である。
以下において、本発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。
[実施の形態1]
図1は、本発明の実施の形態1に従うデジタル放送受信装置の全体構成を示す概略ブロック図である。
[実施の形態1]
図1は、本発明の実施の形態1に従うデジタル放送受信装置の全体構成を示す概略ブロック図である。
図1を参照して、デジタル放送受信装置1000は、アンテナ(図示せず)より受信されたRF信号は、チューナ100により選局され、OFDM復調部102にそれぞれ与えられる。チューナ100は、アンテナからのRF入力信号を中間周波数(IF周波数)にダウンコンバートし、所定の帯域制限を受けてアナログOFDM信号に変換して、OFDM復調部102に出力する。
OFDM復調部102からの復調信号は、トランスポートストリームデコーダ(以下、TSデコーダとも称する)104に与えられ、MPEGデコード部110に与えられる。すなわち、TSデコーダ104では、トランスポートストリームデータから映像や音声などのデータストリームの抽出が行なわれる。
MPEGデコード部110は、TSデコーダ104から与えられたデータストリームを受けて、ランダムアクセスメモリ(以下、RAMとも称する)112をデータを一時蓄積するバッファとして用いることで、映像信号および音声信号へと変換する。
デジタル放送受信装置1000は、さらに、データバスBS1を介して、TSデコーダ104からの信号を受けて格納するための内蔵蓄積デバイス148と、データバスBS1を介して、内蔵蓄積デバイス148に蓄積されたデータに対して、所定の処理を行なって出力するための演算処理部144と、演算処理部144の演算処理におけるプログラムを記録するためのROM140と、演算処理部144の動作のためのメモリ領域を提供するRAM142と、データバスBS1と外部との間でデータ入出力を行なうための高速デジタルインターフェイス146とを備える。
演算処理部144が外部からの指示に従って内蔵蓄積デバイス148中に蓄積されたデータに対して所定の処理を行なうと、処理後のデータは、オンスクリーンディスプレイ(On Screen Display)処理部130から合成器160.2に与えられる。
合成器160.2は、MPEGデコード部110からの出力と、オンスクリーンディスプレイ処理部130からの出力とを合成した後、映像出力端子164に与える。映像出力端子164からの出力は、表示部1004に与えられる。
デジタル放送受信装置1000は、さらに、内蔵蓄積デバイス148に蓄積されたデータに基づいて、演算処理部144が処理した結果のデータ等を受けて、表示部1004において出力される映像に対する効果音などを生成して、合成器160.1に与えるための付加音生成器120と、内蔵蓄積デバイス148に蓄積されたデータ等に基づいて演算処理部144が処理したデータを受けて、音声信号を生成し、合成器160.1に与えるPCMデコーダ122を備える。
合成器160.1は、MPEGデコード部110からの出力と、付加音生成器120およびPCMデコーダ122からの出力とを受けて、合成結果を音声出力端子162に与える。音声出力端子162に与えられた音声信号は、音声出力部1002から音声信号として出力される。
なお、デジタル放送受信装置1000は、必要に応じて、外部との間でデータ授受を行なうためのモデム150や、ICカードからの情報を受取るためのICカードインターフェイス152を備える構成としてもよい。
高速デジタルインターフェイス146を介して、たとえば、ホームサーバ用のHDD装
置などの外部蓄積デバイス180や、外部入力機器182であるリモコン(あるいはキーボード等)とデータバスBS1とが接続されている。
置などの外部蓄積デバイス180や、外部入力機器182であるリモコン(あるいはキーボード等)とデータバスBS1とが接続されている。
また、デジタル放送受信装置1000は、映像出力を受けてディスプレイに表示する表示部1004や音声出力信号を受けて音声を出力するスピーカ等の音声出力部1002と一体化された構成で合ってもよい。
図2は、図1におけるOFDM復調部102の構成を示すブロック図である。
図2を参照して、OFDM復調部102は、A/D変換器201と、I/Q分離部202と、キャリア同期部204と、相関回路206と、FFT回路208と、等化回路214と、周波数デインタリーブ216と、時間デインタリーブ218と、デマッピング220と、ビットデインタリーブ222と、ビタビ復号部224と、バイトデインタリーブ226と、TS再生部228と、RS復号部230とを含む。
図2を参照して、OFDM復調部102は、A/D変換器201と、I/Q分離部202と、キャリア同期部204と、相関回路206と、FFT回路208と、等化回路214と、周波数デインタリーブ216と、時間デインタリーブ218と、デマッピング220と、ビットデインタリーブ222と、ビタビ復号部224と、バイトデインタリーブ226と、TS再生部228と、RS復号部230とを含む。
図1で説明したように、図2を参照して、A/D変換器201は、チューナ100の出力をアナログ/デジタル変換する。I/Q分離部202は、ベースバンド信号を同相軸信号(I信号)と直交軸信号(Q信号)に分離する。キャリア同期部204は、送信キャリア周波数と受信キャリア周波数のキャリア間隔の2分の1以下の誤差を補正する。
相関回路206は、キャリア同期部からのI信号およびQ信号を受けて所定期間遅延させ遅延前後の信号の相関を見ることによりモード(有効シンボル期間)およびガードインターバル(ガード期間)を推定して、推定結果を各ブロックに出力するモード/ガードインターバル判定部300と、モード/ガードインターバル判定部300の出力を受けてシンボル同期パルスを発生するシンボル同期部302と、シンボル同期部302の出力を受けて同期クロックを出力するクロック同期部304とを含む。
OFDM復調部102は、さらに、シンボル同期パルスを受けて高速フーリエ変換を行なうFFT回路208と、伝送路において受けた信号の歪みを補正する等化回路214とを含む。
OFDM復調部102は、さらに、送信側で施された周波数方向のインタリーブを解除する周波数デインタリーブ回路216と、送信側で施された時間方向のインタリーブを解除する時間デインタリーブ回路218と、送信側で変調方式に応じて配置されたデータを複合するデマッピング回路220と、送信側で施されたビット単位のインタリーブを解除するビットデインタリーブ回路222とを含む。
OFDM復調部102は、さらに、送信側で畳み込み符号化されたデータを複合するビタビ復号回路224と、送信側で施されたバイト単位のインタリーブを解除するバイトデインタリーブ回路226と、トランスポートストリーム形式に適合するようにデータの再構成を行なうTS再生回路228と、送信側でリードソロモン符号化されたデータを復号するRS復号回路230とを含む。
RS復号回路230は、図1に示すTSデコーダ104に対してリードソロモン復号された結果を出力する。
図3は、本発明の実施の形態1に従うモード/ガードインターバル判定部300の概略ブロック図である。
図3を参照して、本発明の実施の形態1に従うモード/ガードインターバル判定部300は、図13で説明したモード/ガード期間判定部700と比較して、複数の相関値出力部800−1〜800−n(総称して相関値出力部800とも称する)を複数の相関値出力部500−1〜500−n(以下、総称して相関値出力部500とも称する)に置換した点が異なる。なお、上述したように有効シンボル期間とガード期間との単純な組み合わせを考えると12通りの組み合わせが考えられるため12個の相関値出力部500を設けることも可能であるが、規格により受信信号パターンとして用いられる組み合わせの数が定まっている場合には、それに対応した数だけ設けることも可能である。
上述したように入力端子には、チューナによって受信され、直交復調回路、A/D変換器(いずれも図示せず)を経由したI/Q成分で構成されたOFDM信号が入力される。具体的には、同相検波軸信号(I信号)と直交検波軸信号(Q信号)とが入力される。
モード/ガードインターバル判定部300は、複数の受信信号パターンにそれぞれ対応して設けられ、対応する受信信号パターンに応じた相関値を出力する複数の相関値出力部500−1〜500−nと、複数の相関値出力部500−1〜500−nの出力結果である相関値を比較して、比較結果に基づいて受信したOFDM信号がいずれの受信信号パターンであるかを特定して、特定された受信信号パターンに対応する有効シンボル期間とガード期間とを推定して出力する比較部900とを含む。
なお、複数の相関値出力部500−1〜500−nは、それぞれ対応する受信信号パターンに従った有効シンボル期間およびガード期間等が設定されている点が異なり、それぞれの相関値出力部500の機能は同一であるので、一例として相関値出力部500−1の構成について説明する。
図4は、相関値出力部500−1の概略ブロック図である。
図4を参照して、相関値出力部500−1は、相関値出力部800−1と比較して、複素乗算回路815と、移動平均回路820との間に複素乗算回路815の出力を受けて正負判定処理を実行する正負判定回路835をさらに設ける点が異なる。その他の点については、上記で説明したのと同様であるのでその詳細な説明は繰り返さない。
図4を参照して、相関値出力部500−1は、相関値出力部800−1と比較して、複素乗算回路815と、移動平均回路820との間に複素乗算回路815の出力を受けて正負判定処理を実行する正負判定回路835をさらに設ける点が異なる。その他の点については、上記で説明したのと同様であるのでその詳細な説明は繰り返さない。
正負判定回路835は、複素乗算回路815の出力を受けて、複素乗算回路815の乗算結果の信号値が正、負あるいは0を判定して、その判定結果を出力する。例えば、信号値が正であるならばその結果として符号データ「1」を出力する。一方、信号値が負である場合には、符号データ「−1」を出力する。また、信号値が0であるならば符号データ「0」を出力する。
例えば、正負判定回路835は、複素乗算回路815からの出力である信号値の符号に応じて例えば2ビットのビット幅である2進数表記の符号データ「01」(「1」に対応)、「00」(「0」に対応)、「11」(「−1」に対応)のいずれかに変換して出力する。2の補数で表現された2ビットの符号データを用いることにより、いわゆる符号ビット拡張を施すことにより、そのまま移動平均回路の加減算器(図示せず)に入力することが可能である。
上述したように、遅延メモリ805によって有効シンボル期間TDATA遅延した場合に、遅延後の信号のガードインターバルG0,G1,・・・の出力タイミングと遅延前の有効シンボルの部分G0#,G1#,・・・とがそれぞれ一致すると、この期間における信号の相関は高くなる。すなわち、複素乗算した信号X1(t)は、波形が常に正の値となる。
一方、他の期間においては、OFDM信号は、ノイズ性の信号であるので相関は低くなる。すなわち、複素乗算したX1(t)は、離散的に正、負あるいは0の値となる。
したがって、正負判定回路835を設けたことにより、一致する場合には、信号X1(t)は、波形が常に正の値となるため正の符号データが与えられる。また、移動平均回路820の出力は、符号データ「1」の加算処理によりガードインターバルG0,G1,・・・の開始タイミングから次第に変化し、有効シンボル期間終了のタイミングでピーク値をとる。
一方、一致しない場合には、複素乗算したX1(t)は、離散的に正、負あるいは0の値となるため正負判定回路835は、符号データ「1」、「−1」、「0」を離散的に出力する。したがって、移動平均回路820の出力は、離散的な符号データ「1」、「−1」、「0」の加算処理によりピーク値は検出されない。
そして、その得られた値が移動平均回路820および平方和回路830に入力される。
図5は、ガード期間TGIの移動平均を出力する移動平均回路820の構成を説明する図である。なお、ここでは、1つの移動平均回路820の構成について説明するがI成分およびQ成分について移動平均する必要があるため2つの回路を設ける必要がある。
図5は、ガード期間TGIの移動平均を出力する移動平均回路820の構成を説明する図である。なお、ここでは、1つの移動平均回路820の構成について説明するがI成分およびQ成分について移動平均する必要があるため2つの回路を設ける必要がある。
図5(a)を参照して、移動平均回路820aは、入力された信号値を格納する複数段のFIFOメモリ401と、複数段のFIFOメモリ401の入力および出力の総和を算出するΣ部402と、Σ部402の出力を保持するレジスタ403とを含む。なお、FIFOメモリ401の長さは、ガード期間TGIの移動平均を実行するために移動平均回路820aを動作させる図示しないクロックに基づいて適切な長さに設定される。
例えば、GI個の信号値(データ)について移動平均出力する場合、FIFOメモリ401は、(GI−1)段で構成される。FIFOメモリ401は、入力される信号値D0,D1,・・・を順番に入力順に入力側の段から出力側の段へと格納する。そして、入力される信号値およびFIFOメモリ401の格段に格納されて出力される信号値D0〜DGI-1に基づいてそれらの出力の総和をΣ部402で演算処理することによりGI個のデータの移動平均が求められる。そして、例えば、次に、信号値DGIが入力された場合には信号値D1〜DGIに基づいてそれらの出力の総和が算出されて出力される。
以降の処理についても同様である。
図5(b)を参照して、移動平均回路820bは、入力された信号値を格納する複数段のFIFOメモリ405と、加減算部406と、レジスタ407とを含む。レジスタ407は、加減算部406の出力を受けて格納する。また、加減算部406は、レジスタ407に格納された値と入力値とを加算処理して、FIFOメモリ405からの出力値を減算処理する。なお、FIFOメモリ405の長さは、ガード期間TGIの移動平均を実行するために移動平均回路820bを動作させる図示しないクロックに基づいて適切な長さに設定される。
図5(b)を参照して、移動平均回路820bは、入力された信号値を格納する複数段のFIFOメモリ405と、加減算部406と、レジスタ407とを含む。レジスタ407は、加減算部406の出力を受けて格納する。また、加減算部406は、レジスタ407に格納された値と入力値とを加算処理して、FIFOメモリ405からの出力値を減算処理する。なお、FIFOメモリ405の長さは、ガード期間TGIの移動平均を実行するために移動平均回路820bを動作させる図示しないクロックに基づいて適切な長さに設定される。
例えば、GI個の信号値(データ)について移動平均出力する場合、FIFOメモリ401は、GI段で構成される。FIFOメモリ405は、入力される信号値D0,D1,・・・を順番に入力順に入力側の段から出力側の段へと格納する。
FIFOメモリ405の最終段からの出力が無い場合には、加減算部406において入力値とレジスタ407に格納された値が加算処理されるため累積された値がレジスタ407に格納される。信号値DGIが入力された場合、レジスタ407には、信号値D0〜DGI-1のGI個の累積加算(移動平均)した値が格納されている。そして、例えば、次に、信号値DGI+1が入力された場合にはレジスタ407に格納された累積加算した値と、信号値DGI+1が加算処理され、FIFOメモリ405の最終段に格納されている信号値D0との減算処理に基づいて信号値D1〜DGIのGI個の累積加算(移動平均)した値が演算処理され、レジスタ407に格納される。以降の処理についても同様である。
図6は、シンボル期間TSYMBOL毎のフィードバック加算処理を実行するフィードバック型フィルタ825の構成を説明する図である。なお、ここでは、1つのフィードバック型フィルタ825の構成について説明するがI成分およびQ成分について処理する必要があるため2つの回路を設ける必要がある。
図6を参照して、フィードバック型フィルタ825は、シンボル期間TSYMBOL前の信号値に所定の係数を乗算した値を加算処理することにより移動平均回路820からの相関値が高い値を増幅処理する。
具体的には、複数段のFIFOメモリ410と、乗算器411と、加算器412と、レジスタ413とを含む。
複数段のFIFOメモリ410は、シンボル期間TSYMBOL遅延する遅延メモリとして用いられ、移動平均回路820からの入力された相関値は、FIFOメモリ410を介してシンボル期間TSYMBOL遅延して乗算器411により所定の係数(α=m−1/m(m>1):α<1)乗算された値とされる。そして、加算器412において、シンボル期間TSYMBOLずれた相関値と加算処理されてレジスタ413に格納される。また、加算処理された値は、再びFIFOメモリ410に格納されて、次のシンボル期間TSYMBOLずれた相関値と加算処理される。
上述したように、ガードインターバルにおいて相関が取れている場合、移動平均回路820は、高い相関値を出力する。そして、シンボル期間において相関が取れている場合、次のシンボルにおいてもガードインターバルにおいて相関が取れることになる。
したがって、シンボル期間TSYMBOL毎にフィードバック加算処理することにより、ガードインターバルにおいて相関が取れている場合には、フィードバックを繰り返す度に増幅され、相関値がもとの大きさのm倍に近づく増幅処理が実行される。したがって、相関値のピーク値をさらに増幅することが可能である。
そして、フィードバック型フィルタ825から出力された相関値は、上述したように平方和回路830を介して比較器900に入力される。
再び図3を参照して、比較器900は、複数の有効シンボル期間長および複数のガード期間の組合せにそれぞれ対応する複数の相関値出力部500−1〜500―nからの出力信号(相関値)をそれぞれ受けて、複数の相関値のピーク値を比較して最大ピーク値を検出し、最大ピーク値を示す相関値出力部500を判定する。
この判定結果に基づいて、受信したOFDM信号に対応する受信信号パターンを特定して、特定した受信信号パターンに対応する有効シンボル期間およびガード期間の組合せを推定する。具体的には、最大ピーク値を出力した相関値出力部500に設定してある有効シンボル期間TDATAおよびガード期間TGIを受信したOFDM信号の受信信号パターンの有効シンボル期間TDATAおよびガード期間TGIとして推定して出力する。
また、最大のピーク値を示す相関値出力部のピーク値を検出することにより、所望のタイミングでシンボル同期タイミングを生成することが可能である。
本構成においては、上述したように正負判定回路835を複素乗算回路815と、移動平均回路820との間に設けた構成である。正負判定回路835は、上述したように複素乗算回路815の信号値が正であれば符号データ「1」、信号値が0であれば符号データ「0」、信号値が負であれば符号データ「−1」として出力し、移動平均回路820は、上述したように正負判定回路からの2ビット幅の符号データを受けて移動平均処理する構成であるため従来の構成と比べて移動平均処理を含むそれ以降に用いるFIFOメモリの格納するビット幅を大幅に縮小することができる。
また、移動平均回路820において、演算処理するビット幅も縮小されるため簡易な回路構成で設計することが可能である。
したがって、本発明の実施の形態1に従う正負判定回路を設けたことにより、演算処理するデータのビット幅を縮小して、FIFOメモリを縮小するとともに回路規模を縮小することができる。
また、正負判定回路835は、複素乗算回路815の信号値の大きさに係り無く、信号値が正なら符号データ「1」、信号値が負なら符号データ「−1」、信号値が0なら符号データ「0」に変換して移動平均処理するため送信データや、受信強度に依存することなく、安定した相関値のピーク値を生成することが可能である。
したがって、OFDM信号の受信信号パターンの有効シンボル期間TDATAおよびガード期間TGIの推定の精度を高めることが可能である。
[実施の形態2]
図7は、本発明の実施の形態2に従う相関値出力部510の概略ブロック図である。
[実施の形態2]
図7は、本発明の実施の形態2に従う相関値出力部510の概略ブロック図である。
図7を参照して、本発明の実施の形態2に従う相関値出力部510は、相関値出力部800と比較して、移動平均回路820を移動平均回路822に置換した点が異なる。その他の点は、同様であるのでその詳細な説明は繰り返さない。なお、上述したように複数の相関値出力部510−1〜510−nが設けられており、それぞれ対応する受信信号パターンに従った有効シンボル期間およびガード期間等が設定されており、それぞれの機能は同一であるので、一例として1つの相関値出力部510の構成について説明する。
移動平均回路822は、移動平均する期間について、対応するガード期間TGIよりも小さく設定する。本例においては、移動平均するガードインターバルのサンプリング数をGIとすると、それよりも小さいサンプリング数K(<GI)に設定して移動平均する構成が示されている。なお、ここでは、複数の相関値出力部の1つの相関値出力部について説明するが、複数の相関値出力部のそれぞれの移動平均回路において、移動平均する期間をそれぞれに対応するガード期間よりも小さく設定する。
図8は、図7の相関値出力部510の動作を説明するための動作波形図である。
図8を参照して、図示しないA/D変換器から与えられる信号は、各有効シンボルS0,S1,・・・の先頭に、各々ガードインターバルG0,G1,・・・が付加されている。ガードインターバルG0,G1,・・・は、図15で示したように、有効シンボルS0,S1,・・・の最後尾の部分G0#,G1#,・・・をそれぞれ複写したものである。
図8を参照して、図示しないA/D変換器から与えられる信号は、各有効シンボルS0,S1,・・・の先頭に、各々ガードインターバルG0,G1,・・・が付加されている。ガードインターバルG0,G1,・・・は、図15で示したように、有効シンボルS0,S1,・・・の最後尾の部分G0#,G1#,・・・をそれぞれ複写したものである。
したがって、遅延メモリ805によって有効シンボル期間TDATA遅延させると、遅延後の信号のガードインターバルG0,G1,・・・の出力タイミングと遅延前の有効シンボルの部分G0#,G1#,・・・とがそれぞれ一致する。GnとGn#(nは自然数)とは複写関係にあるので、この期間における信号の相関は高くなる。すなわち、複素乗算した信号X1(t)は、波形が常に正の値となる。
一方、他の期間においては、OFDM信号は、図15に示すように、ノイズ性の信号であるので相関は低くなる。すなわち、複素乗算したX1(t)は、離散的に正、負あるいは0の値をとることになる。
ここで、移動平均回路822が移動平均する期間について、対応するガード期間TGIよりも小さく設定した場合、移動平均回路822の出力値は、ピーク値がつぶれたような形状となる。本例においては、対応するガード期間TGIに相当する期間よりも短い期間TKに設定した場合が示されている。
具体的には、上述したように相関の高い部分を含む比率に応じて移動平均の結果も変化する。相関が高い期間を全て含むまで期間TKの移動平均回路の出力値は上昇し、期間TKが実際のガード期間TGIよりも狭い場合には、移動平均する範囲が狭くなるため、相関が高い期間を含む期間が一定時間維持されるため移動平均を行なうとピーク値が最大の期間が一定時間維持されることになる。そして、相関が低い期間が含まれるに従って移動平均回路の出力値は低下する。
そして、移動平均回路822の出力であるこのピーク値がフィードバック型フィルタ825に与えられ、シンボル期間TSYMBOL毎にフィードバック加算処理することにより、ガードインターバルにおいて相関が取れている場合には、相関値がm倍に増幅処理される。したがって、ピーク値をさらに増幅することが可能である。
一方、別の相関値出力部510の移動平均回路820において、遅延メモリ805の遅延量と受信信号の有効シンボル期間とは一致するが、移動平均回路820に設定された移動平均する期間が実際のガード期間TGIよりも広い場合においても、上述したように、ピーク値がつぶれたような形状となる。
したがって、移動平均回路820の出力において同じようなピーク値が算出されるため実際の受信信号パターンに対応する相関値出力部と、それ以外の別の相関値出力部とのピーク値の比較が取り難い可能性があるが、後段のフィードバック型フィルタ825において、シンボル期間TSYMBOL毎にフィードバック加算処理して、相関値をm倍に増幅処理する。したがって、上記のように移動平均回路のピーク値が同様であっても、シンボル期間TSYMBOLが互いに異なるためm倍に増幅処理されない。
したがって、受信信号パターンに対応する相関値出力部のみからピーク値が出力されることになる。
これら複数の相関値出力部の出力値が比較器900に与えられ、複数のピーク値を比較して最大ピーク値を検出し、最大ピーク値を示す相関値出力部510を判定する。この判定結果に基づいて、受信したOFDM信号に対応する受信信号パターンを特定して、特定した受信信号パターンに対応する有効シンボル期間およびガード期間の組合せを推定する。具体的には、最大ピーク値を出力した相関値出力部510に設定してある有効シンボル期間TDATAおよびガード期間TGIを受信信号パターンの有効シンボル期間TDATAおよびガード期間TGIとして推定して出力する。
すなわち、本実施の形態2においては、移動平均回路822が移動平均する期間を対応するガード期間TGIに相当する期間よりも短い期間TKに設定した場合においても最大のピーク値を検出することが可能である。
したがって、移動平均回路822において、対応するガード期間TGIを小さくすることは、図5で説明した移動平均回路のFIFOメモリの段数を縮小することが可能となる。
それゆえ、従来の構成と比べてFIFOメモリを縮小して回路規模を縮小することが可能である。
[実施の形態3]
図9は、本発明の実施の形態3に従う相関値出力部520の概略ブロック図である。
[実施の形態3]
図9は、本発明の実施の形態3に従う相関値出力部520の概略ブロック図である。
図9を参照して、本発明の実施の形態3に従う相関値出力部520は、相関値出力部800と比較して、フィードバック型フィルタ825をフィードバック型フィルタ826に置換した点と、移動平均回路820とフィードバック型フィルタ826との間にNサンプル毎に平均化する回路群を設けた点が異なる。なお、上述したように複数の相関値出力部520−1〜520−nが設けられており、それぞれ対応する受信信号パターンに従った有効シンボル期間およびガード期間等が設定されており、それぞれの機能は同一であるので、一例として1つの相関値出力部520の構成について説明する。なお、ここでは、複数の相関値出力部の1つの相関値出力部について説明するが、複数の相関値出力部のそれぞれの回路において、Nサンプル毎に平均化する回路群等も設けられているものとする。
具体的には、移動平均回路820と、フィードバック型フィルタ826との間に加算器840と、レジスタ842と、平均回路846とを設ける。また、クロック信号CLKに同期してNサンプル毎にパルス信号をレジスタ842および平均回路846およびローパルフィルタ826に出力するNカウンタ848を設ける。
加算器840は、レジスタ842の出力値と、次の入力信号値とを加算処理してレジスタ842に出力する。レジスタ842は、加算器840により累積加算された値を保持する。Nカウンタ848は、クロック信号CLKに同期して0から(N−1)までカウントアップした後、パルス信号を生成し再び0に戻る。レジスタ842は、Nカウンタ848のパルス信号に同期して値がリセットされる。平均回路846は、パルス信号の入力を受けてレジスタ842からの出力値を1/Nにする。そして、平均回路846で平均したNサンプル毎の入力信号値がフィードバック型フィルタ826に入力される。
フィードバック型フィルタ826は、Nサンプル毎の入力信号値を図6で説明したFIFOメモリ410に格納する。図6においては、複数段のFIFOメモリ410は、シンボル期間TSYMBOL遅延する遅延メモリとして用いられ、入力された信号値は、FIFOメモリ410を介してシンボル期間TSYMBOL遅延して乗算器411により所定の係数(α=m−1/m(m>1):α<1)乗算された値とされる場合について説明したが、本実施の形態3に従う方式においては、Nサンプル毎に1つの信号値が入力されるため、FIFOメモリの段数も1/Nに縮小することが可能である。
したがって、本実施の形態3においては、フィードバック型フィルタ826に入力するデータ数を1/Nに縮小することにより、フィードバック型フィルタ826で用いるFIFOメモリを縮小することが可能となり、従来の構成と比べてFIFOメモリを縮小して回路規模を縮小することが可能である。
但し、フィードバック型フィルタ826に入力されるデータ数は1/Nとなるため比較器900におけるピーク値の精度は低くなるが比較器900においては、複数の相関値出力部の中から相対的にピーク値が高いと判定される相関値出力部を選択するため有効シンボル期間TDATAおよびガード期間TGIの推定には影響は少ないと判断される。
したがって、本発明の実施の形態3に従う構成により、フィードバック型フィルタ826において、データ数を1/Nに縮小することにより、FIFOメモリを縮小することが可能となり、従来の構成と比べて回路規模を縮小することが可能である。
[実施の形態4]
図10は、本発明の実施の形態4に従うモード/ガードインターバル判定部310の概略ブロック図である。
[実施の形態4]
図10は、本発明の実施の形態4に従うモード/ガードインターバル判定部310の概略ブロック図である。
図10を参照して、本発明の実施の形態4に従うモード/ガードインターバル判定部310は、モード/ガードインターバル判定部300と比較して、相関値出力部500−1〜500−nをそれぞれ相関値出力部530−1〜530−nに置換した点が異なる。
相関値出力部530−1は、相関値出力部500と比較して、正負判定回路835を設けた点と、移動平均回路820を移動平均回路822に置換した点とが異なる。さらに、フィードバック型フィルタ825をフィードバック型フィルタ826に置換した点と、移動平均回路822とフィードバック型フィルタ826との間に、Nサンプル毎に平均化する回路群を設けた点が異なる。
上述したように正負判定回路835は、複素乗算回路815の出力を受けて、複素乗算回路815の乗算結果である信号値が正、負あるいは0か否かを判定して、符号データを出力する。例えば、正であるならばその結果として正の符号データを出力する。一方、負である場合には、負の符号データを出力する。0である場合には、0の符号データを出力する。
移動平均回路822は、移動平均する期間について、対応するガード期間TGIよりも小さく設定する。
そして、上述したように移動平均回路822と、フィードバック型フィルタ826との間にNサンプル毎に平均化する回路群を設けて、平均回路846で平均したNサンプル毎の入力信号値をフィードバック型フィルタ826に入力する。
すなわち、本発明の実施の形態4に従う相関値出力部530は、実施の形態1〜3で説明した方式を全て適用した方式である。当該構成により、移動平均回路822およびフィードバック型フィルタ826のFIFOメモリを上記の実施の形態1〜3で説明した場合に比べてさらに縮小することが可能となり、回路規模をさらに縮小することが可能である。
また、モード/ガードインターバル判定部310は、シンボル同期をとるための相関値を出力する相関値出力部540をさらに含む。
相関値出力部540は、相関値出力部500と比較して、正負判定回路835#を設けた点と、移動平均回路820を移動平均回路822#に置換した点とが異なる。すなわち、相関値出力部530と比較して、Nサンプル毎に平均化する回路群は設けていない構成である。上述したようにNサンプル毎に平均化する回路群を設けた場合には、データ数が1/Nとされるためピーク値の精度は低くなるため、ピーク値の値からシンボル同期を取ると精度が悪くなる可能性がある。
したがって、本実施の形態4に従う構成においては、シンボル同期を取るための相関値を出力する相関値出力部540を別に設けて、相関値出力部540から出力されるピーク値にしたがってシンボル同期を取る。
具体的には、相関値出力部540からの相関値出力がシンボル同期部302に含まれるデータ開始位置推定器550に入力されてシンボル同期パルスが出力される。
相関値出力部540は、遅延メモリ805#と、共役部810#と、複素乗算回路815#と、正負判定回路835#と、移動平均回路822#と、フィードバック型フィルタ825#と、I/Q成分の平方和を演算処理する平方和回路830#とを含む。
なお、共役部810#、複素乗算回路815#、正負判定回路835#、平方和回路830#は、共役部810、複素乗算回路815、正負判定回路835、平方和回路830と同一であるのでその詳細な説明は繰り返さない。
本発明の実施の形態4に従う遅延メモリ805#と、移動平均回路822#と、フィードバック型フィルタ825#は、それぞれ可変長FIFOメモリを含む。
図11は、可変長FIFOメモリを説明する図である。
図11を参照して、可変長FIFOメモリは、複数段のFIFOメモリと、選択信号生成部600と、セレクタ605とを有する。
図11を参照して、可変長FIFOメモリは、複数段のFIFOメモリと、選択信号生成部600と、セレクタ605とを有する。
具体的には、DLt段の可変長FIFOメモリが構成されており、DL0段FIFOメモリ610−0〜DLt段FIFOメモリ610−tそれぞれからセレクタ605に出力される。
セレクタ605は、DL0段FIFOメモリ610−0〜DLt段FIFOメモリ610−tからの出力を受けて、選択信号SEL0〜SELtの入力に応じてDL0段FIFOメモリ610−0〜DLt段FIFOメモリ610−tからの出力を切り替える。例えば、選択信号SEL0が活性化された場合には、DL0段FIFOメモリ610−0からの信号が出力信号として出力される。
この各DLt段の可変長FIFOメモリの段数は、遅延させる期間の種類にしたがって設定される。
例えば、遅延メモリ805#においては、有効シンボル期間TDATA遅延させる必要があるため有効シンボル期間TDATAの種類(250μs、500μs、1ms)に応じて一例として3種類の段数のFIFOメモリを設けることが可能である。
そして、選択信号SELで切り替えを実行することにより所定の遅延メモリを形成することが可能である。
選択信号生成部600は、比較器900から出力された推定された有効シンボル期間TDATAおよびガード期間TGIの入力を受けて受信信号パターンを特定して対応する遅延メモリに設定するように選択信号SELを出力する。
また、同様に、移動平均回路822#においても可変長FIFOメモリを含み、移動平均する期間について、対応するガード期間TGIよりも小さく設定する。したがって、ガード期間の種類(有効シンボル期間の1/4、1/8、1/16、1/32)に応じて12種類の段数のFIFOメモリを設けることが可能である。
そして、FIFOメモリの段数を調整して、選択信号SELで切り替えを実行することにより、対応するガード期間TGIよりも小さい期間、移動平均するように設定することが可能である。
なお、この場合においても、選択信号生成部600は、比較器900から出力された推定された有効シンボル期間TDATAおよびガード期間TGIの入力を受けて受信信号パターンを特定して対応する遅延メモリに設定するように選択信号SELを出力する。
また、同様に、フィードバック型フィルタ825#においても可変長FIFOメモリを含み、同様の方式にしたがって、シンボル期間の種類に応じてFIFOメモリを設けることが可能である。
そして、FIFOメモリの段数を調整して、選択信号SELで切り替えを実行することにより、対応するシンボル期間の遅延メモリを構成することが可能である。
当該方式でFIFOメモリの段数を調整することにより、シンボル同期を取るための相関値を出力する相関値出力部540を1つで実現することが可能である。
すなわち、比較器900から出力された推定された有効シンボル期間TDATAおよびガード期間TGIを入力して設定することにより、相関値出力部540から受信信号パターンに対応した最大のピーク値が出力される。
シンボル同期部302に含まれるデータ開始位置推定器550は、相関値出力部540から出力される相関値データに基づいて有効シンボル期間が始まるデータ開始位置を推定して、推定結果に基づいてシンボル同期パルスを発生する。
当該構成により、シンボル同期を取るための回路規模を縮小することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
100 チューナ、102 OFDM復調部、104 TSデコーダ、110 MPEGデコード部、112,142 RAM、120 付加音生成器、122 PCMデコーダ、130 オンスクリーンディスプレイ処理部、150 音声出力部モデム、152 ICカードインターフェイス、160.1,160.2 合成器、144 演算処理部、146 高速デジタルインターフェイス、148 内蔵蓄積デバイス、164 映像出力端子、180 外部蓄積デバイス、182 外部入力機器、201 A/D変換器、202 I/Q分離部、204 キャリア同期部、206 相関回路、208 FFT回路、214 等化回路、216 周波数デインタリーブ、218 時間デインタリーブ、220 デマッピング、222 ビットデインタリーブ、224 ビタビ復号部、226 バイトデインタリーブ、228 TS再生部、230 RS復号部、300,310,700 モード/ガードインターバル判定部、500,500−1〜500−n,510,520,800,800−1〜800−n 相関値出力部、600 選択信号生成部、605 セレクタ、805 遅延メモリ、810 共役部、815 複素乗算回路、820,820a,820b,822 移動平均回路、825,826 フィードバック型フィルタ、830 平方和回路、835 正負判定回路、840 加算器、842 レジスタ、846 平均回路、848 Nカウンタ、900 比較部、1000 デジタル放送受信装置、1002 音声出力部、1004 表示部。
Claims (8)
- 複数の有効シンボル期間長と複数のガード期間長との組み合わせによって特定される複数の直交周波数多重分割伝送方式の受信信号パターンを受信することができるデジタル放送受信装置であって、
直交検波後の同相軸信号および直交軸信号を受けて、前記複数の受信信号パターンの中から1つの受信信号パターンを特定して、対応する受信信号パターンを受信するために必要な有効シンボル期間長およびガード期間長を出力するためのモード/ガードインターバル判定部を備え、
前記モード/ガードインターバル判定部は、
複数の受信信号パターンにそれぞれ対応して設けられ、対応する受信信号パターンに応じた相関値を出力する複数の相関値出力部と、
前記複数の相関値出力部からの相関値を比較して、比較結果に基づいて複数の有効シンボル期間と複数のガード期間との組み合わせのうちの特定された受信信号パターンに対応する有効シンボル期間とガード期間を出力する比較部とを含み、
前記複数の相関値出力部の各々は、
対応する受信信号パターンの有効シンボル期間に相当する期間の遅延を行なう遅延手段と、
前記同相軸信号および直交軸信号と前記遅延手段からの遅延後の前記同相軸信号および直交軸信号との相関をそれぞれ検出する相関検出手段と、
前記相関検出手段の出力を受けて、出力された信号の符号に応じた符号データを出力する正負判定手段と、
前記正負判定手段の符号データの入力を受けて、対応する受信信号パターンのガード期間に相当する期間の移動平均処理を実行する移動平均手段と、
前記移動平均手段の出力を対応するシンボル期間毎にフィードバック加算処理するフィルタ手段とを有する、デジタル放送受信装置。 - 複数の有効シンボル期間長と複数のガード期間長との組み合わせによって特定される複数の直交周波数多重分割伝送方式の受信信号パターンを受信することができるデジタル放送受信装置であって、
直交検波後の同相軸信号および直交軸信号を受けて、前記複数の受信信号パターンの中から1つの受信信号パターンを特定して、対応する受信信号パターンを受信するために必要な有効シンボル期間長およびガード期間長を出力するためのモード/ガードインターバル判定部を備え、
前記モード/ガードインターバル判定部は、
複数の受信信号パターンにそれぞれ対応して設けられ、対応する受信信号パターンに応じた相関値を出力する複数の相関値出力部と、
前記複数の相関値出力部からの相関値を比較して、比較結果に基づいて複数の有効シンボル期間と複数のガード期間との組み合わせのうちの特定された受信信号パターンに対応する有効シンボル期間とガード期間を出力する比較部とを含み、
前記複数の相関値出力部の各々は、
対応する受信信号パターンの有効シンボル期間に相当する期間の遅延を行なう遅延手段と、
前記同相軸信号および直交軸信号と前記遅延手段からの遅延後の前記同相軸信号および直交軸信号との相関をそれぞれ検出する相関検出手段と、
前記相関検出手段の出力を受けて、対応する受信信号パターンのガード期間に相当する期間よりも短い期間の移動平均処理を実行する移動平均手段と、
前記移動平均手段の出力を対応するシンボル期間毎にフィードバック加算処理するフィルタ手段とを有する、デジタル放送受信装置。 - 複数の有効シンボル期間長と複数のガード期間長との組み合わせによって特定される複数の直交周波数多重分割伝送方式の受信信号パターンを受信することができるデジタル放送受信装置であって、
直交検波後の同相軸信号および直交軸信号を受けて、前記複数の受信信号パターンの中から1つの受信信号パターンを特定して、対応する受信信号パターンを受信するために必要な有効シンボル期間長およびガード期間長を出力するためのモード/ガードインターバル判定部を備え、
前記モード/ガードインターバル判定部は、
複数の受信信号パターンにそれぞれ対応して設けられ、対応する受信信号パターンに応じた相関値を出力する複数の相関値出力部と、
前記複数の相関値出力部からの相関値を比較して、比較結果に基づいて複数の有効シンボル期間と複数のガード期間との組み合わせのうちの特定された受信信号パターンに対応する有効シンボル期間とガード期間を出力する比較部とを含み、
前記複数の相関値出力部の各々は、
対応する受信信号パターンの有効シンボル期間に相当する期間の遅延を行なう遅延手段と、
前記同相軸信号および直交軸信号と前記遅延手段からの遅延後の前記同相軸信号および直交軸信号との相関をそれぞれ検出する相関検出手段と、
前記相関検出手段の出力を受けて、対応する受信信号パターンのガード期間に相当する期間の移動平均処理を実行する移動平均手段と、
前記移動平均手段の出力をNサンプル毎に平均化する平均化手段と、
前記平均化手段の出力を受けて、対応するシンボル期間毎にフィードバック加算処理するフィルタ手段とを有する、デジタル放送受信装置。 - 複数の有効シンボル期間長と複数のガード期間長との組み合わせによって特定される複数の直交周波数多重分割伝送方式の受信信号パターンを受信することができるデジタル放送受信装置であって、
直交検波後の同相軸信号および直交軸信号を受けて、前記複数の受信信号パターンの中から1つの受信信号パターンを特定して、対応する受信信号パターンを受信するために必要な有効シンボル期間長およびガード期間長を出力するためのモード/ガードインターバル判定部を備え、
前記モード/ガードインターバル判定部は、
複数の受信信号パターンにそれぞれ対応して設けられ、対応する受信信号パターンに応じた相関値を出力する複数の相関値出力部と、
前記複数の相関値出力部からの相関値を比較して、比較結果に基づいて複数の有効シンボル期間と複数のガード期間との組み合わせのうちの特定された受信信号パターンに対応する有効シンボル期間とガード期間を出力する比較部とを含み、
前記複数の相関値出力部の各々は、
対応する受信信号パターンの有効シンボル期間に相当する期間の遅延を行なう第1の遅延手段と、
前記同相軸信号および直交軸信号と前記第1の遅延手段からの遅延後の前記同相軸信号および直交軸信号との相関をそれぞれ検出する第1の相関検出手段と、
前記第1の相関検出手段の出力を受けて、出力された信号の符号に応じた符号データを出力する第1の正負判定手段と、
前記第1の正負判定手段の符号データを受けて、対応する受信信号パターンのガード期間に相当する期間よりも短い期間の移動平均処理を実行する第1の移動平均手段と、
前記第1の移動平均手段の出力をNサンプル毎に平均化して出力する第1の平均化手段と、
前記第1の平均化手段の出力を対応するシンボル期間毎にフィードバック加算処理する第1のフィルタ手段とを有する、デジタル放送受信装置。 - 前記モード/ガードインターバル判定部は、シンボル同期をとるための相関値を出力するシンボル同期用相関値出力部を含み、
前記シンボル同期用相関値出力部は、
有効シンボル期間に相当する期間の遅延を行なう第2の遅延手段と、
前記同相軸信号および直交軸信号と前記第2の遅延手段からの遅延後の前記同相軸信号および直交軸信号との相関をそれぞれ検出する第2の相関検出手段と、
前記第2の相関検出手段の出力を受けて、出力された信号の符号に応じた符号データを出力する第2の正負判定手段と、
前記第2の正負判定手段の符号データを受けて、対応する受信信号パターンのガード期間に相当する期間よりも短い期間の移動平均処理を実行する第2の移動平均手段と、
前記第2の移動平均手段の出力を対応するシンボル期間毎にフィードバック加算処理するフィルタ手段とを有する、請求項4記載のデジタル放送受信装置。 - 前記第2の遅延手段は、
信号を出力する段数を調整することにより遅延量の調整が可能な複数段のメモリと、
前記比較部から出力された有効シンボル期間とガード期間とに基づいて、遅延量が前記有効シンボル期間となるように前記複数段のメモリの出力する段数を調整する制御部とを含む、請求項5記載のデジタル放送受信装置。 - 前記第2の移動平均手段は、
信号を出力する段数を調整することにより遅延量の調整が可能な複数段のメモリを含み、
前記比較部から出力された有効シンボル期間とガード期間とに基づいて、遅延量が前記ガード期間に相当する期間よりも短い期間となるように前記複数段のメモリの出力する段数を調整する制御部とを含む、請求項5記載のデジタル放送受信装置。 - 前記第2のフィルタ手段は、
信号を出力する段数を調整することにより遅延量の調整が可能な複数段のメモリと、
前記比較部から出力された有効シンボル期間とガード期間とに基づいて、遅延量が前記有効シンボル期間とガード期間とを合わせたシンボル期間に相当する期間となるように前記複数段のメモリの出力する段数を調整する制御部とを含む、請求項5記載のデジタル放送受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121624A JP2008278364A (ja) | 2007-05-02 | 2007-05-02 | デジタル放送受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007121624A JP2008278364A (ja) | 2007-05-02 | 2007-05-02 | デジタル放送受信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008278364A true JP2008278364A (ja) | 2008-11-13 |
Family
ID=40055750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007121624A Pending JP2008278364A (ja) | 2007-05-02 | 2007-05-02 | デジタル放送受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008278364A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012044414A (ja) * | 2010-08-18 | 2012-03-01 | Lapis Semiconductor Co Ltd | 相関器及びそれを含む復調装置 |
WO2014199701A1 (ja) * | 2013-06-13 | 2014-12-18 | 株式会社日立国際電気 | アンテナ方向調整方法及びofdm受信装置 |
-
2007
- 2007-05-02 JP JP2007121624A patent/JP2008278364A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012044414A (ja) * | 2010-08-18 | 2012-03-01 | Lapis Semiconductor Co Ltd | 相関器及びそれを含む復調装置 |
WO2014199701A1 (ja) * | 2013-06-13 | 2014-12-18 | 株式会社日立国際電気 | アンテナ方向調整方法及びofdm受信装置 |
JP5878266B2 (ja) * | 2013-06-13 | 2016-03-08 | 株式会社日立国際電気 | アンテナ方向調整方法及びofdm受信装置 |
US9444671B2 (en) | 2013-06-13 | 2016-09-13 | Hitachi Kokusai Electric Inc. | Antenna direction adjustment method and OFDM reception device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7577216B2 (en) | Guard interval and FFT mode detector in DVB-T receiver | |
JP4584756B2 (ja) | パイロット信号検出装置及び方法 | |
JP4692761B2 (ja) | Ofdm受信装置、ofdm受信方法及び地上波デジタル受信装置 | |
EP1618696A1 (en) | Frequency synchronization apparatus and frequency synchronization method | |
US20080095280A1 (en) | Correlation value calculation method and correlator using the same | |
JP4173460B2 (ja) | デジタル放送受信装置 | |
JPWO2006123557A1 (ja) | 復調装置、受信装置及び復調方法 | |
US20130322507A1 (en) | Phase Tracking in Communications Systems | |
JP2007150468A (ja) | ダイバーシチ受信装置 | |
JP2005160033A (ja) | Ofdm復調装置、ofdm復調用集積回路、及びofdm復調方法 | |
JP2008278363A (ja) | デジタル放送受信装置 | |
JP2008278364A (ja) | デジタル放送受信装置 | |
JP3989173B2 (ja) | デジタル放送受信装置 | |
JP2010050834A (ja) | Ofdmデジタル信号等化装置、等化方法及び中継装置 | |
JP4511714B2 (ja) | Ofdm受信装置 | |
JP2004282613A (ja) | 等化装置およびこれを有する受信装置 | |
US20090103670A1 (en) | Pseudo-echo cancellation processing apparatus, pseudo-echo cancellation method and digital-broadcast receiving apparatus | |
JP2010081585A (ja) | Ofdm信号受信装置および受信方法 | |
JP4293929B2 (ja) | デジタル放送受信装置 | |
JP4639007B2 (ja) | 無線通信装置 | |
JP2002280997A (ja) | デジタル信号受信装置 | |
JP4059861B2 (ja) | デジタル放送受信装置 | |
JP2011024007A (ja) | 遅延プロファイル測定装置およびデジタル放送受信機 | |
JP4664889B2 (ja) | 波形等化装置および方法 | |
JP3946010B2 (ja) | デジタル放送受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100105 |