JPH05327657A - データ復号回路 - Google Patents
データ復号回路Info
- Publication number
- JPH05327657A JPH05327657A JP4154546A JP15454692A JPH05327657A JP H05327657 A JPH05327657 A JP H05327657A JP 4154546 A JP4154546 A JP 4154546A JP 15454692 A JP15454692 A JP 15454692A JP H05327657 A JPH05327657 A JP H05327657A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- mask
- circuit
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 復調データのデータ変化点からその都度デー
タビットの区切りを判別し、より正確なデータビット判
別を行う。 【構成】 アンテナから入力された信号は、相関ネット
ワーク３、ループフィルタ４、電圧制御発振器５、ＰＮ
信号発生器６から成るＤＬＬによって、ＰＮ信号の周期
をとる。データエッジ検出回路９は、該ＤＬＬからの復
調データ信号のデータ変化点を検出する。データ変化点
検出信号でクリアがかかり、ＰＮ信号同期信号を１／Ｎ
に分周し、分周された信号で復調データ信号をサンプリ
ングして出力する。
タビットの区切りを判別し、より正確なデータビット判
別を行う。 【構成】 アンテナから入力された信号は、相関ネット
ワーク３、ループフィルタ４、電圧制御発振器５、ＰＮ
信号発生器６から成るＤＬＬによって、ＰＮ信号の周期
をとる。データエッジ検出回路９は、該ＤＬＬからの復
調データ信号のデータ変化点を検出する。データ変化点
検出信号でクリアがかかり、ＰＮ信号同期信号を１／Ｎ
に分周し、分周された信号で復調データ信号をサンプリ
ングして出力する。
Description
【０００１】
【技術分野】本発明は、データ復号回路に関し、より詳
細には、クロック速度変調スペクトル拡散通信方式にお
ける復調信号をデジタルデータに再生するデータ復号回
路に関する。例えば、微弱無線通信、移動体無線通信、
構内無線通信に適用されるものである。
細には、クロック速度変調スペクトル拡散通信方式にお
ける復調信号をデジタルデータに再生するデータ復号回
路に関する。例えば、微弱無線通信、移動体無線通信、
構内無線通信に適用されるものである。
【０００２】
【従来技術】デジタル信号を伝送するためには、通常、
電圧制御発振器を変調データで直接変調をかけるＦＳＫ
（Frequency Shift Keying：周波数シフトキーイング）
変調方式が用いられるが、この方法ではクロック周波数
が安定しないため、受信機側で擬似雑音（ＰＮ）信号の
同期はずれや復調誤り等を引き起こす恐れがある。クロ
ック速度変調によるスペクトル拡散通信方式について
は、「最新スペクトラム拡散通信方式」（R.C.Dixon
著、立野、片岡、飯田訳、ジャテック出版、pp.125-127
昭和53.11.30）に記載されている。これによれば、ク
ロック速度変調の具体的な実現方法として、ＰＬＬ（位
相同期ループ）による安定化を図ったものが紹介されて
いるが、これはアナログ信号の伝送を目的にしたもの
で、デジタル信号の伝送には適さない。また、クロック
速度変調を用いたスペクトル拡散通信においてデジタル
情報を伝送するとき、従来の方法によると、ＤＬＬ復調
信号からＰＬＬなどによりビットタイミヲクをとり、デ
ジタルデータを再生していた。この方法によると、複雑
かつ高価なＰＬＬを必要とすること、送信データにクロ
ック成分が無い場合には復号誤りが増大するという欠点
を有していた。
電圧制御発振器を変調データで直接変調をかけるＦＳＫ
（Frequency Shift Keying：周波数シフトキーイング）
変調方式が用いられるが、この方法ではクロック周波数
が安定しないため、受信機側で擬似雑音（ＰＮ）信号の
同期はずれや復調誤り等を引き起こす恐れがある。クロ
ック速度変調によるスペクトル拡散通信方式について
は、「最新スペクトラム拡散通信方式」（R.C.Dixon
著、立野、片岡、飯田訳、ジャテック出版、pp.125-127
昭和53.11.30）に記載されている。これによれば、ク
ロック速度変調の具体的な実現方法として、ＰＬＬ（位
相同期ループ）による安定化を図ったものが紹介されて
いるが、これはアナログ信号の伝送を目的にしたもの
で、デジタル信号の伝送には適さない。また、クロック
速度変調を用いたスペクトル拡散通信においてデジタル
情報を伝送するとき、従来の方法によると、ＤＬＬ復調
信号からＰＬＬなどによりビットタイミヲクをとり、デ
ジタルデータを再生していた。この方法によると、複雑
かつ高価なＰＬＬを必要とすること、送信データにクロ
ック成分が無い場合には復号誤りが増大するという欠点
を有していた。
【０００３】また、クロック速度変調を用いたスペクト
ル拡散通信においてデジタル情報を伝送するとき、従来
の受信回路では、ＤＬＬ復調信号を波形整形回路で信号
の増幅、ノイズ除去を行い、ＰＬＬなどによるビットタ
イミングでデジタルデータに識別再生していた。この方
法によると、複雑かつ高価なＰＬＬを必要とすること、
波形整形回路やデータ判別回路あるいはＤＬＬにおい
て、ノイズ、電源変動、温度変動、その他の原因による
復調信号アイパターンの位相変動あるいはレベル変動が
発生し、その結果復号誤りが発生していた。また、送信
データの１周期がＰＮ信号周期の整数倍となっていると
き、復調信号から“１”，“０”を判別する際、データ
ビットの区切りがわからないと復調信号アイパターンの
中央のタイミングで判別ができず、復調データが誤って
しまう問題がある。先に提案された特願平４−２３２１
４号は、データビットの区切りを判別するために
“１”，“０”の繰り返しであるプリアンブルを必要と
していた。
ル拡散通信においてデジタル情報を伝送するとき、従来
の受信回路では、ＤＬＬ復調信号を波形整形回路で信号
の増幅、ノイズ除去を行い、ＰＬＬなどによるビットタ
イミングでデジタルデータに識別再生していた。この方
法によると、複雑かつ高価なＰＬＬを必要とすること、
波形整形回路やデータ判別回路あるいはＤＬＬにおい
て、ノイズ、電源変動、温度変動、その他の原因による
復調信号アイパターンの位相変動あるいはレベル変動が
発生し、その結果復号誤りが発生していた。また、送信
データの１周期がＰＮ信号周期の整数倍となっていると
き、復調信号から“１”，“０”を判別する際、データ
ビットの区切りがわからないと復調信号アイパターンの
中央のタイミングで判別ができず、復調データが誤って
しまう問題がある。先に提案された特願平４−２３２１
４号は、データビットの区切りを判別するために
“１”，“０”の繰り返しであるプリアンブルを必要と
していた。
【０００４】
【目的】本発明は、上述のごとき実情に鑑みてなされた
もので、“１”，“０”の繰る返しであるプリアンブル
を必ずしも必要とせずに、復調データのデータ変化点か
らその都度データビットの区切りを判別することがで
き、より正確なデータビット判別を行うこと、また、デ
ータビットの判別を行う時間を限定することにより、よ
り正確なデータビットの判別を行うことができるように
したデータ復号回路を提供することを目的としてなされ
たものである。
もので、“１”，“０”の繰る返しであるプリアンブル
を必ずしも必要とせずに、復調データのデータ変化点か
らその都度データビットの区切りを判別することがで
き、より正確なデータビット判別を行うこと、また、デ
ータビットの判別を行う時間を限定することにより、よ
り正確なデータビットの判別を行うことができるように
したデータ復号回路を提供することを目的としてなされ
たものである。
【０００５】
【構成】本発明は、上記目的を達成するために、（１）
送信データをＰＮ（擬似雑音）信号周期の整数Ｎ倍に同
期させてＰＮ信号クロックに周波数変調をかけるクロッ
ク速度変調にするスペクトル拡散通信において、ＰＮ信
号周期を検出するＰＮ信号周期発生回路と、遅延ロック
ルータ（ＤＬＬ）からの復調データ信号のデータ変化点
を検出するデータエッジ検出回路と、該データエッジ検
出回路によるデータ変化点検出信号でクリアがかかりＰ
Ｎ信号周期信号を１／Ｎに分周するカウンタと、該カウ
ンタにより分周された信号で復調データ信号をサンプリ
ングして送出するデータ判別回路とを有すること、更に
は、（２）前記データ変化点を設定された数だけカウン
トするカウンタと、該カウンタによるカウント終了以後
１／Ｎ分周器へのクリア信号をマスクするクリア信号マ
スク回路とを有すること、更には、（３）復調器である
遅延ロックループのＰＮ信号の同期が検出できたことを
判別するＰＮ同期検出回路と、復号データ中の同期ワー
ドを検出する同期ワード検出回路と、ＰＮ同期検出信号
から同期ワード検出信号までの間１／Ｎ分周器へのクリ
ア信号を送出するマスク回路を有すること、更には、
（４）前記データ変化点からＰＮ周期信号をＮ回カウン
トするカウンタと、Ｎの前後Ｍ回の間を示すデコーダ
と、その間エッジ検出信号を通過させるマスク回路とを
有すること、更には、（５）請求項４記載の信号マスク
回路からのマスク信号と、請求項２記載の信号マスク回
路からのマスク信号との論理積をマスク信号として出力
する信号マスク回路を有すること、更には、（６）請求
項４記載の信号マスク回路からのマスク信号と、請求項
３記載の信号マスク回路からのマスク信号との論理積を
マスク信号として出力する信号マスク回路を有すること
を特徴としたものである。以下、本発明の実施例に基づ
いて説明する。
送信データをＰＮ（擬似雑音）信号周期の整数Ｎ倍に同
期させてＰＮ信号クロックに周波数変調をかけるクロッ
ク速度変調にするスペクトル拡散通信において、ＰＮ信
号周期を検出するＰＮ信号周期発生回路と、遅延ロック
ルータ（ＤＬＬ）からの復調データ信号のデータ変化点
を検出するデータエッジ検出回路と、該データエッジ検
出回路によるデータ変化点検出信号でクリアがかかりＰ
Ｎ信号周期信号を１／Ｎに分周するカウンタと、該カウ
ンタにより分周された信号で復調データ信号をサンプリ
ングして送出するデータ判別回路とを有すること、更に
は、（２）前記データ変化点を設定された数だけカウン
トするカウンタと、該カウンタによるカウント終了以後
１／Ｎ分周器へのクリア信号をマスクするクリア信号マ
スク回路とを有すること、更には、（３）復調器である
遅延ロックループのＰＮ信号の同期が検出できたことを
判別するＰＮ同期検出回路と、復号データ中の同期ワー
ドを検出する同期ワード検出回路と、ＰＮ同期検出信号
から同期ワード検出信号までの間１／Ｎ分周器へのクリ
ア信号を送出するマスク回路を有すること、更には、
（４）前記データ変化点からＰＮ周期信号をＮ回カウン
トするカウンタと、Ｎの前後Ｍ回の間を示すデコーダ
と、その間エッジ検出信号を通過させるマスク回路とを
有すること、更には、（５）請求項４記載の信号マスク
回路からのマスク信号と、請求項２記載の信号マスク回
路からのマスク信号との論理積をマスク信号として出力
する信号マスク回路を有すること、更には、（６）請求
項４記載の信号マスク回路からのマスク信号と、請求項
３記載の信号マスク回路からのマスク信号との論理積を
マスク信号として出力する信号マスク回路を有すること
を特徴としたものである。以下、本発明の実施例に基づ
いて説明する。
【０００６】図１は、本発明によるデータ復号回路の一
実施例（実施例１）を説明するための構成図で、図中、
１はＲＦ増幅回路、２は周波数変換回路、３は相関ネッ
トワーク、４はループフィルタ、５は電圧制御発振器、
６はＰＮ符号発生器、７は波形整形回路、８はコンパレ
ータ、９はデータエッジ検出回路、１０は１／Ｎ分周
器、１１はデータ判別回路である。図２は、各部の信号
を示す図である。
実施例（実施例１）を説明するための構成図で、図中、
１はＲＦ増幅回路、２は周波数変換回路、３は相関ネッ
トワーク、４はループフィルタ、５は電圧制御発振器、
６はＰＮ符号発生器、７は波形整形回路、８はコンパレ
ータ、９はデータエッジ検出回路、１０は１／Ｎ分周
器、１１はデータ判別回路である。図２は、各部の信号
を示す図である。
【０００７】アンテナから入力された信号はＲＦ増幅回
路１で増幅され、周波数変換回路２により中間周波数に
変換され、相関ネットワーク３、ループフィルタ４、電
圧制御発振器５、ＰＮ信号発生器６からなる遅延ロック
ループ（ＤＬＬ）に入力される。該ＤＬＬによって、Ｐ
Ｎ信号（図２（ａ））の同期をとるとともに、電圧制御
発振器５の制御電圧にＦＳＫ変調されたＰＮクロックに
対する復調信号が含まれる。このとき、変調データはＰ
Ｎ信号周期の整数（Ｎ）倍に同期しているものとする。
ＰＮ信号発生器６であるシフトレジスタの各ビットをあ
るパターンで比較することによりＰＮ信号の周期が検出
できる（図２（ｃ））。該ＰＮ周期信号を１／Ｎ分周す
ることによりデータクロックとすることができる（図２
（ｅ））。しかしながら、受信側では、変調データの区
切りがわかっていないので、その区切りを判別する必要
がある。ＤＬＬの制御電圧である復調信号から波形整形
回路７で雑音を除き（図２（ｂ））、データエッジ検出
回路９で復調データ信号のデータ変化点を検出する（図
２（ｄ））。この信号で１／Ｎ分周器をリセットするこ
とによりデータクロックをデータ変化点に一致させる。
１／Ｎ分周信号の立上りエッジにおいて波形整形信号の
“１”，“０”を判別し、同期させてデータを出力する
（図２（ｆ））。
路１で増幅され、周波数変換回路２により中間周波数に
変換され、相関ネットワーク３、ループフィルタ４、電
圧制御発振器５、ＰＮ信号発生器６からなる遅延ロック
ループ（ＤＬＬ）に入力される。該ＤＬＬによって、Ｐ
Ｎ信号（図２（ａ））の同期をとるとともに、電圧制御
発振器５の制御電圧にＦＳＫ変調されたＰＮクロックに
対する復調信号が含まれる。このとき、変調データはＰ
Ｎ信号周期の整数（Ｎ）倍に同期しているものとする。
ＰＮ信号発生器６であるシフトレジスタの各ビットをあ
るパターンで比較することによりＰＮ信号の周期が検出
できる（図２（ｃ））。該ＰＮ周期信号を１／Ｎ分周す
ることによりデータクロックとすることができる（図２
（ｅ））。しかしながら、受信側では、変調データの区
切りがわかっていないので、その区切りを判別する必要
がある。ＤＬＬの制御電圧である復調信号から波形整形
回路７で雑音を除き（図２（ｂ））、データエッジ検出
回路９で復調データ信号のデータ変化点を検出する（図
２（ｄ））。この信号で１／Ｎ分周器をリセットするこ
とによりデータクロックをデータ変化点に一致させる。
１／Ｎ分周信号の立上りエッジにおいて波形整形信号の
“１”，“０”を判別し、同期させてデータを出力する
（図２（ｆ））。
【０００８】図３は、本発明によるデータ復号回路の他
の実施例（実施例２）を示す図で、図中、１２は信号マ
スク回路、１３はカウンタで、その他、図１と同じ作用
をする部分は同一の符号を付してある。受信データのデ
ータ変化点を検出してデータビットの判別を行う部分は
実施例１と同じである。復調信号にノイズがのると、図
４のようにデータクロックが多くなってしまう。実際の
データでないプリアンブル送出時には問題がないが、デ
ータ部で起こるとビットスリップが生じることになり、
それ以降のデータはデータビットの区切りが復帰できた
としても、誤りとなってしまう。そこで、図３のカウン
タ１３においてプリアンブルの長さに相当するデータエ
ッジの回数をカウントし、信号マスク回路１２において
は、カウント終了後１／Ｎ分周器１０へのクリア信号を
クスクする。以上の操作によってプリアンブル中のみデ
ータエッジ検出することになり、データ部でのビットス
リップが生じなくなる。データ部でのデータ判別のタイ
ミングは固定されることになり、復調データ中にノイズ
等で誤りが起きてもビット誤りで済むことになり、簡単
な誤り訂正符号を付加しておくことで対処できる。
の実施例（実施例２）を示す図で、図中、１２は信号マ
スク回路、１３はカウンタで、その他、図１と同じ作用
をする部分は同一の符号を付してある。受信データのデ
ータ変化点を検出してデータビットの判別を行う部分は
実施例１と同じである。復調信号にノイズがのると、図
４のようにデータクロックが多くなってしまう。実際の
データでないプリアンブル送出時には問題がないが、デ
ータ部で起こるとビットスリップが生じることになり、
それ以降のデータはデータビットの区切りが復帰できた
としても、誤りとなってしまう。そこで、図３のカウン
タ１３においてプリアンブルの長さに相当するデータエ
ッジの回数をカウントし、信号マスク回路１２において
は、カウント終了後１／Ｎ分周器１０へのクリア信号を
クスクする。以上の操作によってプリアンブル中のみデ
ータエッジ検出することになり、データ部でのビットス
リップが生じなくなる。データ部でのデータ判別のタイ
ミングは固定されることになり、復調データ中にノイズ
等で誤りが起きてもビット誤りで済むことになり、簡単
な誤り訂正符号を付加しておくことで対処できる。
【０００９】図５は、本発明によるデータ復号回路の更
に他の実施例（実施例３）を示す図で、図中、１４はＰ
Ｎ同期検出回路、１５は同期ワード検出回路で、その
他、図３と同じ作用をする部分は同一の符号を付してあ
る。本発明の実施例では、データ部の前にデータ領域を
示すための同期ワードを送出しているものとする。１／
Ｎ分周器１０へのクリア信号をマスクする信号マスク回
路１２では、まず最初はクリア信号をマスクしておき、
ＰＮ同期検出回路１４によってＰＮ信号の同期がとれた
ことがわかると、クリア信号のマスクをやめ１／Ｎ分周
器１０に出力する。その後、同期ワード検出回路１５で
はデータ領域の前に付けられている同期ワードを検出
し、その検出信号によりクリア信号マスク回路１２でク
リア信号をマスクする。すなわち、データエッジ検出信
号は、信号マスク回路１２によって、ＰＮ同期がとれて
から同期ワードがとれるまでの間のみ１／Ｎ分周器１０
に出力されることになる。同期ワードがとれるのを確認
するまでの間、データエッジ検出を行うためより確実に
データビットの区切りに判別を行うことができる。
に他の実施例（実施例３）を示す図で、図中、１４はＰ
Ｎ同期検出回路、１５は同期ワード検出回路で、その
他、図３と同じ作用をする部分は同一の符号を付してあ
る。本発明の実施例では、データ部の前にデータ領域を
示すための同期ワードを送出しているものとする。１／
Ｎ分周器１０へのクリア信号をマスクする信号マスク回
路１２では、まず最初はクリア信号をマスクしておき、
ＰＮ同期検出回路１４によってＰＮ信号の同期がとれた
ことがわかると、クリア信号のマスクをやめ１／Ｎ分周
器１０に出力する。その後、同期ワード検出回路１５で
はデータ領域の前に付けられている同期ワードを検出
し、その検出信号によりクリア信号マスク回路１２でク
リア信号をマスクする。すなわち、データエッジ検出信
号は、信号マスク回路１２によって、ＰＮ同期がとれて
から同期ワードがとれるまでの間のみ１／Ｎ分周器１０
に出力されることになる。同期ワードがとれるのを確認
するまでの間、データエッジ検出を行うためより確実に
データビットの区切りに判別を行うことができる。
【００１０】図６は、本発明によるデータ復号回路の更
に他の実施例（実施例４）を示す図で、図中、１６はカ
ウンタ、１７はデコーダで、その他、図５と同じ作用を
する部分は同一の符号を付してある。本発明の実施例で
は、コンパレータ８によるＰＮ周期信号をＮ回カウント
するカウンタ１６と、Ｎ回カウントする前後Ｍ回カウン
トする間だけ１／Ｎ分周器１０へのクリア信号を出力す
る。図４（ｅ）,（ｆ）では、ノイズによりデータクロ
ックが１ビット多くなり、ビットスリップを起こしてい
たが、エッジ検出をＰＮ信号周期のＮ±Ｍの間に限る
（図４（ｇ））ことにより、ノイズによるエッジ検出信
号はマスクされるためビットスリップが起きない（図４
（ｅ′）,（ｆ′））。
に他の実施例（実施例４）を示す図で、図中、１６はカ
ウンタ、１７はデコーダで、その他、図５と同じ作用を
する部分は同一の符号を付してある。本発明の実施例で
は、コンパレータ８によるＰＮ周期信号をＮ回カウント
するカウンタ１６と、Ｎ回カウントする前後Ｍ回カウン
トする間だけ１／Ｎ分周器１０へのクリア信号を出力す
る。図４（ｅ）,（ｆ）では、ノイズによりデータクロ
ックが１ビット多くなり、ビットスリップを起こしてい
たが、エッジ検出をＰＮ信号周期のＮ±Ｍの間に限る
（図４（ｇ））ことにより、ノイズによるエッジ検出信
号はマスクされるためビットスリップが起きない（図４
（ｅ′）,（ｆ′））。
【００１１】図７は、本発明によるデータ復号回路の更
に他の実施例（実施例５）を示す図である。本発明の実
施例での信号マスク回路１２では、実施例２で示された
カウンタ１３からの出力であるマスク信号と、実施例４
で示されたデコーダ１７からの出力であるマスク信号と
の論理積をマスク信号として１／Ｎ分周器１０にクリア
信号として出力する。
に他の実施例（実施例５）を示す図である。本発明の実
施例での信号マスク回路１２では、実施例２で示された
カウンタ１３からの出力であるマスク信号と、実施例４
で示されたデコーダ１７からの出力であるマスク信号と
の論理積をマスク信号として１／Ｎ分周器１０にクリア
信号として出力する。
【００１２】図８は、本発明によるデータ復号回路の更
に他の実施例（実施例６）を示す図である。本発明の実
施例での信号マスク回路１２では、実施例３で示された
マスク信号と、実施例４で示されたデコーダ１７からの
出力であるマスク信号との論理積をマスク信号として１
／Ｎ分周器１０にクリア信号として出力する。
に他の実施例（実施例６）を示す図である。本発明の実
施例での信号マスク回路１２では、実施例３で示された
マスク信号と、実施例４で示されたデコーダ１７からの
出力であるマスク信号との論理積をマスク信号として１
／Ｎ分周器１０にクリア信号として出力する。
【００１３】
【効果】以上の説明から明らかなように、本発明による
と、以下のような効果がある。 （１）請求項１に対する効果：データエッジを常に検出
しながらデータビットの判別を行うため、確実なデータ
ビットの区切りの検出を行うことができる。 （２）請求項２に対する効果：データエッジの検出をプ
リアンブル部に限り、データ部では復号タイミングを固
定することによってビットスリップによる誤りを防ぐこ
とができる。 （３）請求項３に対する効果：前記（２）の効果に加
え、同期ワードが正確にとれるまでデータエッジ検出を
行うので、より正確なデータビット判別を行うことがで
きる。 （４）請求項４に対する効果：データエッジ検出を行う
際に、データエッジが次に検出されると予測される以外
の時間では、データエッジ検出信号をマスクすることに
より、ノイズ等によるデータビット判別の誤りをなくす
ことができる。 （５）請求項５に対する効果：前記（２）の効果に前記
（４）の効果が加わる。 （６）請求項６に対する効果：前記（３）の効果に前記
（４）の効果が加わる。
と、以下のような効果がある。 （１）請求項１に対する効果：データエッジを常に検出
しながらデータビットの判別を行うため、確実なデータ
ビットの区切りの検出を行うことができる。 （２）請求項２に対する効果：データエッジの検出をプ
リアンブル部に限り、データ部では復号タイミングを固
定することによってビットスリップによる誤りを防ぐこ
とができる。 （３）請求項３に対する効果：前記（２）の効果に加
え、同期ワードが正確にとれるまでデータエッジ検出を
行うので、より正確なデータビット判別を行うことがで
きる。 （４）請求項４に対する効果：データエッジ検出を行う
際に、データエッジが次に検出されると予測される以外
の時間では、データエッジ検出信号をマスクすることに
より、ノイズ等によるデータビット判別の誤りをなくす
ことができる。 （５）請求項５に対する効果：前記（２）の効果に前記
（４）の効果が加わる。 （６）請求項６に対する効果：前記（３）の効果に前記
（４）の効果が加わる。
【図１】 本発明によるデータ復号回路の一実施例を説
明するための構成図である。
明するための構成図である。
【図２】 図１の各部の信号を示す図である。
【図３】 本発明のデータ復号回路の他の一実施例（実
施例２）を示す図である。
施例２）を示す図である。
【図４】 図３の各部の信号を示す図である。
【図５】 本発明のデータ復号回路の更に他の実施例
（実施例３）を示す図である。
（実施例３）を示す図である。
【図６】 本発明のデータ復号回路の更に他の実施例
（実施例４）を示す図である。
（実施例４）を示す図である。
【図７】 本発明のデータ復号回路の更に他の実施例
（実施例５）を示す図である。
（実施例５）を示す図である。
【図８】 本発明のデータ復号回路の更に他の実施例
（実施例６）を示す図である。
（実施例６）を示す図である。
１…ＲＦ増幅回路、２…周波数変換回路、３…相関ネッ
トワーク、４…ループフィルタ、５…電圧制御発振器、
６…ＰＮ符号発生器、７…波形整形回路、８…コンパレ
ータ、９…データエッジ検出回路、１０…１／Ｎ分周
器、１１…データ判別回路。
トワーク、４…ループフィルタ、５…電圧制御発振器、
６…ＰＮ符号発生器、７…波形整形回路、８…コンパレ
ータ、９…データエッジ検出回路、１０…１／Ｎ分周
器、１１…データ判別回路。
Claims (6)
- 【請求項１】 送信データをＰＮ（擬似雑音）信号周期
の整数Ｎ倍に同期させてＰＮ信号クロックに周波数変調
をかけるクロック速度変調にするスペクトル拡散通信に
おいて、ＰＮ信号周期を検出するＰＮ信号周期発生回路
と、遅延ロックルータ（ＤＬＬ）からの復調データ信号
のデータ変化点を検出するデータエッジ検出回路と、該
データエッジ検出回路によるデータ変化点検出信号でク
リアがかかりＰＮ信号周期信号を１／Ｎに分周するカウ
ンタと、該カウンタにより分周された信号で復調データ
信号をサンプリングして送出するデータ判別回路とを有
することを特徴とするデータ復号回路。 - 【請求項２】 前記データ変化点を設定された数だけカ
ウントするカウンタと、該カウンタによるカウント終了
以後１／Ｎ分周器へのクリア信号をマスクするクリア信
号マスク回路とを有することを特徴とする請求項１記載
のデータ復号回路。 - 【請求項３】 復調器である遅延ロックループのＰＮ信
号の同期が検出できたことを判別するＰＮ同期検出回路
と、復号データ中の同期ワードを検出する同期ワード検
出回路と、ＰＮ同期検出信号から同期ワード検出信号ま
での間１／Ｎ分周器へのクリア信号を送出するマスク回
路を有することを特徴とする請求項１記載のデータ復号
回路。 - 【請求項４】 前記データ変化点からＰＮ周期信号をＮ
回カウントするカウンタと、Ｎの前後Ｍ回の間を示すデ
コーダと、その間エッジ検出信号を通過させるマスク回
路とを有することを特徴とする請求項１記載のデータ復
号回路。 - 【請求項５】 請求項４記載の信号マスク回路からのマ
スク信号と、請求項２記載の信号マスク回路からのマス
ク信号との論理積をマスク信号として出力する信号マス
ク回路を有することを特徴とする請求項１記載のデータ
復号回路。 - 【請求項６】 請求項４記載の信号マスク回路からのマ
スク信号と、請求項３記載の信号マスク回路からのマス
ク信号との論理積をマスク信号として出力する信号マス
ク回路を有することを特徴とする請求項１記載のデータ
復号回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154546A JPH05327657A (ja) | 1992-05-20 | 1992-05-20 | データ復号回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4154546A JPH05327657A (ja) | 1992-05-20 | 1992-05-20 | データ復号回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05327657A true JPH05327657A (ja) | 1993-12-10 |
Family
ID=15586620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4154546A Pending JPH05327657A (ja) | 1992-05-20 | 1992-05-20 | データ復号回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05327657A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8462875B2 (en) | 2009-07-20 | 2013-06-11 | Mitsubishi Electric Corporation | Timing regenerating device |
| US9923596B2 (en) | 2014-05-15 | 2018-03-20 | Mitsubishi Electric Corporation | Demodulation apparatus |
-
1992
- 1992-05-20 JP JP4154546A patent/JPH05327657A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8462875B2 (en) | 2009-07-20 | 2013-06-11 | Mitsubishi Electric Corporation | Timing regenerating device |
| US9923596B2 (en) | 2014-05-15 | 2018-03-20 | Mitsubishi Electric Corporation | Demodulation apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5889820A (en) | SPDIF-AES/EBU digital audio data recovery | |
| JPH0998193A (ja) | Ｐｐｍ復調装置 | |
| US6768433B1 (en) | Method and system for decoding biphase-mark encoded data | |
| US5444744A (en) | Phase locked loop for synchronizing with carrier wave | |
| US4942590A (en) | Optimum clock generator in data communication | |
| EP0076008B1 (en) | A receiver for ffsk modulated data signals | |
| JPH08237326A (ja) | ディジタル高周波信号の復調方法及び装置 | |
| JP3431743B2 (ja) | 受信機側でｒｄｓ位相同期を行う方法及び装置 | |
| JPH05327657A (ja) | データ復号回路 | |
| EP0930713B1 (en) | Decoding of a biphase modulated bitstream and relative selfsynchronizing frequency divider with noninteger ratio | |
| JP3003982B2 (ja) | 無線ディジタル・ネットワーク及びディジタル搬送波を検出するための方法及び装置 | |
| US5311559A (en) | Apparatus for correcting waveform distortion | |
| JP2992133B2 (ja) | スペクトル拡散通信における受信装置 | |
| JPH05260017A (ja) | スペクトル拡散通信方式並びに送信回路及び受信回路 | |
| JPH08223231A (ja) | デジタルデータ送信装置、受信装置およびデジタルデータ通信システム | |
| JP3622887B2 (ja) | 受信機 | |
| JPH06141056A (ja) | エラー付加回路 | |
| JP2729958B2 (ja) | 周波数シンセサイザ補正法 | |
| JPH08237325A (ja) | ディジタル高周波信号における搬送波ドリフトを補償するための方法及び装置 | |
| JPH0644757B2 (ja) | フレ−ム同期方式 | |
| JPH09181709A (ja) | Ｃｍｉ符号用クロック抽出回路 | |
| JPH09247049A (ja) | 高速周波数ホッピング伝送方法とその装置 | |
| JPH04326231A (ja) | インタフェース回路 | |
| JPH02193431A (ja) | データ復調装置 | |
| JPS60198945A (ja) | 符号識別器 |