JPH09181709A - Ｃｍｉ符号用クロック抽出回路 - Google Patents
Ｃｍｉ符号用クロック抽出回路Info
- Publication number
- JPH09181709A JPH09181709A JP7340084A JP34008495A JPH09181709A JP H09181709 A JPH09181709 A JP H09181709A JP 7340084 A JP7340084 A JP 7340084A JP 34008495 A JP34008495 A JP 34008495A JP H09181709 A JPH09181709 A JP H09181709A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- counter
- cycle
- change point
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 プルイン動作が速くしかもジッタの抑制が優
れたクロック抽出回路を得る。 【解決手段】 入力信号ｂの伝送速度より十分高いサイ
クルのクロックａを出力する発振器１と信号ｂの変化点
を検出する検出器２と、クロックａを所定数カウントし
て信号ｂの抽出しようとするクロックのサイクルに相当
するサイクルでクロックを出力するカウンタ３と、カウ
ンタ３のカウント値と検出した変化点を比較して変化点
が基準とする所定のカウント値より外れている場合、次
に検出される入力信号の変化点が基準とする所定のカウ
ント値と一致するようにカウンタがカウントする所定数
が増加又は減小するようにカウンタを制御する回路
（４，５）で構成し、カウンタ３が出力するクロックを
入力信号に含まれているクロックを同期させてクロック
抽出する。
れたクロック抽出回路を得る。 【解決手段】 入力信号ｂの伝送速度より十分高いサイ
クルのクロックａを出力する発振器１と信号ｂの変化点
を検出する検出器２と、クロックａを所定数カウントし
て信号ｂの抽出しようとするクロックのサイクルに相当
するサイクルでクロックを出力するカウンタ３と、カウ
ンタ３のカウント値と検出した変化点を比較して変化点
が基準とする所定のカウント値より外れている場合、次
に検出される入力信号の変化点が基準とする所定のカウ
ント値と一致するようにカウンタがカウントする所定数
が増加又は減小するようにカウンタを制御する回路
（４，５）で構成し、カウンタ３が出力するクロックを
入力信号に含まれているクロックを同期させてクロック
抽出する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＭＩ符号を用い
たディジタル通信での受信データの中に含まれているク
ロック情報を取り出してクロックを作成するためのＣＭ
Ｉ符号用クロック抽出回路に関する。
たディジタル通信での受信データの中に含まれているク
ロック情報を取り出してクロックを作成するためのＣＭ
Ｉ符号用クロック抽出回路に関する。
【０００２】
【従来の技術】ディジタル通信では、送信側でデータを
加工して、データの中に情報を含ませて、データを送信
し、受信側ではデータの中に含まれているクロック情報
を取り出してその情報からクロックを作成して使用す
る。
加工して、データの中に情報を含ませて、データを送信
し、受信側ではデータの中に含まれているクロック情報
を取り出してその情報からクロックを作成して使用す
る。
【０００３】クロックの抽出にはアナログ方式とディジ
タル方式がある。アナログ方式の一例を図６（ａ）に示
す。この回路は同図（ｂ）のタイムチャートに示すよう
に受信入力信号（Ａ）からクロック（Ｅ）を抽出する。
タル方式がある。アナログ方式の一例を図６（ａ）に示
す。この回路は同図（ｂ）のタイムチャートに示すよう
に受信入力信号（Ａ）からクロック（Ｅ）を抽出する。
【０００４】
【発明が解決しようとする課題】クロック抽出回路がア
ナログ方式の場合、次のような問題がある。
ナログ方式の場合、次のような問題がある。
【０００５】１）高周波では不安定、 ２）回路調整が必要、 ３）ステップ変化ができない、 ４）ロックレンジがせまい、 ５）振動に弱い。
【０００６】また、ディジタル方式は専用ＩＣにより回
路がワンチップ化されており、コストが高いという問題
がある。
路がワンチップ化されており、コストが高いという問題
がある。
【０００７】本発明は、従来のこのような問題点に鑑み
てなされたものであり、その目的とするところは、プル
イン動作が速く受信信号の初期状態からクロック抽出が
できると共に、ジッタを抑制しうるＣＭＩ符号用クロッ
ク抽出回路を提供することにある。
てなされたものであり、その目的とするところは、プル
イン動作が速く受信信号の初期状態からクロック抽出が
できると共に、ジッタを抑制しうるＣＭＩ符号用クロッ
ク抽出回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明のＣＭＩ符号用ク
ロック抽出回路は、入力信号の変化点を検出する検出器
と、クロックを所定数カウントして入力信号の抽出しよ
うとするクロックのサイクルに相当するサイクルでクロ
ックを出力するカウンタと、カウンタのカウント値を検
出した変化点を比較して変化点を基準とする所定のカウ
ント値より外れている場合、次に検出される入力信号の
変化点が基準とする所定のカウント値と一致するように
カウンタがカウントする所定数が増加又は減小するよう
にカウンタを制御する回路とにて構成する。
ロック抽出回路は、入力信号の変化点を検出する検出器
と、クロックを所定数カウントして入力信号の抽出しよ
うとするクロックのサイクルに相当するサイクルでクロ
ックを出力するカウンタと、カウンタのカウント値を検
出した変化点を比較して変化点を基準とする所定のカウ
ント値より外れている場合、次に検出される入力信号の
変化点が基準とする所定のカウント値と一致するように
カウンタがカウントする所定数が増加又は減小するよう
にカウンタを制御する回路とにて構成する。
【０００９】
【発明の実施の形態】図１はクロック抽出回路を示す。
図中、１は伝送速度の１６倍程度の周波数のクロックａ
を出力する固定周波発振器、２は入力信号（ＣＭＩ符
号）が変化したことを検出する変化点検出用シフトレジ
スタ、３はクロックａをカウントして抽出クロックｅを
出力する抽出クロック出力用カウンタで、同期状態（こ
の例ではクロックａの７サイクル目に変化点が検出され
た場合）では１６サイクルカウンタとして動作し、クロ
ックａの８サイクルを１サイクルとする抽出クロックｅ
を出力するようになっている。
図中、１は伝送速度の１６倍程度の周波数のクロックａ
を出力する固定周波発振器、２は入力信号（ＣＭＩ符
号）が変化したことを検出する変化点検出用シフトレジ
スタ、３はクロックａをカウントして抽出クロックｅを
出力する抽出クロック出力用カウンタで、同期状態（こ
の例ではクロックａの７サイクル目に変化点が検出され
た場合）では１６サイクルカウンタとして動作し、クロ
ックａの８サイクルを１サイクルとする抽出クロックｅ
を出力するようになっている。
【００１０】４はカウンタ３のカウント値と変化点検出
信号ｃとを比較して、変化点が基準の７サイクル目に検
出された時は出力せず、変化点が７サイクル目より後又
は先に検出された時にはクロックａの７サイクル分の誤
差検出信号ｄを出力するクロック誤差検出回路である。
なお、７サイクル分の誤差検出信号は図２に示すように
フリップフロップＦＦ１，ＦＦ２と排他的論理和回路Ｅ
ＸＯＲ１で発生させる。
信号ｃとを比較して、変化点が基準の７サイクル目に検
出された時は出力せず、変化点が７サイクル目より後又
は先に検出された時にはクロックａの７サイクル分の誤
差検出信号ｄを出力するクロック誤差検出回路である。
なお、７サイクル分の誤差検出信号は図２に示すように
フリップフロップＦＦ１，ＦＦ２と排他的論理和回路Ｅ
ＸＯＲ１で発生させる。
【００１１】５は誤差検出信号ｄを受けてカウンタ３を
１６サイクル（０〜１５）カウンタから１７サイクル
（０〜１６）カウンタ又は１５サイクル（０〜１４）カ
ウンタに一時的に切替えて次回のカウント時に変化点が
７サイクル目に来るように位相を切替える位相切換回路
である。
１６サイクル（０〜１５）カウンタから１７サイクル
（０〜１６）カウンタ又は１５サイクル（０〜１４）カ
ウンタに一時的に切替えて次回のカウント時に変化点が
７サイクル目に来るように位相を切替える位相切換回路
である。
【００１２】次に、このクロック抽出回路の動作につい
て図３〜図５に示すタイムチャートを参照して説明す
る。
て図３〜図５に示すタイムチャートを参照して説明す
る。
【００１３】発振器１は定周期のクロックａを出力す
る。入力信号ｂがクロックａの７サイクル目（基準点）
に変化した場合（図３）、シフトレジスタ２はクロック
ａの８サイクル目に変化点検出信号ｃを出力する。誤差
検出回路４は信号ｃが８サイクル目に発生しているの
で、変化点が基準点の７サイクル目にあるとして誤差検
出信号を出力しない。
る。入力信号ｂがクロックａの７サイクル目（基準点）
に変化した場合（図３）、シフトレジスタ２はクロック
ａの８サイクル目に変化点検出信号ｃを出力する。誤差
検出回路４は信号ｃが８サイクル目に発生しているの
で、変化点が基準点の７サイクル目にあるとして誤差検
出信号を出力しない。
【００１４】従って、カウンタ３は１６サイクルカウン
タとして動作し、クロックａの８サイクル（０〜７，８
〜１６）を１サイクルとする入力信号に含まれるクロッ
クに同期したクロックを抽出クロックｅとして出力す
る。
タとして動作し、クロックａの８サイクル（０〜７，８
〜１６）を１サイクルとする入力信号に含まれるクロッ
クに同期したクロックを抽出クロックｅとして出力す
る。
【００１５】入力信号ｂが図４に示すように、クロック
ａの８サイクル目に変化した場合、シフトレジスタ２は
変化点検出信号ｃをクロックａの９サイクル目に出力す
る。誤差検出回路４は信号ｃが９サイクル目に発生して
いるので、変化点が基準点の７サイクル目より遅れて発
生しているものとして、カウンタ３を１７サイクル（０
〜１６）カウンタに一時的に切換える。これにより１／
１６サイクル分の位相遅れを取り戻し、次の１６サイク
ル（０〜１５）ではＣＭＩ符号入力の変化点ｃは図３の
ように基準点の７サイクル目に発生し、入力信号ｂと同
期したクロックを抽出クロックｅして出力する。
ａの８サイクル目に変化した場合、シフトレジスタ２は
変化点検出信号ｃをクロックａの９サイクル目に出力す
る。誤差検出回路４は信号ｃが９サイクル目に発生して
いるので、変化点が基準点の７サイクル目より遅れて発
生しているものとして、カウンタ３を１７サイクル（０
〜１６）カウンタに一時的に切換える。これにより１／
１６サイクル分の位相遅れを取り戻し、次の１６サイク
ル（０〜１５）ではＣＭＩ符号入力の変化点ｃは図３の
ように基準点の７サイクル目に発生し、入力信号ｂと同
期したクロックを抽出クロックｅして出力する。
【００１６】また、入力信号ｂが図５に示すように、ク
ロックａの６サイクル目に変化した場合、シフトレジス
タ２は変化点検出信号ｃをクロックａの７サイクル目に
出力する。誤差検出回路４は、信号ｃが７サイクル目に
発生しているので、変化点が基準点の７サイクル目より
進んで発生しているとして、カウンタ３を１５サイクル
（０〜１４）カウンタに一時的に切換える。これにより
１５サイクル目が削除され、次回の１６サイクル（０〜
１５）ではＣＭＩ符号入力の変化点ｃは図３のように基
準点の７サイクル目に発生し、１／１６サイクル分位相
が進んで入力信号ｂと同期したクロックを抽出クロック
ｅとして出力する。
ロックａの６サイクル目に変化した場合、シフトレジス
タ２は変化点検出信号ｃをクロックａの７サイクル目に
出力する。誤差検出回路４は、信号ｃが７サイクル目に
発生しているので、変化点が基準点の７サイクル目より
進んで発生しているとして、カウンタ３を１５サイクル
（０〜１４）カウンタに一時的に切換える。これにより
１５サイクル目が削除され、次回の１６サイクル（０〜
１５）ではＣＭＩ符号入力の変化点ｃは図３のように基
準点の７サイクル目に発生し、１／１６サイクル分位相
が進んで入力信号ｂと同期したクロックを抽出クロック
ｅとして出力する。
【００１７】この例では、１６サイクル（０〜１５）の
７サイクル目を基を基準点としてクロック抽出している
が、本発明はこれに限定されるものではないことはいう
までもない。
７サイクル目を基を基準点としてクロック抽出している
が、本発明はこれに限定されるものではないことはいう
までもない。
【００１８】
【発明の効果】本発明は、上述のとおり構成されている
ので、次に記載する効果を奏する。
ので、次に記載する効果を奏する。
【００１９】（１）プルイン動作（周波数が一致するま
での過程）が速やかとなる。
での過程）が速やかとなる。
【００２０】（２）ジッタの抑制に優れている。
【００２１】（３）高価な専用ＩＣを使用しないで済
む。
む。
【図１】実施の形態を示すブロック回路図。
【図２】誤差検出信号発生回路例を示すブロック図。
【図３】同期状態のタイムチャート。
【図４】同期遅れ状態のタイムチャート。
【図５】同期進み状態のタイムチャート。
【図６】従来クロック抽出回路を示すブロック図。
１…固定周波発振器 ２…レジスタ（変化点検出器） ３…カウンタ ４…誤差検出回路 ５…位相切換回路
Claims (1)
- 【請求項１】 入力信号の伝送速度より十分高いサイク
ルのクロックを出力する固定周波発振器と、 入力信号の変化点を検出する検出器と、 クロックを所定数カウントして入力信号の抽出しようと
するクロックのサイクルに相当するサイクルでクロック
を出力するカウンタと、 カウンタのカウント値を検出した変化点を比較して変化
点が基準とする所定のカウント値より外れている場合、
次に検出される入力信号の変化点を基準とする所定のカ
ウント値と一致するようにカウンタがカウントする所定
数が増加又は減小するようにカウンタを制御する回路
と、 とからなることを特徴としたＣＭＩ符号用クロック抽出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7340084A JPH09181709A (ja) | 1995-12-27 | 1995-12-27 | Ｃｍｉ符号用クロック抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7340084A JPH09181709A (ja) | 1995-12-27 | 1995-12-27 | Ｃｍｉ符号用クロック抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181709A true JPH09181709A (ja) | 1997-07-11 |
Family
ID=18333570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7340084A Pending JPH09181709A (ja) | 1995-12-27 | 1995-12-27 | Ｃｍｉ符号用クロック抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09181709A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6850580B1 (en) | 1999-06-21 | 2005-02-01 | Sharp Kabushiki Kaisha | Bit synchronizing circuit |
| JP2012065252A (ja) * | 2010-09-17 | 2012-03-29 | Nec Commun Syst Ltd | クロック抽出回路及び受信装置 |
-
1995
- 1995-12-27 JP JP7340084A patent/JPH09181709A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6850580B1 (en) | 1999-06-21 | 2005-02-01 | Sharp Kabushiki Kaisha | Bit synchronizing circuit |
| JP2012065252A (ja) * | 2010-09-17 | 2012-03-29 | Nec Commun Syst Ltd | クロック抽出回路及び受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4606050A (en) | System for detecting and recovering a transmitted signal | |
| US4964117A (en) | Timing synchronizing circuit for baseband data signals | |
| JPH05102954A (ja) | デイジタル信号中継伝送装置 | |
| TW200518467A (en) | Phase error determination method and digital phase-locked loop system | |
| JPH09181709A (ja) | Ｃｍｉ符号用クロック抽出回路 | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| JP3371913B2 (ja) | 波形歪補正装置 | |
| US11757610B1 (en) | Low phase noise clock recovery over a data connection | |
| JPH1098763A (ja) | パイロット信号の基地局間同期方法及び回路 | |
| JPS639785B2 (ja) | ||
| JP2671012B2 (ja) | タイミング抽出回路 | |
| KR100224578B1 (ko) | 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치 | |
| JPH0738535A (ja) | ノイズ除去回路 | |
| KR0176139B1 (ko) | 비트 동기회로 | |
| JPH09271000A (ja) | 文字放送用のデータ探索回路 | |
| KR950001927B1 (ko) | 디지탈 데이타 동기 신호 검출회로 | |
| JPH05327657A (ja) | データ復号回路 | |
| NZ206464A (en) | Phase adjusting pulse corrector | |
| JPS588176B2 (ja) | ディジタル無線通信方式 | |
| JPH08130534A (ja) | データ伝送適応化方式およびこれを備えたデータ伝送装置 | |
| JPS5819055A (ja) | クロツク再生回路 | |
| JPH10247954A (ja) | クロック抽出回路 | |
| JPH08316942A (ja) | 非同期データ伝送回路 | |
| JPS62144433A (ja) | デ−タクロツク再生回路 | |
| JPS62137930A (ja) | フレ−ムカウンタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |