JPS588176B2 - ディジタル無線通信方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、デイジタル無線通信装置の受信機雑音による
符号誤率を検出するものである。

従来行われている符号誤率検出方式は、送信機でおいて
信号内容の明確なパイロットパルスを作戊し、このパイ
ロットパルスを主信号の中へ時分別的に挿入する操作を
行い、受信機で復調後前記ペイロフトパルスを抽出し、
その内容に誤りがあるか否かを判定するというパイロッ
トパルスによる符号誤率検出方式であった。

しかし、このような従来の方式は、パイロットパルスの
挿入による伝送ビットレートの増加ひいては伝送帯域の
増加及び受信雑音帯域の増加ともなり、装置の性能を低
下させていた。

このパイロットパルス挿入による特性劣化を小さくする
為、パイロット周波数は伝送ビット数に比し十分小さく
する必要があり、誤差検出に要する時間が問題となって
いる。

また同期の為の時間を要し、主信号の伝送路に影響を与
える。

本発明の目的は、パイロットパルスを使用することなく
かつ主伝送路に何ら影響を与えることなく、受信機のみ
にて容易かつ高速度に符号誤りを検出するデイジタル無
線通信方式を提供することである。

本発明によるデイジタル無線通信方式は、デイジタル信
号を復調し、その復調した主信号を振幅判定する回路を
通してデイジタル化した主信号より抽出したクロツク信
号にもとづきタイミング判定を行う主信号用のタイミン
グ判定回路を含むデイジタル無線装置の符号再成回路に
おいて、さらに第２のタイミング判定回路と、前記第２
のタイミング判定回路へのクロック位相を遅延しクロツ
ク位相と信号位相とを離調する遅延回路と、前記主信号
用のタイミング判定回路の出力と第２のタイミング判定
回路の出力とを比較する符号誤率検出回路とから構成さ
れるものである。

以下、図面を参照して本発明を詳細を説明する。

図は本発明の実施例である。

１は低域通過フィルタ、２は振幅判定回路、３はＰＬＬ
回路を含んだクロツク再成回路、４は主信号用のタイミ
ング判定回路であり、雑音による符号誤りが最小となる
ように信号とクロックの位相関係を調整している。

５はクロツク位相を遅延させる遅延回路、６は第２のタ
イミング判定回路、７は第２のタイミング判定回路６の
出力と主信号用のタイミング判定回路４の出力との差異
を判定し、符号誤りを検出する回路である。

本発明の動作を説明する。

デイジタル信号例えばＰＣＭ信号を受信し復調された入
力信号（以下、主信号という。

）は低域通過フィルタ１を通り、信号帯域外の雑音を除
去される。

そして振幅判定回路２によりデイジクル化される。

クロツク再成回路３では振幅判定された主信号よりその
信号速度に相当するクロツク周波数を抽出し、クロツク
再成回路３が含むＰＬＬ回路により雑音を除去する。

一方、タイミング判定回路４は振幅判定回路２で振幅判
定された主信号をクロツク再成回路３のクロツク信号の
立上り位相で読込み・読出しを行う。

主信号とクロツク信号との位相関係により、信号出力の
符号誤りに最適値が存在する。

タイミング判定回路４において、主信号対クロツクの位
相は符号誤りが最小となるような関係に調整されている
。

これらの低域フィルタ１、振幅判定回路２、クロツク再
成回路３及び主信号用のタイミング判定回路４により主
信号の符号再成回路は構成され、後記する符号誤率検出
回路７の付加によっては影響は受けない。

６は付加される第２のタイミング判定回路である。

このタイミング判定時の主信号対クロックの位相関係は
主信号用のタイミング判定回路４での位相関係から遅延
回路５によって定められる量だけ位相が離調されており
、従って、第２のタイミング判定回路６の出力は主信号
用のタイミング判定回路４の出力より符号誤りは多い。

本来、符号誤りは低域通過フィルタ１の通過帯域内を主
信号と共に入ってくる受信機雑音にかかわるものであり
、その受信機雑音による影響度が、主信号用のタイミン
グ判定回路４の出力より第２のタイミング判定回路６の
出力の方が大きいのである。

そこで、単位時間内の符号誤りの数を主信号用のタイミ
ング判定回路４と第２のタイミング判定回路６について
それぞれｍ，Ｍとすると、Ｍ＞ｍであり、主信号用のタ
イミング判定回路４と第２のタイミング判定回路６との
符号の誤り数の差は（Ｍ−ｍ）となる。

符号誤りの数ｍ，Ｍはそれぞれ雑音量に起因しているの
で、この差（Ｍ−ｍ）もまた雑音量により変化すること
となる。

この差を検出するものが符号誤率検出回路である。

すなわち、主信号用のタイミング判定回路４の出力と第
２のタイミング判定回路６の出力とを符号誤率検出回路
７で比較し、符号の一致しない数、すなわち符号誤りの
数の差（Ｍ−ｍ）を検出するものである。

今、差の誤率が例えば１０−３となる点にて検出する場
合、遅延回路５の遅延量を変える事により（Ｍ／ｍ＝１
０Ａ＋１）となるように調整すれば主信号の符号誤率検
出点は１０−（３＋Ａ）となる。

実回路において本方式を確認したが１０−４〜１０−８
の主信号の符号誤率検出において、何んら問題はなかっ
た。

また、検出に要する時間も各ビット毎の比較を行う為非
常にみじかくすることができ、特にビットレートの低い
場合でも充分短い検出時間を得る事ができた。

以上説明したように本発明においては、 １．同期回路を持たない為、同期引込み時間等、主伝送
路を断とする時間を有さない。

２．誤差検出の為に伝送ビットレートを増やす必要がな
い為、伝送帯域の広がりはなく又雑音帯域の広がりによ
る符号誤率の劣化も生じない。

３．伝送信号の各ビットにて検出を行うため検出に要す
る時間は伝送ビットレートによって決まり、他の方式と
比し最小時間での検出が行える。

という利点がある。

このような毛点により、ＰＣＭ無線装置全般において、
その符号誤率検出に利用でき、かつ他の方式に比し安価
にかつ安定に動作する。

【図面の簡単な説明】

図は本発明の一実施例を説明するためのブロツク図であ
る。 １・・・・・・低域通過フィルタ、２・・・・・・振幅
判定回路、３・・・・・・クロツク再成回路、４，６・
・・・・・タイミング判定回路、５・・・・・・遅延回
路、７・・・・・・符号誤率検出回路。

Claims (1)

【特許請求の範囲】
1. １ デイジタル信号を復調し、その復調した信号を振幅
   判定する回路に通してデイジタル化した主信号より抽出
   したクロツク信号にもとづきタイミング判定を行う主信
   号用のタイミング判定回路を含むデイジタル無線装置の
   符号再成回路において、さらに第２のタイミング判定回
   路と、前記第２のタイミング判定回路へのクロック位相
   を遅延しクロツク位相と信号位相とを離調する遅延回路
   と、前記主信号用のタイミング判定回路の出力と第２の
   タイミング判定回路の出力とを比較する符号誤率検出回
   路とにより符号誤率を検出することを特徴とするデイジ
   タル無線通信方式。