JP3157223B2 - ディジタルパルス信号を適応的にリタイミングし再生するための方法と装置 - Google Patents
ディジタルパルス信号を適応的にリタイミングし再生するための方法と装置Info
- Publication number
- JP3157223B2 JP3157223B2 JP30311291A JP30311291A JP3157223B2 JP 3157223 B2 JP3157223 B2 JP 3157223B2 JP 30311291 A JP30311291 A JP 30311291A JP 30311291 A JP30311291 A JP 30311291A JP 3157223 B2 JP3157223 B2 JP 3157223B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- flip
- flop
- data pulse
- stream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 15
- 238000011084 recovery Methods 0.000 claims description 29
- 238000005070 sampling Methods 0.000 claims description 10
- 230000010354 integration Effects 0.000 claims description 8
- 230000001934 delay Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 15
- 230000003287 optical effect Effects 0.000 description 12
- 230000003111 delayed effect Effects 0.000 description 9
- 239000013307 optical fiber Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000007787 long-term memory Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000006403 short-term memory Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010998 test method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】本発明は形のくずれたパルスとなっている
受信データパルス信号から、良いパルス波形を持ったタ
イミング信号とデータ信号を発生するタイミング回復回
路に関する。
受信データパルス信号から、良いパルス波形を持ったタ
イミング信号とデータ信号を発生するタイミング回復回
路に関する。
【０００２】
【従来技術】データパルス信号に対する伝送チャネルで
の歪み効果を補正するためにはタイミング回復装置が必
要である。現在使用されているタイミング回復回路の一
形式ではＶＬＳＩチップ上に実装される２つの部分回路
を用いている。一方の部分回路はクロック回復回路であ
り、他方はデータパルス信号再生回路で、２つの部分回
路は相互に並列に動作する。動作に当っては、クロック
回復回路がクロックパルス信号を発生し、これが種々の
回路の動作を同期するのに使用される。クロックパルス
信号はまたデータ再成回路によって、受信データパルス
信号をサンプルする時点を知るために使われる。
の歪み効果を補正するためにはタイミング回復装置が必
要である。現在使用されているタイミング回復回路の一
形式ではＶＬＳＩチップ上に実装される２つの部分回路
を用いている。一方の部分回路はクロック回復回路であ
り、他方はデータパルス信号再生回路で、２つの部分回
路は相互に並列に動作する。動作に当っては、クロック
回復回路がクロックパルス信号を発生し、これが種々の
回路の動作を同期するのに使用される。クロックパルス
信号はまたデータ再成回路によって、受信データパルス
信号をサンプルする時点を知るために使われる。
【０００３】製造に際しては、多数のチップが同一の電
気的特性を持つように部分回路を製造することは極めて
困難である。従って、部分回路の電気的特性に変動があ
るために、各々のタイミング回復装置についてテストし
なければならない。動作可能な装置を提供するためにタ
イミング装置に対して手作業で調整を加えなければなら
ないことも頻々存在する。このテスト手順は共に時間が
かかり、高価につく。コストが重要な場合には、調整せ
ずに仕様に適合するデバイスだけしか使わないようなこ
ともある。さらに、２つの部分回路の動作特性に対して
は、温度変動も悪い影響を与える。テスト手順の間は、
単一の温度でデバイスの特性が最適化される。しかし、
現場では動作温度が理想的な温度から変化するので特性
は劣化する。このため現在のデバイスは比較的狭い温度
範囲で動作するように制約される。明らかに改良された
タイミング回復装置が必要である。
気的特性を持つように部分回路を製造することは極めて
困難である。従って、部分回路の電気的特性に変動があ
るために、各々のタイミング回復装置についてテストし
なければならない。動作可能な装置を提供するためにタ
イミング装置に対して手作業で調整を加えなければなら
ないことも頻々存在する。このテスト手順は共に時間が
かかり、高価につく。コストが重要な場合には、調整せ
ずに仕様に適合するデバイスだけしか使わないようなこ
ともある。さらに、２つの部分回路の動作特性に対して
は、温度変動も悪い影響を与える。テスト手順の間は、
単一の温度でデバイスの特性が最適化される。しかし、
現場では動作温度が理想的な温度から変化するので特性
は劣化する。このため現在のデバイスは比較的狭い温度
範囲で動作するように制約される。明らかに改良された
タイミング回復装置が必要である。
【０００４】
【発明の要旨】本発明は適応的にタイミングをとり、デ
ータパルス信号の受信された流れを再生する。受信した
流れのデータパルス信号は同時に２つあるいはそれ以上
の位置でサンプルされ、データパルス信号の存在の有無
が判定される。
ータパルス信号の受信された流れを再生する。受信した
流れのデータパルス信号は同時に２つあるいはそれ以上
の位置でサンプルされ、データパルス信号の存在の有無
が判定される。
【０００５】本発明の核心はデータパルス信号の流れを
２つあるいはそれ以上の近接した位置でサンプルすれ
ば、サンプルされた位置からの信号は、各位置で実際に
データパルス信号をサンプルしたときだけ一致するとい
う認識である。もしある位置でデータパルス信号を実際
にサンプルしていなければ、種々の位置からの信号は異
なってくることになる。サンプルされた異なる位置から
の信号の組合わせによって発生された制御信号を用いて
サンプル位置としての正しい位置が決定される。本発明
の一実施例に従えば、２つの位置をサンプルしたときに
得られる制御信号は、それぞれのサンプル位置からの信
号を積分することによって発生され、これによって第１
の制御信号と第２の制御信号を得る。
２つあるいはそれ以上の近接した位置でサンプルすれ
ば、サンプルされた位置からの信号は、各位置で実際に
データパルス信号をサンプルしたときだけ一致するとい
う認識である。もしある位置でデータパルス信号を実際
にサンプルしていなければ、種々の位置からの信号は異
なってくることになる。サンプルされた異なる位置から
の信号の組合わせによって発生された制御信号を用いて
サンプル位置としての正しい位置が決定される。本発明
の一実施例に従えば、２つの位置をサンプルしたときに
得られる制御信号は、それぞれのサンプル位置からの信
号を積分することによって発生され、これによって第１
の制御信号と第２の制御信号を得る。
【０００６】
【実施例】図１を参照すれば、図にはデータパルス信号
の受信流をリタイミングし、再生するためのタイミング
回復回路を持つ光ファイバネットワークの一部を図示し
ている。光パルス信号の形のデータは光ファイバ１０を
通して送信器１１から受信器１２に運ばれ、ここで電気
的な形式に変換される。受信器１２からの出力信号はタ
イミング回復装置１４に与えられ、この回路はまたリタ
イミングと再生のためのリタイマとも呼ばれる。通常は
タイミング回復装置は２つの出力信号を発生する。一方
の信号はデータパルス信号の流れで、各パルスはうまく
定められた型を持つ。他方はクロックすなわちタイミン
グ信号である。データパルス信号は送信された信号のコ
ピーであり、各々の受信されたパルスは型を整えてあ
る。クロック信号は入力信号から抽出されたパルス信号
の列である。
の受信流をリタイミングし、再生するためのタイミング
回復回路を持つ光ファイバネットワークの一部を図示し
ている。光パルス信号の形のデータは光ファイバ１０を
通して送信器１１から受信器１２に運ばれ、ここで電気
的な形式に変換される。受信器１２からの出力信号はタ
イミング回復装置１４に与えられ、この回路はまたリタ
イミングと再生のためのリタイマとも呼ばれる。通常は
タイミング回復装置は２つの出力信号を発生する。一方
の信号はデータパルス信号の流れで、各パルスはうまく
定められた型を持つ。他方はクロックすなわちタイミン
グ信号である。データパルス信号は送信された信号のコ
ピーであり、各々の受信されたパルスは型を整えてあ
る。クロック信号は入力信号から抽出されたパルス信号
の列である。
【０００７】図２を参照すれば、図には従来技術のタイ
ミング回復回路１４のブロック図を示している。タイミ
ング回復回路に対する入力信号は受信器１２によって受
信される光信号の波形を持つ電気信号である。詳しく述
べれば、図３、図４には２つの波形１６、１８が図示さ
れている。波形１６は送信器によって発生され、光ファ
イバに与えられる光パルス信号である。波形１８は光フ
ァイバ路を通して伝搬し、光受信機によって受信される
代表的なデータパルス信号である。受信光信号はきれい
な形をした元の送信されたデータパルス信号とはなって
いないことに注意されたい。受信された光信号のパルス
信号は雑音があるのに加え、前縁と後縁がなまってい
る。受信器１２は受信された光パルス信号を電気パルス
信号に変換する。受信された光パルス信号の波形である
波形１８はまた受信器１２によって発生された変換後の
電気的パルス信号の波形である。
ミング回復回路１４のブロック図を示している。タイミ
ング回復回路に対する入力信号は受信器１２によって受
信される光信号の波形を持つ電気信号である。詳しく述
べれば、図３、図４には２つの波形１６、１８が図示さ
れている。波形１６は送信器によって発生され、光ファ
イバに与えられる光パルス信号である。波形１８は光フ
ァイバ路を通して伝搬し、光受信機によって受信される
代表的なデータパルス信号である。受信光信号はきれい
な形をした元の送信されたデータパルス信号とはなって
いないことに注意されたい。受信された光信号のパルス
信号は雑音があるのに加え、前縁と後縁がなまってい
る。受信器１２は受信された光パルス信号を電気パルス
信号に変換する。受信された光パルス信号の波形である
波形１８はまた受信器１２によって発生された変換後の
電気的パルス信号の波形である。
【０００８】波形１８と電気的に等価な信号がタイミン
グ回復回路１４に与えられる。図２に戻れば、典型的に
は信号１８である電気信号は入力端子２０で受信され
る。タイミング回復回路の目的は二重である。第１は受
信された電気的データパルス信号をきれいな形をした電
気的データパルス信号に変換することであり、第２は以
降の回路を駆動するのに使用されるクロック信号を発生
することである。受信された入力端子２０における電気
信号は上方と下方の経路を通して伝搬する。上方の経路
は受信信号からクロック信号を発生する。下方の経路は
受信された電気信号をきれいな形をしたデータパルス信
号に直す。上方の経路はクロック路と呼ばれ、下方の経
路はデータ路と呼ばれる。上方の経路すなわちクロック
路は受信された信号を矩形化して、狭帯域の信号とする
プリプロセッサ回路２２を含む。プリプロセッサ回路は
矩形化された信号に対して大利得を与える自動利得制御
部を含んでもよい。プリプロセッサ回路の出力信号は狭
帯域のＳＡＷフィルタ２４に与えられる。フィルタ２４
は受信された信号のデータ周波数に同調しているから受
信データの周波数の正弦波だけを通す。フィルタ２４の
正弦波出力信号はスレショルド回路２６に与えられ、こ
れは入力信号が２．５ボルト以上のときに＋５ボルト、
入力信号が２．５ボルト以下のときに０ボルトの信号を
発生する。従って、スレショルド回路からの信号は０か
ら５ボルトの範囲を持ち、入力ポート２０で受信された
信号に等しい周波数を持つ矩形波パルス信号となる。
グ回復回路１４に与えられる。図２に戻れば、典型的に
は信号１８である電気信号は入力端子２０で受信され
る。タイミング回復回路の目的は二重である。第１は受
信された電気的データパルス信号をきれいな形をした電
気的データパルス信号に変換することであり、第２は以
降の回路を駆動するのに使用されるクロック信号を発生
することである。受信された入力端子２０における電気
信号は上方と下方の経路を通して伝搬する。上方の経路
は受信信号からクロック信号を発生する。下方の経路は
受信された電気信号をきれいな形をしたデータパルス信
号に直す。上方の経路はクロック路と呼ばれ、下方の経
路はデータ路と呼ばれる。上方の経路すなわちクロック
路は受信された信号を矩形化して、狭帯域の信号とする
プリプロセッサ回路２２を含む。プリプロセッサ回路は
矩形化された信号に対して大利得を与える自動利得制御
部を含んでもよい。プリプロセッサ回路の出力信号は狭
帯域のＳＡＷフィルタ２４に与えられる。フィルタ２４
は受信された信号のデータ周波数に同調しているから受
信データの周波数の正弦波だけを通す。フィルタ２４の
正弦波出力信号はスレショルド回路２６に与えられ、こ
れは入力信号が２．５ボルト以上のときに＋５ボルト、
入力信号が２．５ボルト以下のときに０ボルトの信号を
発生する。従って、スレショルド回路からの信号は０か
ら５ボルトの範囲を持ち、入力ポート２０で受信された
信号に等しい周波数を持つ矩形波パルス信号となる。
【０００９】スレショルド回路２６からのパルス出力信
号はフリップフロップ２８によって受信される。フリッ
プフロップ２８はまた入力ポート２０からの入力信号を
受信するように結合されている。動作に際しては、フリ
ップフロップ２８はスレショルド回路２６からの信号に
よってトリガされ入力端子２０からの信号をサンプルす
る。もっと詳しく述べれば、フリップフロップ２８はト
リガ信号の前縁で動作する。スレショルド回路２６から
の信号の上昇する電圧の前縁でフリップフロップ２８が
トリガするのである。この動作で、トリガはスレショル
ド回路２６からの信号が２．５ボルトを越えて上昇する
ときにトリガする。この時点で、入力端子２０からの信
号のサンプルがとられる。サンプルがとられる瞬間での
入力端子からの信号が２．５ボルトより大であれば、出
力端子３１には５ボルトのパルス信号が発生される。し
かし、もしその瞬間の入力端子からの信号が２．５ボル
ト以下であれば、出力端子３１には０ボルトの信号が発
生される。
号はフリップフロップ２８によって受信される。フリッ
プフロップ２８はまた入力ポート２０からの入力信号を
受信するように結合されている。動作に際しては、フリ
ップフロップ２８はスレショルド回路２６からの信号に
よってトリガされ入力端子２０からの信号をサンプルす
る。もっと詳しく述べれば、フリップフロップ２８はト
リガ信号の前縁で動作する。スレショルド回路２６から
の信号の上昇する電圧の前縁でフリップフロップ２８が
トリガするのである。この動作で、トリガはスレショル
ド回路２６からの信号が２．５ボルトを越えて上昇する
ときにトリガする。この時点で、入力端子２０からの信
号のサンプルがとられる。サンプルがとられる瞬間での
入力端子からの信号が２．５ボルトより大であれば、出
力端子３１には５ボルトのパルス信号が発生される。し
かし、もしその瞬間の入力端子からの信号が２．５ボル
ト以下であれば、出力端子３１には０ボルトの信号が発
生される。
【００１０】従って、フリップフロップ２８は入力端子
２０からの信号が“１”であるか、“０”であるかの判
定をする。もしスレショルド回路２６からのトリガ信号
の前縁がパルスの最適サンプリング点にそろっていれ
ば、判定は正確である。最適サンプリング点は典型的に
は入力端子２０からのパルス信号の中央の点であるが、
必ずしもそうでないこともある。
２０からの信号が“１”であるか、“０”であるかの判
定をする。もしスレショルド回路２６からのトリガ信号
の前縁がパルスの最適サンプリング点にそろっていれ
ば、判定は正確である。最適サンプリング点は典型的に
は入力端子２０からのパルス信号の中央の点であるが、
必ずしもそうでないこともある。
【００１１】フリップフロップ２８からの出力信号は入
力端子２０のデータパルスの流れに似たパルス信号の流
れである。出力端子３１に現われる前に、フリップフロ
ップ２８の中でパルスの流れは予め定められた時間だけ
遅れをとる。遅延されたフリプフロップ２８からのパル
スの流れは第２のフリップフロップ３２に与えられ、ス
レショルド回路２６からの各パルス信号もまたフリップ
フロップ３２に与えられる。スレショルド回路２６から
の各パルス信号の前縁はフリップフロップ２８からのパ
ルス信号の中央がフリップフロップ３２に到着する頃に
生ずる。もし一致が生ずれば、これはスレショルド回路
２６からのパルス信号の前縁でフリップフロップ２８か
らのパルス信号が生じたことになり、このときにはフリ
ップフロップ２８からの信号によって、スレショルド回
路２６からのパルス信号をフリップフロップ３２の出力
端子３３に与えることになる。ここでこの信号は再生さ
れたデータパルス流の信号となる。さらに、スレショル
ド回路２６からの信号は出力端子に結合されてディジタ
ルクロック信号となる。
力端子２０のデータパルスの流れに似たパルス信号の流
れである。出力端子３１に現われる前に、フリップフロ
ップ２８の中でパルスの流れは予め定められた時間だけ
遅れをとる。遅延されたフリプフロップ２８からのパル
スの流れは第２のフリップフロップ３２に与えられ、ス
レショルド回路２６からの各パルス信号もまたフリップ
フロップ３２に与えられる。スレショルド回路２６から
の各パルス信号の前縁はフリップフロップ２８からのパ
ルス信号の中央がフリップフロップ３２に到着する頃に
生ずる。もし一致が生ずれば、これはスレショルド回路
２６からのパルス信号の前縁でフリップフロップ２８か
らのパルス信号が生じたことになり、このときにはフリ
ップフロップ２８からの信号によって、スレショルド回
路２６からのパルス信号をフリップフロップ３２の出力
端子３３に与えることになる。ここでこの信号は再生さ
れたデータパルス流の信号となる。さらに、スレショル
ド回路２６からの信号は出力端子に結合されてディジタ
ルクロック信号となる。
【００１２】図２の従来技術の回路の主要な問題点は端
子２０に受信されるデータパルス信号と同時にスレショ
ルド回路２６の出力にクロックパルス信号を生ずること
である。詳しく述べれば、スレショルド回路２６からの
パルス信号の前縁はフリップフロップ２８にパルスのピ
ーク、通常はデータパルス流のパルスの中央と同時に到
着しなければならない。現在これが生ずるようにするた
めに、各々のタイミング回復ユニットは個々にテストし
て調整しなければならず、これは金のかかる手順となっ
ている。
子２０に受信されるデータパルス信号と同時にスレショ
ルド回路２６の出力にクロックパルス信号を生ずること
である。詳しく述べれば、スレショルド回路２６からの
パルス信号の前縁はフリップフロップ２８にパルスのピ
ーク、通常はデータパルス流のパルスの中央と同時に到
着しなければならない。現在これが生ずるようにするた
めに、各々のタイミング回復ユニットは個々にテストし
て調整しなければならず、これは金のかかる手順となっ
ている。
【００１３】図５を参照すれば、図にはデータパルス信
号の受信した流れに対して適応的にタイミングし、再生
する本発明の原理に従うタイミング回復ネットワークの
ブロック図を示している。図５の種々の構成要素の内、
図２の種々の部分に類似したものには同様の番号を付け
てある。図５の新しいタイミング回復ネットワークは自
己調整形で、従って、従来技術のタイミング回復装置に
必要な高価なテスト手順は必要としない。
号の受信した流れに対して適応的にタイミングし、再生
する本発明の原理に従うタイミング回復ネットワークの
ブロック図を示している。図５の種々の構成要素の内、
図２の種々の部分に類似したものには同様の番号を付け
てある。図５の新しいタイミング回復ネットワークは自
己調整形で、従って、従来技術のタイミング回復装置に
必要な高価なテスト手順は必要としない。
【００１４】本発明の理解をより完全なものにするため
に、まず本発明の概念について説明し、次に本発明を実
現する構造について記述する。図４を参照すれば、種々
のデータパルス信号の各々の前縁と後縁は、光ファイバ
の経路を伝播したあとには、通常は発生されたクロック
パルス信号と相対的に同一の瞬間には生じない。例え
ば、光伝送方式の信号対雑音比が低下すれば、図４の各
パルスのはじめの低から高への変化は右に移動する。同
様に、図４の各パルスの終りの高から低への変化は左に
移動する。従って、光システムの信号対雑音比が低下す
ると、パルス幅は短くなる。もし時間的に、種々のパル
スを相互に比較すれば、パルスのはじまる時間と終る時
間は変化するが、いずれも共通の領域を持つ。種々のパ
ルスを相互に重ね合わせた図は、通常はアイダイアグラ
ムと呼ばれ、ここで共通領域はクリア領域と呼ばれ、パ
ルスが開始、終了する領域はトランジション領域と呼ば
れる。パルス信号をサンプルする最適な場所はクリア領
域４２の中にある。本明細書で開示する本発明のタイミ
ング回復回路はこの領域を自動的に探してサンプリング
を行なう。
に、まず本発明の概念について説明し、次に本発明を実
現する構造について記述する。図４を参照すれば、種々
のデータパルス信号の各々の前縁と後縁は、光ファイバ
の経路を伝播したあとには、通常は発生されたクロック
パルス信号と相対的に同一の瞬間には生じない。例え
ば、光伝送方式の信号対雑音比が低下すれば、図４の各
パルスのはじめの低から高への変化は右に移動する。同
様に、図４の各パルスの終りの高から低への変化は左に
移動する。従って、光システムの信号対雑音比が低下す
ると、パルス幅は短くなる。もし時間的に、種々のパル
スを相互に比較すれば、パルスのはじまる時間と終る時
間は変化するが、いずれも共通の領域を持つ。種々のパ
ルスを相互に重ね合わせた図は、通常はアイダイアグラ
ムと呼ばれ、ここで共通領域はクリア領域と呼ばれ、パ
ルスが開始、終了する領域はトランジション領域と呼ば
れる。パルス信号をサンプルする最適な場所はクリア領
域４２の中にある。本明細書で開示する本発明のタイミ
ング回復回路はこの領域を自動的に探してサンプリング
を行なう。
【００１５】図７は図６のアイダイアグラムのビット誤
り率（ＢＥＲ）を図示している。１０-2のＢＥＲとは１
０2（１００）ビット中で１ビットが正しく受信されな
いことを示す。同様に１０-10のＢＥＲは１０10ビット
に１ビットが正しく受信されないことを示す。
り率（ＢＥＲ）を図示している。１０-2のＢＥＲとは１
０2（１００）ビット中で１ビットが正しく受信されな
いことを示す。同様に１０-10のＢＥＲは１０10ビット
に１ビットが正しく受信されないことを示す。
【００１６】データ流中のパルスの存在の有無を判定す
るために、データ流は少なくとも同時に２箇所でサンプ
ルされる。例えば、２．５ボルトより大きい信号の検出
はパルスの検出を表わし、２．５ボルトより小さい信号
の検出はパルスが存在しないことを示す。ここで図７を
参照して、もしパルスが位置４４、４６のような２箇所
でサンプルされれば、パルス信号の検出を表わす信号が
各位置で発生される。サンプルされた位置からの信号は
組合わされて、サンプル位置４４、４６を図７で左ある
いは右に移動させるのに使われる制御信号を発生する。
例えばサンプルされる位置は図７で、第１サンプル位置
の信号が第２サンプル位置の信号に本質的に一致するま
で右方に移動される。これが生じたときには、パルス信
号の流れの中のパルスはトランジション領域でないクリ
ア領域でサンプルされることになる。
るために、データ流は少なくとも同時に２箇所でサンプ
ルされる。例えば、２．５ボルトより大きい信号の検出
はパルスの検出を表わし、２．５ボルトより小さい信号
の検出はパルスが存在しないことを示す。ここで図７を
参照して、もしパルスが位置４４、４６のような２箇所
でサンプルされれば、パルス信号の検出を表わす信号が
各位置で発生される。サンプルされた位置からの信号は
組合わされて、サンプル位置４４、４６を図７で左ある
いは右に移動させるのに使われる制御信号を発生する。
例えばサンプルされる位置は図７で、第１サンプル位置
の信号が第２サンプル位置の信号に本質的に一致するま
で右方に移動される。これが生じたときには、パルス信
号の流れの中のパルスはトランジション領域でないクリ
ア領域でサンプルされることになる。
【００１７】本発明の概念の物理的実現において、もし
データビットの流れは位置４４、４６（図７）でサンプ
ルされ、位置４４、４６がアイの中に入っており、クロ
ック信号はサンプルがとられる各瞬間で発生されると仮
定すれば、２つの出力データ流、すなわち位置４４のデ
ータ流１と位置４６のデータ流２が得られることにな
る。排他的ＯＲゲートはその２つの入力パルス信号が異
なるときにパルス信号を発生する。すなわち、一方の入
力ポートにはパルス信号があり、他方の入力ポートには
パルス信号が存在しないような場合である。ここでもし
サンプル点４４と４６が近接しており、アイのはじめの
近くにあれば、データ流１は１０-2の誤り率で、データ
流２はデータ流１よりアイの中央に近いのでビット誤り
率が１０-3になるかもしれない。もし２つのデータ流を
排他的ＯＲゲートの２つの入力端子に与えれば、排他的
ＯＲゲートの出力信号は入力ポートのパルス信号が異な
るときにパルス信号を生ずる。ここで、もし２つのサン
プル点４４、４６が右方に移動すれば、排他的ＯＲゲー
トから生ずるパルスは、データ流１のパルス数がデータ
流２のパルス数に近づくから、減少することになる。も
し排他的ＯＲゲートの出力を漏洩積分演算増幅器のよう
な移動平均回路に与えれば、アイダイヤグラム中のサン
プル点４４、４６の存在場所を示す電圧が得られる。漏
洩積分演算増幅器からの電圧が低く、本質的に０ボルト
に近ければ、サンプル点４４、４６はパルスの中央に近
い。サンプリングの最適位置であるＢＥＲ曲線の底はパ
ルスの中央部であることに注意してほしい。従って最適
サンプル位置を見つけるには、積分演算増幅器からの信
号が最小になるまで移動すればよい。
データビットの流れは位置４４、４６（図７）でサンプ
ルされ、位置４４、４６がアイの中に入っており、クロ
ック信号はサンプルがとられる各瞬間で発生されると仮
定すれば、２つの出力データ流、すなわち位置４４のデ
ータ流１と位置４６のデータ流２が得られることにな
る。排他的ＯＲゲートはその２つの入力パルス信号が異
なるときにパルス信号を発生する。すなわち、一方の入
力ポートにはパルス信号があり、他方の入力ポートには
パルス信号が存在しないような場合である。ここでもし
サンプル点４４と４６が近接しており、アイのはじめの
近くにあれば、データ流１は１０-2の誤り率で、データ
流２はデータ流１よりアイの中央に近いのでビット誤り
率が１０-3になるかもしれない。もし２つのデータ流を
排他的ＯＲゲートの２つの入力端子に与えれば、排他的
ＯＲゲートの出力信号は入力ポートのパルス信号が異な
るときにパルス信号を生ずる。ここで、もし２つのサン
プル点４４、４６が右方に移動すれば、排他的ＯＲゲー
トから生ずるパルスは、データ流１のパルス数がデータ
流２のパルス数に近づくから、減少することになる。も
し排他的ＯＲゲートの出力を漏洩積分演算増幅器のよう
な移動平均回路に与えれば、アイダイヤグラム中のサン
プル点４４、４６の存在場所を示す電圧が得られる。漏
洩積分演算増幅器からの電圧が低く、本質的に０ボルト
に近ければ、サンプル点４４、４６はパルスの中央に近
い。サンプリングの最適位置であるＢＥＲ曲線の底はパ
ルスの中央部であることに注意してほしい。従って最適
サンプル位置を見つけるには、積分演算増幅器からの信
号が最小になるまで移動すればよい。
【００１８】漏洩積分演算増幅器からの電圧が最小であ
ることを判定するには種々の回路が使える。このような
装置の一つではアイを通してサンプル点をゆっくり移動
して、この間に漏洩積分演算増幅器からの電圧を判定す
る。電圧が増大しはじめるときには、サンプル点はＢＥ
Ｒ曲線の底に近いことになり、サンプル点の移動を止め
る。
ることを判定するには種々の回路が使える。このような
装置の一つではアイを通してサンプル点をゆっくり移動
して、この間に漏洩積分演算増幅器からの電圧を判定す
る。電圧が増大しはじめるときには、サンプル点はＢＥ
Ｒ曲線の底に近いことになり、サンプル点の移動を止め
る。
【００１９】図５には、２つの異なる位置でデータパル
ス信号のパルスをサンプルする本発明の原理に従うタイ
ミング回復回路の一実施例のブロック図を示している。
２つのサンプル位置は相互に近接しており、受信データ
パルス信号のパルスと相対的に移動できるようになって
いる。２つの位置がパルスの中央部に存在すれば、２つ
の位置は同じ精度で復号することになる。構造的には位
相駆動回路２５は狭帯域ＳＡＷフィルタ２４とスレショ
ルド回路２６の間に置かれている。スレショルド回路２
６からの出力クロック信号はフリップフロップ２９とフ
リップフロップ３７の入力ポートに与える前に遅延回路
２７で遅延される。入力ポート２０に与えられる入力信
号はフリップフロップ２９の第２の入力ポートに与えら
れる。フリツプフロップ２９の出力信号はフリップフロ
ップ３７に与えられ、フリップフロップ３７の出力信号
は排他的ＯＲゲート３１の入力ポートに与えられる。フ
リップフロップ３２からのデータ信号は遅延回路４０を
通してゲート３１の第２の入力ポートに与えられる。排
他的ＯＲ３１の出力ポートは漏洩積分演算増幅器のよう
な第１の移動平均回路５７と、やはり漏洩積分演算増幅
器のような第２の移動平均回路３５に与えられる。第１
の移動平均回路５７はＭ個のデータパルスにわたる誤り
の差の数を示す電圧を発生し、第２の移動平均回路３５
はＮ個のデータパルスにわたる誤りの差の数を示す電圧
を発生する。ここでＮ>>Ｍである。例えば典型的にはＮ
は１０7個のデータパルスに等しく、Ｍは１０5個のデー
タパルスに等しい。第１および第２の移動平均回路５
７、３５の出力信号はパルス駆動回路２５の２つの入力
ポートに向けられる。
ス信号のパルスをサンプルする本発明の原理に従うタイ
ミング回復回路の一実施例のブロック図を示している。
２つのサンプル位置は相互に近接しており、受信データ
パルス信号のパルスと相対的に移動できるようになって
いる。２つの位置がパルスの中央部に存在すれば、２つ
の位置は同じ精度で復号することになる。構造的には位
相駆動回路２５は狭帯域ＳＡＷフィルタ２４とスレショ
ルド回路２６の間に置かれている。スレショルド回路２
６からの出力クロック信号はフリップフロップ２９とフ
リップフロップ３７の入力ポートに与える前に遅延回路
２７で遅延される。入力ポート２０に与えられる入力信
号はフリップフロップ２９の第２の入力ポートに与えら
れる。フリツプフロップ２９の出力信号はフリップフロ
ップ３７に与えられ、フリップフロップ３７の出力信号
は排他的ＯＲゲート３１の入力ポートに与えられる。フ
リップフロップ３２からのデータ信号は遅延回路４０を
通してゲート３１の第２の入力ポートに与えられる。排
他的ＯＲ３１の出力ポートは漏洩積分演算増幅器のよう
な第１の移動平均回路５７と、やはり漏洩積分演算増幅
器のような第２の移動平均回路３５に与えられる。第１
の移動平均回路５７はＭ個のデータパルスにわたる誤り
の差の数を示す電圧を発生し、第２の移動平均回路３５
はＮ個のデータパルスにわたる誤りの差の数を示す電圧
を発生する。ここでＮ>>Ｍである。例えば典型的にはＮ
は１０7個のデータパルスに等しく、Ｍは１０5個のデー
タパルスに等しい。第１および第２の移動平均回路５
７、３５の出力信号はパルス駆動回路２５の２つの入力
ポートに向けられる。
【００２０】動作に当っては、データパルス信号の流れ
は入力ポート２０で受信され、プリプロセッサ回路２
２、フリップフロップ２８、フリップフロップ２９を歩
進させる。プリプロセッサ回路２２は２つの機能を実行
する。第１に、これは入力信号を矩形化フィルタのよう
な非線形操作のあと通過して、受信信号を矩形化する。
信号を矩形化するのは受信された信号のエネルギーをＳ
ＡＷフィルタ２４の狭帯域に集中するためである。矩形
化フィルタの非線形動作のために、ＳＡＷフィルタ２４
に入る信号のボー周波数における信号対雑音比（例え
ば、もし信号が２００Ｍビット／秒で受信されれば２０
０ＭＨｚ）は、これでフィルタによる抽出動作に充分な
値となる。上述したように、プリプロセッサ回路２２に
よって実行される第２の機能は受信された信号を増幅
し、プリプロセッサ回路２２のインピーダンスをＳＡＷ
フィルタ２４の入力インピーダンスに整合させることで
ある。従って、プリプロセッサ回路２２は基本的にはＳ
ＡＷフィルタの出力における信号対雑音比を最大化する
ようＳＡＷフィルタに対して入力データ信号を整合させ
る。
は入力ポート２０で受信され、プリプロセッサ回路２
２、フリップフロップ２８、フリップフロップ２９を歩
進させる。プリプロセッサ回路２２は２つの機能を実行
する。第１に、これは入力信号を矩形化フィルタのよう
な非線形操作のあと通過して、受信信号を矩形化する。
信号を矩形化するのは受信された信号のエネルギーをＳ
ＡＷフィルタ２４の狭帯域に集中するためである。矩形
化フィルタの非線形動作のために、ＳＡＷフィルタ２４
に入る信号のボー周波数における信号対雑音比（例え
ば、もし信号が２００Ｍビット／秒で受信されれば２０
０ＭＨｚ）は、これでフィルタによる抽出動作に充分な
値となる。上述したように、プリプロセッサ回路２２に
よって実行される第２の機能は受信された信号を増幅
し、プリプロセッサ回路２２のインピーダンスをＳＡＷ
フィルタ２４の入力インピーダンスに整合させることで
ある。従って、プリプロセッサ回路２２は基本的にはＳ
ＡＷフィルタの出力における信号対雑音比を最大化する
ようＳＡＷフィルタに対して入力データ信号を整合させ
る。
【００２１】ＳＡＷフィルタは高周波で極めて狭帯域の
フィルタを生ずるピエゾ電気デバイスからなる。一実施
例においては、ＳＡＷフィルタは電気的エネルギーを音
響エネルギーに変換し、この音響エネルギーを結晶表面
の導波路に導く。音響導波路の一端にある受信トランス
ジューサは特定の周波数帯域にあるエネルギーだけをピ
ックアップする。理想的には、ＳＡＷフィルタの出力は
ボー周波数（例えば、２００ＭＨｚ）に等しい周波数を
持つ正弦波信号である。ＳＡＷフィルタは９０度の位相
差がある２つの出力信号を生ずる。
フィルタを生ずるピエゾ電気デバイスからなる。一実施
例においては、ＳＡＷフィルタは電気的エネルギーを音
響エネルギーに変換し、この音響エネルギーを結晶表面
の導波路に導く。音響導波路の一端にある受信トランス
ジューサは特定の周波数帯域にあるエネルギーだけをピ
ックアップする。理想的には、ＳＡＷフィルタの出力は
ボー周波数（例えば、２００ＭＨｚ）に等しい周波数を
持つ正弦波信号である。ＳＡＷフィルタは９０度の位相
差がある２つの出力信号を生ずる。
【００２２】位相駆動回路２５はＳＡＷフィルタからの
２つの出力信号を受信して、これを組合わせて位相が回
転するベクトルを形成する。ここで位相の変化速度は入
力信号ＶNとＶMの値によって決まる。位相駆動回路２５
の出力信号はスレショルド回路２６に与えられ、このス
レショルド回路２６は受信信号が２．５ボルトあるいは
それ以下のときには０ボルトのパルス信号を生じ、受信
信号が２．５ボルト以上のときには５．０ボルトのパル
ス信号を生ずる。
２つの出力信号を受信して、これを組合わせて位相が回
転するベクトルを形成する。ここで位相の変化速度は入
力信号ＶNとＶMの値によって決まる。位相駆動回路２５
の出力信号はスレショルド回路２６に与えられ、このス
レショルド回路２６は受信信号が２．５ボルトあるいは
それ以下のときには０ボルトのパルス信号を生じ、受信
信号が２．５ボルト以上のときには５．０ボルトのパル
ス信号を生ずる。
【００２３】スレショルド回路２６からのクロック信号
は均等な間隔を持つ５．０ボルトと０．０ボルトの交互
の位置を持つパルス信号の流れである。クロック信号は
２つのフリップフロップ２８、３２に向けられる。フリ
ップフロップ２８はまたポート２０に与えられた入力信
号を受信し、フリップフロップ３２はフリップフロップ
２８から出力信号を受信する。
は均等な間隔を持つ５．０ボルトと０．０ボルトの交互
の位置を持つパルス信号の流れである。クロック信号は
２つのフリップフロップ２８、３２に向けられる。フリ
ップフロップ２８はまたポート２０に与えられた入力信
号を受信し、フリップフロップ３２はフリップフロップ
２８から出力信号を受信する。
【００２４】フリップフロップ２８は前縁トリガ型フリ
ップフロップである。スレショルド回路２６からのクロ
ック信号の前縁が立ち上がるときに、これはポート２０
に結合されたフリップフロップの入力ポートをトリガす
る。入力ポート２０からの電圧が２．５ボルト以上であ
れば、フリップフロップ２８は出力ポート３１に５ボル
トの信号を発生する。もし入力電圧が２．５ボルト以下
であれば、フリップフロップ２８は０．０ボルトの電圧
を発生する。このようにしてフリップフロップ２８は受
信されたデータ信号が“１”であるか“０”であるかを
判定する。フリップフロップ２８の出力信号はフリップ
フロップ３２に与えられる。スレショルド２６からの次
の前縁クロックパルス信号によって、スレショルド２６
からのパルス信号は出力端子３３に現われ、これはもし
パルス信号がフリップフロップ２８からフリップフロッ
プ３２の出力ポートに存在するとき、クロックパルスと
同相になっている。この信号は雑音のないデータ出力信
号である。
ップフロップである。スレショルド回路２６からのクロ
ック信号の前縁が立ち上がるときに、これはポート２０
に結合されたフリップフロップの入力ポートをトリガす
る。入力ポート２０からの電圧が２．５ボルト以上であ
れば、フリップフロップ２８は出力ポート３１に５ボル
トの信号を発生する。もし入力電圧が２．５ボルト以下
であれば、フリップフロップ２８は０．０ボルトの電圧
を発生する。このようにしてフリップフロップ２８は受
信されたデータ信号が“１”であるか“０”であるかを
判定する。フリップフロップ２８の出力信号はフリップ
フロップ３２に与えられる。スレショルド２６からの次
の前縁クロックパルス信号によって、スレショルド２６
からのパルス信号は出力端子３３に現われ、これはもし
パルス信号がフリップフロップ２８からフリップフロッ
プ３２の出力ポートに存在するとき、クロックパルスと
同相になっている。この信号は雑音のないデータ出力信
号である。
【００２５】図５についての説明を継続すれば、スレシ
ョルド回路２６からのクロックパルス信号は遅延回路２
７によって遅延され、次にフリップフロップ２９とフリ
ップフロップ３７に与えられる。遅延回路２７はクロッ
ク信号の前縁を位相でほぼ５°〜１０°遅延させる。こ
の遅延は通常の遅延線路で実現され、これは１００ＭＨ
ｚ〜２００ＭＨｚの周波数範囲では１０°〜５°の位相
遅れに相当する。クロックパルス信号の遅延によって、
データパルス流の中のパルスは若干異なる位置でサンプ
ルされることになる。このようにして、クロック信号を
５°〜１０°遅延させて、第１のサンプル点の後５°〜
１０°で第２のサンプル点を得る。
ョルド回路２６からのクロックパルス信号は遅延回路２
７によって遅延され、次にフリップフロップ２９とフリ
ップフロップ３７に与えられる。遅延回路２７はクロッ
ク信号の前縁を位相でほぼ５°〜１０°遅延させる。こ
の遅延は通常の遅延線路で実現され、これは１００ＭＨ
ｚ〜２００ＭＨｚの周波数範囲では１０°〜５°の位相
遅れに相当する。クロックパルス信号の遅延によって、
データパルス流の中のパルスは若干異なる位置でサンプ
ルされることになる。このようにして、クロック信号を
５°〜１０°遅延させて、第１のサンプル点の後５°〜
１０°で第２のサンプル点を得る。
【００２６】この時点で、タイミングをとられた２つの
出力データ流、データ流１とデータ流２がとられること
になる。データ流１はサンプル位置４４からでデータ流
２はサンプル位置４６からである。２つのデータ流は排
他的ＯＲゲート３１の２つの入力ポートに向けられる。
ここで遅延回路２７と同一の遅延を持つ遅延回路４０が
出力ポート３３と排他的ＯＲゲート３１の間に置かれる
ことに注意してほしい。遅延回路４０によって２つのデ
ータ流は排他的ＯＲゲート３１の入力ポートでタイミン
グが合うことになる。
出力データ流、データ流１とデータ流２がとられること
になる。データ流１はサンプル位置４４からでデータ流
２はサンプル位置４６からである。２つのデータ流は排
他的ＯＲゲート３１の２つの入力ポートに向けられる。
ここで遅延回路２７と同一の遅延を持つ遅延回路４０が
出力ポート３３と排他的ＯＲゲート３１の間に置かれる
ことに注意してほしい。遅延回路４０によって２つのデ
ータ流は排他的ＯＲゲート３１の入力ポートでタイミン
グが合うことになる。
【００２７】排他的ＯＲゲート３１の出力信号は、２つ
の入力ポートにおけるパルス信号が異なるときだけ、０
でなくなる。排他的ＯＲゲート３１の出力は第１の漏洩
積分演算増幅器５７と第２の漏洩積分演算増幅器３５と
に与えられる。
の入力ポートにおけるパルス信号が異なるときだけ、０
でなくなる。排他的ＯＲゲート３１の出力は第１の漏洩
積分演算増幅器５７と第２の漏洩積分演算増幅器３５と
に与えられる。
【００２８】ディスクリート素子、すなわち 抵抗とコ
ンデンサＲN、ＣN、ｒN、ＲM、ＣM、ｒMの値によって第
１および第２の漏洩積分演算増幅器５７、３５によって
発生される電圧の値が決まる。抵抗とコンデンサの値を
変化することによって、漏洩積分演算増幅器の出力電圧
が、一定の入力信号のときに時間的に変化する速度を選
定することができる。
ンデンサＲN、ＣN、ｒN、ＲM、ＣM、ｒMの値によって第
１および第２の漏洩積分演算増幅器５７、３５によって
発生される電圧の値が決まる。抵抗とコンデンサの値を
変化することによって、漏洩積分演算増幅器の出力電圧
が、一定の入力信号のときに時間的に変化する速度を選
定することができる。
【００２９】図８には異なる動作特性を有する２つの異
なる漏洩積分演算増幅器の出力信号を図示している。カ
ーブＡは漏洩積分演算増幅器５７からの信号のプロット
であり、プロットＢは漏洩積分演算増幅器３５のプロッ
トである。
なる漏洩積分演算増幅器の出力信号を図示している。カ
ーブＡは漏洩積分演算増幅器５７からの信号のプロット
であり、プロットＢは漏洩積分演算増幅器３５のプロッ
トである。
【００３０】増幅器５７と５８はカーブＡの影をつけた
領域の面積がカーブＢの影をつけた領域の面積に等しく
なるように設計されている。従って、プロットＡの変化
率がプロットＢの変化率より早くなると、カーブＡの高
さは、カーブＢの高さより大きくなる。ここでカーブＡ
は１０5パルス信号に等しいときに０になり、カーブＢ
は１０7パルス信号に等しいときに０になると仮定す
る。もし排他的ＯＲゲートが１００個の入来データパル
ス信号ごとに誤りパルス信号を出すなら、カーブの下の
面積は等しくなるから、漏洩積分演算増幅器５７によっ
て発生された信号は漏洩積分演算増幅器３５によって発
生された信号より大となる。
領域の面積がカーブＢの影をつけた領域の面積に等しく
なるように設計されている。従って、プロットＡの変化
率がプロットＢの変化率より早くなると、カーブＡの高
さは、カーブＢの高さより大きくなる。ここでカーブＡ
は１０5パルス信号に等しいときに０になり、カーブＢ
は１０7パルス信号に等しいときに０になると仮定す
る。もし排他的ＯＲゲートが１００個の入来データパル
ス信号ごとに誤りパルス信号を出すなら、カーブの下の
面積は等しくなるから、漏洩積分演算増幅器５７によっ
て発生された信号は漏洩積分演算増幅器３５によって発
生された信号より大となる。
【００３１】この条件は、短期記憶の漏洩積分演算増幅
器は、長時間記憶の漏洩積分演算増幅器に比べて、あま
り過去の状況の影響を受けず、最近受信された誤りパル
スに対して長期記憶の積分器より大きい重みを与えるか
らである。カーブＡとカーブＢの面積は等しいから、カ
ーブＡの電圧は排他的ＯＲゲートからの信号のパルス発
生率が増加しはじめたときにはカーブＢの電圧より高く
なる。パルス発生率の増加とはたとえば１０００万パル
スに１回から１００パルスに１回というような場合、１
０万パルスに１回から１０パルスに１回というような増
加である。
器は、長時間記憶の漏洩積分演算増幅器に比べて、あま
り過去の状況の影響を受けず、最近受信された誤りパル
スに対して長期記憶の積分器より大きい重みを与えるか
らである。カーブＡとカーブＢの面積は等しいから、カ
ーブＡの電圧は排他的ＯＲゲートからの信号のパルス発
生率が増加しはじめたときにはカーブＢの電圧より高く
なる。パルス発生率の増加とはたとえば１０００万パル
スに１回から１００パルスに１回というような場合、１
０万パルスに１回から１０パルスに１回というような増
加である。
【００３２】もしサンプル点が固定位置に留まるのであ
れば、誤りパルス率は一定のままである。しかし、もし
テスト点が、例えば図７で左に移動すれば、２点間の誤
り率の差は増大し、誤りパルス信号の発生率は増大す
る。しかし、もし２点４４、４６が右に移動して両方共
がカーブの比較的平坦な場所に来たときには、パルス信
号の発生率は減少し、２点が行きすぎてカーブの右半分
の右上がりの部分に行くまでは、低い値に留まる。さ
て、誤りパルス発生率が増大しはじめると、短期記憶漏
洩積分器の電圧は長期記憶積分器の電圧より大となる。
同様にして、誤りパルス発生率が減少しはじめたときに
は、短期記憶漏洩積分器の電圧は長期記憶漏洩積分器の
電圧より小さくなる。従って２つのサンプル点を使って
２つのテスト点を左右にゆっくり移動し、短期記憶漏洩
積分器からの電圧が長期記憶漏洩積分器からの電圧と実
質的に等しくなるようにすることによって、ＢＥＲカー
ブの底を見付けることができる。
れば、誤りパルス率は一定のままである。しかし、もし
テスト点が、例えば図７で左に移動すれば、２点間の誤
り率の差は増大し、誤りパルス信号の発生率は増大す
る。しかし、もし２点４４、４６が右に移動して両方共
がカーブの比較的平坦な場所に来たときには、パルス信
号の発生率は減少し、２点が行きすぎてカーブの右半分
の右上がりの部分に行くまでは、低い値に留まる。さ
て、誤りパルス発生率が増大しはじめると、短期記憶漏
洩積分器の電圧は長期記憶積分器の電圧より大となる。
同様にして、誤りパルス発生率が減少しはじめたときに
は、短期記憶漏洩積分器の電圧は長期記憶漏洩積分器の
電圧より小さくなる。従って２つのサンプル点を使って
２つのテスト点を左右にゆっくり移動し、短期記憶漏洩
積分器からの電圧が長期記憶漏洩積分器からの電圧と実
質的に等しくなるようにすることによって、ＢＥＲカー
ブの底を見付けることができる。
【００３３】従って本発明の原理を使って、２つのサン
プル点によって受信されたデータパルス信号を適応的に
リタイミングすることができる。しかし、２つのサンプ
ル点を使っただけでは、最適のサンプル位置を見付ける
ためにサンプル点をどの方向に移動するかについての直
接の積極的な判定をすることはできない。しかし第３の
サンプル点を使えば、最適のサンプル位置を見付けるた
めにどの方向にサンプル点を移動すべきかを積極的に知
ることができる。
プル点によって受信されたデータパルス信号を適応的に
リタイミングすることができる。しかし、２つのサンプ
ル点を使っただけでは、最適のサンプル位置を見付ける
ためにサンプル点をどの方向に移動するかについての直
接の積極的な判定をすることはできない。しかし第３の
サンプル点を使えば、最適のサンプル位置を見付けるた
めにどの方向にサンプル点を移動すべきかを積極的に知
ることができる。
【００３４】図９は本発明の原理に従って受信ディジタ
ルパルス信号を適応的にリタイミングするために３サン
プル点を発生する構造を示している。図９に図示した構
造は第３のサンプル点を決定する構造と３個のサンプル
点を選択的に位置決定するために制御信号を発生する構
造に加えて、図５の構造を利用している。図９を参照す
れば、図５の部分と共通の種々の部分には類似した番号
を付けてある。図９において、フリップフロップ２８、
３２、フリップフロップ２９、３７は排他的ＯＲゲート
３１および漏洩積分演算増幅器５７、３５と組合わさっ
て、受信ディジタルパルス信号を適応的にリタイミング
する２つのサンプル点を発生する。この構造に従えば、
フリップフロップ４３、４５の第３の組は第３のサンプ
ル点を発生するために含まれている。もっと詳しく述べ
れば、２つのフリップフロップ４３、４５が直列に結合
されていて、入力ポート２０と排他的ＯＲケート４９の
間に設置されている。遅延ネットワーク４７が遅延ネッ
トワーク２７からの信号を遅延するように接続されてお
り、この信号をフリップフロップ４３、４５に与える。
排他的ＯＲゲート４９はその一方の入力にフリップフロ
ップ３７からの信号を、他方の入力にフリップフロップ
４５からの信号を受信する。排他的ＯＲゲート４９の出
力端子は漏洩積分演算増幅器３５に接続されており、こ
れが制御信号ＶMを発生する。フリップフロップ４３、
４５は遅延４７と組合わさって第３のサンプル点をサン
プルするように動作し、これはフリップフロップ２９、
３７が遅延２７と組合わさって第２のサンプル点をサン
プルするように動作したのと同様である。
ルパルス信号を適応的にリタイミングするために３サン
プル点を発生する構造を示している。図９に図示した構
造は第３のサンプル点を決定する構造と３個のサンプル
点を選択的に位置決定するために制御信号を発生する構
造に加えて、図５の構造を利用している。図９を参照す
れば、図５の部分と共通の種々の部分には類似した番号
を付けてある。図９において、フリップフロップ２８、
３２、フリップフロップ２９、３７は排他的ＯＲゲート
３１および漏洩積分演算増幅器５７、３５と組合わさっ
て、受信ディジタルパルス信号を適応的にリタイミング
する２つのサンプル点を発生する。この構造に従えば、
フリップフロップ４３、４５の第３の組は第３のサンプ
ル点を発生するために含まれている。もっと詳しく述べ
れば、２つのフリップフロップ４３、４５が直列に結合
されていて、入力ポート２０と排他的ＯＲケート４９の
間に設置されている。遅延ネットワーク４７が遅延ネッ
トワーク２７からの信号を遅延するように接続されてお
り、この信号をフリップフロップ４３、４５に与える。
排他的ＯＲゲート４９はその一方の入力にフリップフロ
ップ３７からの信号を、他方の入力にフリップフロップ
４５からの信号を受信する。排他的ＯＲゲート４９の出
力端子は漏洩積分演算増幅器３５に接続されており、こ
れが制御信号ＶMを発生する。フリップフロップ４３、
４５は遅延４７と組合わさって第３のサンプル点をサン
プルするように動作し、これはフリップフロップ２９、
３７が遅延２７と組合わさって第２のサンプル点をサン
プルするように動作したのと同様である。
【００３５】３個のサンプル点を発生する方法と装置の
利点は受信ディジタルパルス信号を適応的にリタイミン
グするように受信パルス信号に対してサンプル点を適応
的に進めたり、遅らせたりすることができるということ
である。図９においては、漏洩積分演算増幅器３５、３
７の抵抗、コンデンサの値Ｒ、Ｃ、ｒは同一の値として
おいてよい。
利点は受信ディジタルパルス信号を適応的にリタイミン
グするように受信パルス信号に対してサンプル点を適応
的に進めたり、遅らせたりすることができるということ
である。図９においては、漏洩積分演算増幅器３５、３
７の抵抗、コンデンサの値Ｒ、Ｃ、ｒは同一の値として
おいてよい。
【００３６】動作に際しては、図５の構造では２つのサ
ンプル点を信号ＶMがＶNに等しいかより大きくなるま
で、一方の方向にだけ動かす。図５の構造では受信ディ
ジタルパルス信号に相対的にサンプル点の動きを選択的
に進めたり遅らせたりすることはない。
ンプル点を信号ＶMがＶNに等しいかより大きくなるま
で、一方の方向にだけ動かす。図５の構造では受信ディ
ジタルパルス信号に相対的にサンプル点の動きを選択的
に進めたり遅らせたりすることはない。
【００３７】３サンプル点のタイミング方式を開示した
図９においては、３サンプル点は受信ディジタルパルス
信号を適応的にリタイミングするために受信ディジタル
パルス信号に対して、相対的に進められたり、遅らされ
たりする。さらに続ければ、ＶMの値に比べて、ＶNの値
は受信されたディジタルパルス信号に対してサンプル点
が移動される方向を決定する。信号ＶMが信号ＶNより大
であるときには、サンプル点は受信したディジタルパル
ス信号に相対的に選択的に進められ、信号ＶMが信号ＶN
より小であるときに、サンプル点は受信されたディジタ
ルパルス信号に相対的に選択的に遅れることになる。信
号ＶNが信号ＶMと本質的に等しいときには、３個のサン
プル点は進むことも遅れることもない。動作に際して
は、ＶNがＶMより大であるときに、３つのサンプル点は
選択的に遅らされ、これはＳＡＷネットワークの遅延を
増大することにより実現される。同様に、ＶMがＶNより
大であるときには、３つのサンプル点が進められ、これ
はＳＡＷネットワークの遅延を減少することによって実
現される。
図９においては、３サンプル点は受信ディジタルパルス
信号を適応的にリタイミングするために受信ディジタル
パルス信号に対して、相対的に進められたり、遅らされ
たりする。さらに続ければ、ＶMの値に比べて、ＶNの値
は受信されたディジタルパルス信号に対してサンプル点
が移動される方向を決定する。信号ＶMが信号ＶNより大
であるときには、サンプル点は受信したディジタルパル
ス信号に相対的に選択的に進められ、信号ＶMが信号ＶN
より小であるときに、サンプル点は受信されたディジタ
ルパルス信号に相対的に選択的に遅れることになる。信
号ＶNが信号ＶMと本質的に等しいときには、３個のサン
プル点は進むことも遅れることもない。動作に際して
は、ＶNがＶMより大であるときに、３つのサンプル点は
選択的に遅らされ、これはＳＡＷネットワークの遅延を
増大することにより実現される。同様に、ＶMがＶNより
大であるときには、３つのサンプル点が進められ、これ
はＳＡＷネットワークの遅延を減少することによって実
現される。
【００３８】このようにして本発明の精神と範囲を説明
することなく本発明の原理の実施例たる種々の装置を当
業者には工夫することができる。
することなく本発明の原理の実施例たる種々の装置を当
業者には工夫することができる。
【図１】タイミング回復ネットワークを持つ光ファイバ
ネットワークの一部を示す図である。
ネットワークの一部を示す図である。
【図２】ディジタルパルス信号の受信された流れをリタ
イミング・再生するための典型的タイミング回路のブロ
ックである。
イミング・再生するための典型的タイミング回路のブロ
ックである。
【図３】光ファイバに与えられる典型的な光波形図であ
って、横軸は時間、縦軸は強度を表わす。
って、横軸は時間、縦軸は強度を表わす。
【図４】受信器によって受信される光波形および受信器
によって発生される電気波形をプロットした図であっ
て、横軸は時間、縦軸は電圧を表わす。
によって発生される電気波形をプロットした図であっ
て、横軸は時間、縦軸は電圧を表わす。
【図５】本発明の原理に従うタイミング回復回路の実施
例のブロック図である。
例のブロック図である。
【図６】図４の信号の典型的アイダイヤグラムである。
【図７】図６のアイダイヤグラムのビット誤り率のグラ
フである。
フである。
【図８】図５で使われる２つの異なる漏洩積分演算増幅
器の出力信号のグラフである。
器の出力信号のグラフである。
【図９】本発明の原理に従うタイミング回復回路の他の
実施例のブロック図である。
実施例のブロック図である。
２２ プロセッサ ２４ フィルタ ２５ 駆動手段 ２６ スレショルド回路 ２８ 第１のフリップフロップ ２９ 第３のフリップフロップ ５７ 第１の漏洩積分演算増幅器 ３５ 第２の漏洩積分演算増幅器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 7/02
Claims (14)
- 【請求項１】 データパルス信号の受信流を処理する方
法において、該方法はデータパルス信号の該流れを第１
の位置でサンプルし、サンプルされたパルス信号が定め
られたレベルより上であるときには第１の信号を発生
し、 データパルス信号の該流れを第２の位置でサンプルし、
該パルス信号の存在をしらべ、サンプルされたパルス信
号が定められたレベルより上であるときには第２の信号
を発生し、 第１の発生された信号のパルスの生起と第２の発生され
た信号のパルスの生起を比較して第１の制御信号を得、 該第１の制御信号を使用して該第１および第２の位置を
変更する段階を含むことを特徴とするデータパルス信号
の受信流を処理する方法。 - 【請求項２】 請求項１の方法において、 該制御信号は、データパルス信号の受信流に相対的に該
第１および第２の位置を進めたり、遅らせたりすること
を特徴とするデータパルス信号の受信流を処理する方
法。 - 【請求項３】 請求項２の方法において、 該第１および第２の位置はデータパルス信号の受信流に
相対的に一方方向に位置変更されることを特徴とするデ
ータパルス信号の受信流を処理する方法。 - 【請求項４】 請求項３の方法において、さらにデータ
パルス信号の受信流に相対的に第１および第２のサンプ
ル位置の変化を選択的に停止する段階を含むことを特徴
とするデータパルス信号の受信流を処理する方法。 - 【請求項５】 請求項１の方法において、該第１のサン
プル位置は該第２のサンプル位置より１度の半分あるい
はそれ以上離れていることを特徴とするデータパルス信
号の受信流を処理する方法。 - 【請求項６】 請求項２の方法において、該第１と第２
の位置は本質的に同時にサンプルされることを特徴とす
るデータパルス信号の受信流を処理する方法。 - 【請求項７】 請求項３の方法において、サンプルされ
る該第１および第２の位置はデータパルス信号の該流れ
の共通のパルスの中にあることを特徴とするデータパル
ス信号の受信流を処理する方法。 - 【請求項８】 請求項２の方法において、さらに該デー
タパルス信号の流れを第３の位置でサンプルし該第３の
位置にパルス信号が検出されたときに第３の信号を発生
し、 第２の発生された信号と第３の発生された信号を比較し
て第２の制御信号を発生し、該第１の制御信号を該第２
の制御信号と比較してデータパルス信号の受信流と相対
的に該第１、第２および第３の位置を選択的に進めたり
遅らせたりする段階を含むことを特徴とするデータパル
ス信号の受信流を処理する方法。 - 【請求項９】 クロック出力ポートにおけるクロック信
号とデータ出力ポートにおけるデータパルス信号の再生
された流れを入力ポートに与えられたデータパルス信号
の受信流から発生するタイミング回復装置において、 該入力ポートにおける信号から、該クロック出力ポート
におけるクロック信号を発生するため、互いに結合さ
れ、該入力ポートおよび該クロック出力ポートに結合さ
れた、プリプロセッサ、フィルタ、駆動手段およびスレ
ショルド回路と、 データパルス信号の第１の流れを発生するためにパルス
の生起に対する入力ポートにおいて信号の第１の位置を
サンプルする第２のフリップフロップに結合された第１
のフリップフロップと、ここで該第１のフリップフロッ
プと第２のフリップフロップは該入力ポートと該クロッ
ク出力ポートに結合されており、 データパルス信号の第２の流れを発生するためにパルス
の存在に対する入力ポートにおいて信号の第２の位置を
サンプルする第４のフリップフロップに結合された第３
のフリップフロップと、ここで該第３のフリップフロッ
プと第４のフリップフロップは該入力ポートと該クロッ
ク出力ポートに結合されており、 該第１および第２のサンプル位置を決定するために該駆
動手段に制御信号を与えるよう接続されたデータパルス
信号の該第１および第２の流れを受信するよう該第２お
よび第４フリップフロップと該駆動手段に結合された手
段とを含むことを特徴とするタイミング回復装置。 - 【請求項１０】 請求項９に記載の装置において、該第
１と第２のサンプル位置の間の間隔は本質的に１度の半
分あるいはそれ以上であることを特徴とするタイミング
回復装置。 - 【請求項１１】 請求項９に記載の装置において、該第
１と第２のサンプル位置の間の間隔は１度の半分以上で
あり、ｌ５度以下であることを特徴とするタイミング回
復装置。 - 【請求項１２】 請求項９に記載の装置において、該第
１および第２のデータパルス信号を受信するよう結合さ
れた手段は第１の漏洩積分演算増幅器と第２の漏洩積分
演算増幅器に結合されたゲートを含むことを特徴とする
タイミング回復装置。 - 【請求項１３】 請求項１２に記載の装置において、該
第１の漏洩積分演算増幅器は該第２の漏洩積分演算増幅
器とは異なる動作特性を持つことを特徴とするタイミン
グ回復装置。 - 【請求項１４】 請求項９に記載の装置において、さら
にデータパルス信号の第３の流れを発生するためにパル
スの存在に対する入力ポートにおいて信号の第３の位置
をサンプルする第６のフリップフロップに結合された第
５のフリップフロップと該第１、第２および第３のサン
プリング位置を決定するために該駆動手段に対して制御
信号を与えるようデータパルス信号の該第２および第３
の流れを受信するように結合された第２の手段とを含む
ことを特徴とするタイミング回復装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US615934 | 1990-11-19 | ||
| US07/615,934 US5138633A (en) | 1990-11-19 | 1990-11-19 | Method and apparatus for adaptively retiming and regenerating digital pulse signals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04269034A JPH04269034A (ja) | 1992-09-25 |
| JP3157223B2 true JP3157223B2 (ja) | 2001-04-16 |
Family
ID=24467375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30311291A Expired - Lifetime JP3157223B2 (ja) | 1990-11-19 | 1991-11-19 | ディジタルパルス信号を適応的にリタイミングし再生するための方法と装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5138633A (ja) |
| JP (1) | JP3157223B2 (ja) |
| AU (1) | AU631077B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0713657A (ja) * | 1993-06-21 | 1995-01-17 | Fujitsu Ltd | データ処理装置 |
| JPH07221800A (ja) * | 1994-02-02 | 1995-08-18 | Nec Corp | データ識別再生回路 |
| JP3125699B2 (ja) * | 1996-12-25 | 2001-01-22 | 日本電気株式会社 | データ同期回路 |
| JP3283788B2 (ja) | 1997-05-16 | 2002-05-20 | 日本電気株式会社 | 光受信器 |
| US6188737B1 (en) * | 1999-11-24 | 2001-02-13 | Nortel Networks Limited | Method and apparatus for regenerating data |
| KR100369658B1 (ko) * | 2000-09-05 | 2003-01-30 | 삼성전자 주식회사 | 광 수신기의 전송 속도 조절 장치 및 그 방법 |
| US6771712B2 (en) | 2001-07-27 | 2004-08-03 | The Pulsar Network, Inc. | System for extracting a clock signal and a digital data signal from a modulated carrier signal in a receiver |
| DE102009023393A1 (de) * | 2009-05-29 | 2010-12-02 | Airbus Deutschland Gmbh | Transportvorrichtung zur Verwendung bei der Montage von Interieurkomponentenmodulen in einem Flugzeug |
| JP6235631B2 (ja) * | 2016-02-08 | 2017-11-22 | アンリツ株式会社 | アイダイアグラム表示装置およびアイダイアグラム表示方法 |
| JP6672375B2 (ja) * | 2018-05-16 | 2020-03-25 | アンリツ株式会社 | 誤り率測定装置及び該装置のアイマージン測定方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023926B1 (ja) * | 1970-09-03 | 1975-08-12 | ||
| US3911368A (en) * | 1974-06-20 | 1975-10-07 | Tarczy Hornoch Zoltan | Phase interpolating apparatus and method |
| US3986126A (en) * | 1975-05-15 | 1976-10-12 | International Business Machines Corporation | Serial pulse-code-modulated retiming system |
| FR2452828A1 (fr) * | 1979-03-26 | 1980-10-24 | Materiel Telephonique | Dispositif de reconstitution d'horloge |
| ZA805414B (en) * | 1979-09-14 | 1981-08-26 | Plessey Overseas | Arrangements for data timing recovery from distorted signals for use in adaptive modems with multi-level coding |
| US4245345A (en) * | 1979-09-14 | 1981-01-13 | Bell Telephone Laboratories, Incorporated | Timing acquisition in voiceband data sets |
| US4618787A (en) * | 1983-12-09 | 1986-10-21 | At&T Teletype Corporation | Adjustable time delay circuit |
| US4715049A (en) * | 1986-03-12 | 1987-12-22 | American Telephone And Telegraph Company, At&T Bell Laboratories | Clock recovery and retiming scheme with saw filter phase trimming to achieve desired system phase adjustment |
| JPH0770991B2 (ja) * | 1986-08-27 | 1995-07-31 | 日本電気株式会社 | クロツク再生回路 |
-
1990
- 1990-11-19 US US07/615,934 patent/US5138633A/en not_active Expired - Lifetime
-
1991
- 1991-10-25 AU AU86778/91A patent/AU631077B2/en not_active Ceased
- 1991-11-19 JP JP30311291A patent/JP3157223B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| AU631077B2 (en) | 1992-11-12 |
| AU8677891A (en) | 1992-05-21 |
| JPH04269034A (ja) | 1992-09-25 |
| US5138633A (en) | 1992-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100461209B1 (ko) | 디지털오디오방송용송신시스템 | |
| EP1155541B1 (en) | Erasure based instantaneous loop control in a data receiver | |
| JPH04274611A (ja) | 等化方式 | |
| JP3157223B2 (ja) | ディジタルパルス信号を適応的にリタイミングし再生するための方法と装置 | |
| JPH11122231A (ja) | クロック抽出回路 | |
| JPH042021B2 (ja) | ||
| WO2008085943A2 (en) | Equalizing transmitter and method of operation | |
| JPH08107429A (ja) | 可変マルチスレショルド検出回路、および可変マルチスレショルドを用いてサンプリングされたベースバンド信号の複数個のビットを検出する方法 | |
| US7173993B2 (en) | Method for sampling phase control | |
| US7538594B2 (en) | Method for reducing delay difference of differential transmission and system thereof | |
| US6643346B1 (en) | Frequency detection circuit for clock recovery | |
| US4253186A (en) | Method and device for detecting a pseudo-random sequence of two symbols in a data receiver employing double sideband-quadrature carrier modulation | |
| US4130724A (en) | Data receiver with synchronizing sequence detection circuit | |
| WO1991017607A1 (en) | A method of equalization in a receiver of signals having passed a transmission channel | |
| JP3344353B2 (ja) | 位相同期ループ回路と受信システム | |
| US4715049A (en) | Clock recovery and retiming scheme with saw filter phase trimming to achieve desired system phase adjustment | |
| AU636263B2 (en) | Frequency and time slot synchronization using adaptive filtering | |
| US5832045A (en) | Method and apparatus for recovering baud timing from correlation of intersymbol interference | |
| JP3428339B2 (ja) | 位相同期制御回路 | |
| JPH06225271A (ja) | データ処理回路 | |
| JP2002232389A (ja) | Ｏｆｄｍ受信装置 | |
| US5684839A (en) | Apparatus for adjusting sample points based upon measured intersymbol interference | |
| US4207528A (en) | Timing-phase control system for duobinary transmission | |
| JP2003512744A (ja) | バースト的に生じる妨害を伴う伝送チャネルを介してディジタルデータを伝送する方法 | |
| JPH06120774A (ja) | データ受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010110 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |