JPS61205053A - 無線通信機のｍｓｋ波遅延検波方式 - Google Patents
無線通信機のｍｓｋ波遅延検波方式Info
- Publication number
- JPS61205053A JPS61205053A JP4677185A JP4677185A JPS61205053A JP S61205053 A JPS61205053 A JP S61205053A JP 4677185 A JP4677185 A JP 4677185A JP 4677185 A JP4677185 A JP 4677185A JP S61205053 A JPS61205053 A JP S61205053A
- Authority
- JP
- Japan
- Prior art keywords
- data
- msk
- cpu
- wave
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明はＵＨＦ帯のマルチチャネルを、デジタルデータ
信号を用いてＡＴＩＳ （自動識別符号発射方式）によ
りミニマム・シフト・キーイング（ＭＳＫ ）するＦＭ
無線通信に適用することができるＭＳＫ波の遅延検波方
式に関し、受信されたＭＳＫ信号をＣＰＵによって１ビ
ット前のレベルトノ排他論理和をとり、ビットエラーの
ないデータを取出すことができるようにしたものであり
、移動無線、コードレス電話等の分野にも利用して好適
なものである。
信号を用いてＡＴＩＳ （自動識別符号発射方式）によ
りミニマム・シフト・キーイング（ＭＳＫ ）するＦＭ
無線通信に適用することができるＭＳＫ波の遅延検波方
式に関し、受信されたＭＳＫ信号をＣＰＵによって１ビ
ット前のレベルトノ排他論理和をとり、ビットエラーの
ないデータを取出すことができるようにしたものであり
、移動無線、コードレス電話等の分野にも利用して好適
なものである。
「従来の技術」
例えば９００ＭＨｚ帯で８０チヤネルを、交信相互の呼
出し又は被呼のための制御用１チヤネルと通話用７９チ
ヤネルに当て、この通話チャネル中から空きチャネルを
自動的に探査して交信するマルチチャネル・アクセス方
式のパーソナル無線機においては、ビット同期及びフレ
ーム同期の制御信号と自動回線接続用の群コード、チャ
ネルコード、コマンドコード及び呼出信号とによるデジ
タルデータ信号を一定の規則性を保って伝送するが、こ
れらデータビットに誤シのちるときにはこれを訂正処理
しなくてはならない。
出し又は被呼のための制御用１チヤネルと通話用７９チ
ヤネルに当て、この通話チャネル中から空きチャネルを
自動的に探査して交信するマルチチャネル・アクセス方
式のパーソナル無線機においては、ビット同期及びフレ
ーム同期の制御信号と自動回線接続用の群コード、チャ
ネルコード、コマンドコード及び呼出信号とによるデジ
タルデータ信号を一定の規則性を保って伝送するが、こ
れらデータビットに誤シのちるときにはこれを訂正処理
しなくてはならない。
今ボー・レー） １，２００ＢＰＳのデータをフル・デ
ーープレクス方式で伝送する場合に、第２図のようなモ
デムが使われておシ、このシステムでは受信機（１）に
おいて受信したＭＳＫ波はバンドパスフィルタ（２）を
通過してコンパレーター１ （３）ににより矩形波に弊
屋され、フリラグフロップ０１）、シフトレジスタ（１
２、排他論理素子（１３）からなる遅延ディスクリミネ
ータｅｌｏ）において１ビット前のレベルと比較するだ
けで検波出力を得てＬＰＦ（６）においてノイズ成分を
除去した後、再度コンパレーター２（７）において矩形
波とすることにより、このデータから同期クロックを再
生（８）シ、受信データとクロックの信号を送出してい
る。従って帯域制限と非線形伝送路に強いＭ８に方式を
採用した場合には、クロック周波数の変更だけで伝送速
度の変更ができ、クロック再生の引込み特性を広範に変
えることができる利点がある反面、デジタル遅延検波方
式を採用しているために検波データはクロック再生回路
に入力されてクロックに同期した受信データが出力され
るが、このクロック再生回路内に組込まれているデジタ
ルＰＬＬのロック時間は、受信機のＳ／Ｎが悪いと、ノ
イズを含んだＮＲＺ信号が出力されるため上記ＰＬＬの
同期外れの障害を起す。即ち上記ＰＬＬはＮＲＺ信号の
立下りに対して同期をとるように作動するので、ノイズ
による細いパルスに対して同期しようとし、その結果、
Ｓ／Ｎが悪いことによる同期外れを起して誤ったデータ
の読取りが行なわれるという欠点がある。
ーープレクス方式で伝送する場合に、第２図のようなモ
デムが使われておシ、このシステムでは受信機（１）に
おいて受信したＭＳＫ波はバンドパスフィルタ（２）を
通過してコンパレーター１ （３）ににより矩形波に弊
屋され、フリラグフロップ０１）、シフトレジスタ（１
２、排他論理素子（１３）からなる遅延ディスクリミネ
ータｅｌｏ）において１ビット前のレベルと比較するだ
けで検波出力を得てＬＰＦ（６）においてノイズ成分を
除去した後、再度コンパレーター２（７）において矩形
波とすることにより、このデータから同期クロックを再
生（８）シ、受信データとクロックの信号を送出してい
る。従って帯域制限と非線形伝送路に強いＭ８に方式を
採用した場合には、クロック周波数の変更だけで伝送速
度の変更ができ、クロック再生の引込み特性を広範に変
えることができる利点がある反面、デジタル遅延検波方
式を採用しているために検波データはクロック再生回路
に入力されてクロックに同期した受信データが出力され
るが、このクロック再生回路内に組込まれているデジタ
ルＰＬＬのロック時間は、受信機のＳ／Ｎが悪いと、ノ
イズを含んだＮＲＺ信号が出力されるため上記ＰＬＬの
同期外れの障害を起す。即ち上記ＰＬＬはＮＲＺ信号の
立下りに対して同期をとるように作動するので、ノイズ
による細いパルスに対して同期しようとし、その結果、
Ｓ／Ｎが悪いことによる同期外れを起して誤ったデータ
の読取りが行なわれるという欠点がある。
「発明が解決しようとする問題」
そこで本発明はＡＴＩＳ信号つまりビット同期信号５０
、フレーム同期信号１５、データ（バーゲルバーが符号
）１７２０都合２６７ビットがマーク周波数１，２００
Ｈｚと１．８００Ｈｚの合成によって作られているので
、この検出には１，２００Ｈｚか１，８００Ｈｚかを１
”かｓｕｎかでチェックすればよく、データのチェック
位置を補正しながらそのデータのパターンでＡＴＩＳ信
号か否かを分別するために、アイパターンの中央でデー
タを取込めるように１ピツトについて例えば５ケ所での
レベルと極性をチェックし、上記アイパターンの中央位
置のレベルを採用し残シ４ケ所のレベルをデータ取込み
タイミング補正に当てるものである。
、フレーム同期信号１５、データ（バーゲルバーが符号
）１７２０都合２６７ビットがマーク周波数１，２００
Ｈｚと１．８００Ｈｚの合成によって作られているので
、この検出には１，２００Ｈｚか１，８００Ｈｚかを１
”かｓｕｎかでチェックすればよく、データのチェック
位置を補正しながらそのデータのパターンでＡＴＩＳ信
号か否かを分別するために、アイパターンの中央でデー
タを取込めるように１ピツトについて例えば５ケ所での
レベルと極性をチェックし、上記アイパターンの中央位
置のレベルを採用し残シ４ケ所のレベルをデータ取込み
タイミング補正に当てるものである。
「問題点を解決するための手段」
しかして本発明方式は無線機の受信中間周波段から取込
んだ入来データをバンド会パス・フィルタを介して信号
帯域を限定し、高、低周波成分をもつノイズな除去し、
コンパレータによって波形整形してから検出・補正用Ｃ
ＰＵに加え、前記処理を施してから通話用チャネル制御
用のＰＬＬ分周器への入力として加えるようにしたもの
である。
んだ入来データをバンド会パス・フィルタを介して信号
帯域を限定し、高、低周波成分をもつノイズな除去し、
コンパレータによって波形整形してから検出・補正用Ｃ
ＰＵに加え、前記処理を施してから通話用チャネル制御
用のＰＬＬ分周器への入力として加えるようにしたもの
である。
「実施例」
第１図は本発明の詳細な説明するだめのブロック結線図
で１はＭＳＫ波の入来する受信機のＩＰ段、２は帯域通
過フィルタ（ＢＰＦ） 、 ３はコンパレータ、４はプ
ロセッサたるＣＰＵでその内部は第３図のように構成さ
れている。５は例えば２のＰＬＬであシ、入来ＭＳＫ波
は上記受信機のＩＰ段から取出され、このＭＳＫ波に含
まれる高周波及び低周波のノイズ成分は帯域通過フィル
タによって必要な周波数帯域のみを取出す際に除去シテ
カらコンパレータによって波形整形し第３図に示すＣＰ
Ｕの入力ポート（ＰＢ）と例えばＰ３のうちの４ライン
に入力される。このＣＰＵ内にて所要の処理を施した後
、例えばボートＰ７の２線とＰ８の１線から処理データ
として出力され、通話チャネル制御用ＰＬＬの可変分局
器等へ制御信号が加えられる。
で１はＭＳＫ波の入来する受信機のＩＰ段、２は帯域通
過フィルタ（ＢＰＦ） 、 ３はコンパレータ、４はプ
ロセッサたるＣＰＵでその内部は第３図のように構成さ
れている。５は例えば２のＰＬＬであシ、入来ＭＳＫ波
は上記受信機のＩＰ段から取出され、このＭＳＫ波に含
まれる高周波及び低周波のノイズ成分は帯域通過フィル
タによって必要な周波数帯域のみを取出す際に除去シテ
カらコンパレータによって波形整形し第３図に示すＣＰ
Ｕの入力ポート（ＰＢ）と例えばＰ３のうちの４ライン
に入力される。このＣＰＵ内にて所要の処理を施した後
、例えばボートＰ７の２線とＰ８の１線から処理データ
として出力され、通話チャネル制御用ＰＬＬの可変分局
器等へ制御信号が加えられる。
次に本発明における検波データの５点チェックの例につ
いて第４図により説明する。
いて第４図により説明する。
同図［Ａ）は検波データの時間（１）に対するレベルを
表わし、同図ＣＢ）は１，２００ 、１，８００Ｈｚの
重畳するアイパターン図、同図〔Ｃ〕は受信データの流
れを表わす図である。
表わし、同図ＣＢ）は１，２００ 、１，８００Ｈｚの
重畳するアイパターン図、同図〔Ｃ〕は受信データの流
れを表わす図である。
そこで最も良好な条件でデータを検出する点はアイパタ
ーンの中央、−）ｔ！り第４図［Ｂ）の（３）場合は補
正をせずに８６３μｓ後に次のデータを検出することを
表わしている。（１）の場合はＬＬＨＨＨという検出デ
ータで、アイパターンの中央をと＋＝ ｔ３９Ｈ９ らえるために８３３ｕｓ’ｋｊＪＯ算して補正を施し次
のデータを検出することを、（４）の場合は検出データ
がＨＨＨＨＬであるから８６６μｓから５０μｓ減算し
て補正をかけて次のデータを検出する例を夫々表わして
いる。
ーンの中央、−）ｔ！り第４図［Ｂ）の（３）場合は補
正をせずに８６３μｓ後に次のデータを検出することを
表わしている。（１）の場合はＬＬＨＨＨという検出デ
ータで、アイパターンの中央をと＋＝ ｔ３９Ｈ９ らえるために８３３ｕｓ’ｋｊＪＯ算して補正を施し次
のデータを検出することを、（４）の場合は検出データ
がＨＨＨＨＬであるから８６６μｓから５０μｓ減算し
て補正をかけて次のデータを検出する例を夫々表わして
いる。
１．２００ Ｈｚか１，８００Ｈｚかの見分けは、１．
２００ Ｈｚの周期即ち８６３μｓ毎のデータのもつ同
レベルでの極性反転があるか否かつまＤＨからＬへ又は
ＬからＨへ転換しているかどうかで判定でき、データの
チェック点が常にアイパターンの中央にくるよう補正し
ながらデータのパターンからＡＴＩＳ信号かどうかを判
別している。
２００ Ｈｚの周期即ち８６３μｓ毎のデータのもつ同
レベルでの極性反転があるか否かつまＤＨからＬへ又は
ＬからＨへ転換しているかどうかで判定でき、データの
チェック点が常にアイパターンの中央にくるよう補正し
ながらデータのパターンからＡＴＩＳ信号かどうかを判
別している。
上記ＡＴＩＳ信号はノイズ混入データ中から信号あシと
判定されたとき、一番最初にくるビット周期の検出ミス
が着呼不能の最も頻度の高い原因になっているので、Ａ
ＴＩＳ信号の１０１０・・・・・・という規則性のある
データを前記のようにビット同期検出していて、次に検
出するワード同期等については、１５ビット中の１４ビ
、トのパターンが揃っていれば承認することにしており
、補正幅を少なくして遅延検波により復調している。
判定されたとき、一番最初にくるビット周期の検出ミス
が着呼不能の最も頻度の高い原因になっているので、Ａ
ＴＩＳ信号の１０１０・・・・・・という規則性のある
データを前記のようにビット同期検出していて、次に検
出するワード同期等については、１５ビット中の１４ビ
、トのパターンが揃っていれば承認することにしており
、補正幅を少なくして遅延検波により復調している。
「効 果」
本発明によるＭＳＫ波の遅延検波方式は、ノイズ混入デ
ータをアイパターンの中央において入力してそのレベル
と極性を検出する機能をＣＰＵによって果すことができ
るので、従前頻発していたデータ信号の着呼ミスが殆ん
どなくなるほか、無線機の制御機能を司どる集積回路と
も１チツプ上に一体化ができ従来のモデムＩＣを用いる
場合のようなノイズによるデータ読取り不能の障害がな
くなり経済的な無線機を提供するに寄与するものである
。
ータをアイパターンの中央において入力してそのレベル
と極性を検出する機能をＣＰＵによって果すことができ
るので、従前頻発していたデータ信号の着呼ミスが殆ん
どなくなるほか、無線機の制御機能を司どる集積回路と
も１チツプ上に一体化ができ従来のモデムＩＣを用いる
場合のようなノイズによるデータ読取り不能の障害がな
くなり経済的な無線機を提供するに寄与するものである
。
第１図は本発明の検波方式を説明するためのブロック結
線図、第２図は従来周知の遅延検波方式を実施するため
のブロック結線図、第３図は第１図におけるＣＰＵの詳
細な結線図、第４図は本発明の詳細な説明するためのグ
ラフであり、同図（Ａ）は検波データの時間に対するレ
ベルの波形グラフ、同図〔Ｂ〕は検出５点におけるアイ
パターン図、同図〔Ｃ〕は図〔Ｂ〕に対応する受信デー
タのグラフである。 １：受信機ＩＰ段、２：ＢＰＦ、３：コンパレータ、４
：ＣＰＵ、５：通話チャネル制御用ＰＬＬ
線図、第２図は従来周知の遅延検波方式を実施するため
のブロック結線図、第３図は第１図におけるＣＰＵの詳
細な結線図、第４図は本発明の詳細な説明するためのグ
ラフであり、同図（Ａ）は検波データの時間に対するレ
ベルの波形グラフ、同図〔Ｂ〕は検出５点におけるアイ
パターン図、同図〔Ｃ〕は図〔Ｂ〕に対応する受信デー
タのグラフである。 １：受信機ＩＰ段、２：ＢＰＦ、３：コンパレータ、４
：ＣＰＵ、５：通話チャネル制御用ＰＬＬ
Claims (1)
- 情報ビットからなるＡＴＩＳデジタル・データ信号によ
るＭＳＫ方式の無線通信において、受信機の中間周波段
より取込んだ上記ＭＳＫ波をバンドパスフィルタにより
高、低周波ノイズを除去した後、コンパレータにより矩
形波に整型してＣＰＵに加え、このＣＰＵにより上記デ
ータ信号の１ビットについて複数ヶ所でマーク周波数に
相当する周期を基準としてアイパターン中央の周期に合
わせてレベルと極性を判別並びに補正を施し、通話チャ
ネル制御用ＰＬＬ分周器への入力としたことを特徴とす
る無線通信機のＭＳＫ波遅延検波方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4677185A JPS61205053A (ja) | 1985-03-08 | 1985-03-08 | 無線通信機のｍｓｋ波遅延検波方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4677185A JPS61205053A (ja) | 1985-03-08 | 1985-03-08 | 無線通信機のｍｓｋ波遅延検波方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61205053A true JPS61205053A (ja) | 1986-09-11 |
Family
ID=12756589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4677185A Pending JPS61205053A (ja) | 1985-03-08 | 1985-03-08 | 無線通信機のｍｓｋ波遅延検波方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61205053A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0234066A (ja) * | 1988-07-25 | 1990-02-05 | Kyocera Corp | Ｍｓｋ信号の受信処理方式 |
| WO1994021073A1 (en) * | 1993-03-10 | 1994-09-15 | Toyo Communication Equipment Co., Ltd. | Digital demodulator |
-
1985
- 1985-03-08 JP JP4677185A patent/JPS61205053A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0234066A (ja) * | 1988-07-25 | 1990-02-05 | Kyocera Corp | Ｍｓｋ信号の受信処理方式 |
| WO1994021073A1 (en) * | 1993-03-10 | 1994-09-15 | Toyo Communication Equipment Co., Ltd. | Digital demodulator |
| GB2279854A (en) * | 1993-03-10 | 1995-01-11 | Toyo Communication Equip | Digital Demodulator |
| US5602879A (en) * | 1993-03-10 | 1997-02-11 | Toyo Communication Equipment Co., Ltd. | Clock recovering circuit for digital demodulator |
| GB2279854B (en) * | 1993-03-10 | 1997-11-12 | Toyo Communication Equip | Digital demodulation circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1157120A (en) | Phase-encoded data signal demodulator | |
| US5132985A (en) | Spread spectrum receiver | |
| US5838741A (en) | Communication device and method for reducing effects of noise introduction by synchronizing data transfer to a received signal | |
| US4625320A (en) | Automatic bias circuit | |
| US5402448A (en) | Burst mode receiver control | |
| US4667333A (en) | Automatic clock recovery circuit | |
| JPH08107429A (ja) | 可変マルチスレショルド検出回路、および可変マルチスレショルドを用いてサンプリングされたベースバンド信号の複数個のビットを検出する方法 | |
| US4525848A (en) | Manchester decoder | |
| US6823024B2 (en) | Compensation circuit and method for compensating for an offset | |
| WO1988001458A1 (en) | Modem and data communication system | |
| US4716578A (en) | Circuit and method for the recovery of data from a digital data stream | |
| JP3816976B2 (ja) | 可変伝送遅延の管理を許す無線通信システム | |
| US5949829A (en) | Central error detecting circuit for FSK receiver | |
| JPS61205053A (ja) | 無線通信機のｍｓｋ波遅延検波方式 | |
| US4171516A (en) | Tone phase shift detector | |
| EP0387839B1 (en) | MSK signal detector | |
| JPH08331118A (ja) | デジタル無線電話装置の基準クロック再生方法及び装置 | |
| CA1259418A (en) | Circuit and method for the recovery of data from a digital data stream | |
| JPS588176B2 (ja) | ディジタル無線通信方式 | |
| JPH08316996A (ja) | 干渉検出方式 | |
| JPH1168633A (ja) | 周波数ダイバーシチ受信方法及び装置 | |
| JPS60237740A (ja) | 符号伝送方式 | |
| JPS6379443A (ja) | デ−タ伝送装置 | |
| JPH0270138A (ja) | 周波数ホッピング変調方式の受信装置における同期回路 | |
| JPS62278838A (ja) | クロツク信号再生回路 |