JPH05260017A - スペクトル拡散通信方式並びに送信回路及び受信回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＰＬＬなどのビット同期回路を不要とし、送
信データにクロック成分が無いような場合でも復号タイ
ミングを確実にする。 【構成】 データ送出回路１からの送信データによっ
て、ＰＮ信号クロックにＦＳＫ変調を施す。ＰＮ信号発
生器３では、このクロックで周波数拡散を行うＰＮ信号
を発生する。次に、周波数変換回路５により搬送波周波
数に変換され、最後に電力増幅回路６で増幅して送信す
る。一方、ＰＮ信号周期検出回路４ａでは、ＰＮ信号発
生器３の出力からＰＮ信号の１周期を検出する。このＰ
Ｎ周期信号を１／Ｎに分周し、送信データクロックとし
てデータ送出回路１に送出する。データ送出回路１で
は、この送信データクロックに同期したデータを送出す
る。したがって、送信データはＰＮ信号周期に同期した
ものとなる。

Description

【発明の詳細な説明】

【０００１】

【技術分野】本発明はスペクトル拡散通信方式並びに送
信回路及び受信回路に関する。例えば、微弱無線通信，
移動体無線通信，構内無線通信に適用されるものであ
る。

【０００２】

【従来技術】ディジタル信号を伝送するためには、通
常、電圧制御発振器を変調データで直接変調をかけるＦ
ＳＫ（Frequency Shift Keying：周波数シフトキーイン
グ）変調方式が用いられるが、この方法ではクロック周
波数が安定しないため、受信機側で擬似雑音（ＰＮ）信
号の同期はずれや復調誤り等を引き起こす恐れがある。
クロック速度変調によるスペクトル拡散通信方式につい
ては、「最新スペクトラム拡散通信方式」（R.C.Dixon
著、立野、片岡、飯田訳、ジャテック出版、pp.125-127
昭和53.11.30）に記載されている。これによれば、ク
ロック速度変調の具体的な実現方法として、ＰＬＬ（位
相同期ループ）による安定化を図ったものが紹介されて
いるが、これはアナログ信号の伝送を目的にしたもの
で、ディジタル信号の伝送には適さない。また、クロッ
ク速度変調を用いたスペクトル拡散通信においてディジ
タル情報を伝送するとき、従来の方法によると、ＤＬＬ
復調信号からＰＬＬなどによりビットタイミングをと
り、ディジタルデータを再生していた。この方法による
と、複雑かつ高価なＰＬＬを必要とすること、送信デー
タにクロック成分が無い場合には復号誤りが増大すると
いう欠点を有していた。

【０００３】また、クロック速度変調を用いたスペクト
ル拡散通信においてディジタル情報を伝送するとき、従
来の受信回路では、ＤＬＬ復調信号を波形整形回路で信
号の増幅、ノイズ除去を行い、ＰＬＬなどによるビット
タイミングでディジタルデータに識別再生していた。こ
の方法によると、複雑かつ高価なＰＬＬを必要とするこ
と、波形整形回路やデータ判別回路あるいはＤＬＬにお
いて、ノイズ、電源変動、温度変動、その他の原因によ
る復調信号アイパターンの位相変動あるいはレベル変動
が発生し、その結果復号誤りが発生していた。また、送
信データの１周期がＰＮ信号周期の整数倍となっている
とき、復調信号から "１"，"０" を判別する際、データ
ビットの区切りがわからないと復調信号アイパターンの
中央のタイミングで判別ができず、復調データが誤って
しまう問題がある。

【０００４】

【目的】本発明は、上述のごとき実情に鑑みてなされた
もので、ＰＬＬなどのビット同期回路を不要とし、送信
データにクロック成分が無いような場合でも、復号タイ
ミングを確実にとること、また、時間タイミングを見る
だけで回路が簡単で、ノイズ、電源変動、温度変動、そ
の他の原因による復調信号アイパターンのレベル変動の
発生による復号誤りをなくすようにしたスペクトル拡散
通信方式並びに送信回路及び受信回路、さらにデータビ
ットの周期をとり、復調信号アイパターンの中央で判別
を行うことができるようにした受信回路を提供すること
を目的としてなされたものである。

【０００５】

【構成】本発明は、上記目的を達成するために、（１）
クロック速度変調によるスペクトル拡散通信方式におい
て、ＰＮ信号の周期と送信データを同期させてＰＮ信号
のクロックに周波数変調をかけること、或いは、（２）
送信データをＰＮ信号周期の整数Ｎ倍に同期させて、Ｐ
Ｎ信号クロックに周波数変調をかけるクロック速度変調
によるスペクトル拡散通信において、ＰＮ信号周期を検
出するＰＮ信号周期検出回路と、該ＰＮ信号周期検出回
路からのＰＮ周期信号を１／Ｎに分周する分周回路と、
分周された信号をクロックとして送信データを送出する
データ送出回路を有すること、或いは、（３）前記
（１）において、前記ＰＮ信号がＭ系列である場合、Ｐ
Ｎ信号発生器であるシフトレジスタの各ビットをあるビ
ットパターンとの比較出力を出力するコンパレータと、
送信データの周期がＰＮ信号周期の整数（２以上）倍で
あるとき、その比較出力をカウントするカウンタと、該
カウンタの出力に同期して送信データを出力するデータ
送出回路とを有すること、或いは、（４）請求項２記載
の送信回路からの信号を受信する受信回路において、参
照ＰＮ信号の周期を検出するＰＮ信号周期検出回路と、
該ＰＮ信号周期検出回路からのＰＮ周期信号を１／Ｎに
分周する分周回路と、遅延ロックループ（ＤＬＬ）にお
ける電圧制御発振器への制御電圧である復調信号を波形
整形回路で増幅し、ノイズ除去を行った信号を分周回路
の出力信号のタイミングで "１"，"０"データに判別す
るデータ判別回路を有すること、更には、（５）前記
（１）又は（３）において、参照ＰＮ信号の周期Ｎをカ
ウントするカウンタと、復調データアイパターンの中央
となるタイミングでデータ判別タイミング信号を出力す
るデコーダと、遅延ロックループにおける電圧制御発振
器への制御電圧である復調信号を波形整形回路により波
形整形した信号をデータ判別タイミング信号のタイミン
グで "１"，"０"データを判別するデータ判別回路とを
有すること、更には、（６）前記（１）又は（３）にお
いて、ＰＮ信号がＭ系列である場合、参照ＰＮ信号発生
器であるシフトレジスタの各ビットとの比較出力が復調
データアイパターンの中央となるビットパターンとの比
較を行うコンパレータと、送信データの周期がＰＮ信号
周期の整数（２以上）倍であるとき、その比較出力をカ
ウントしデータ判別タイミング信号を出力するカウンタ
と、遅延ロックループにおける電圧制御発振器への制御
電圧である復調信号を波形整形回路により波形整形した
信号をデータ判別タイミング信号のタイミングで "
１"，"０"データを判別するデータ判別回路とを有する
こと、或いは、（７）請求項２記載の送信回路からの信
号を受信する受信回路において、参照ＰＮ信号の周期を
検出するＰＮ信号周期検出回路と、該ＰＮ信号周期検出
回路からのＰＮ周期信号を１／Ｎに分周する分周回路
と、ＰＮ信号クロックの中心周波数によるＰＮ信号周期
からデータ１ビットのタイミングを発生させる基準タイ
ミング発生回路と、該基準タイミング発生回路の基準タ
イミングに対する分周回路の出力信号タイミングの進み
遅れから "１"，"０"データを判別するタイミング判定
回路を有すること、更には、（８）前記（１）又は
（３）記載の送信回路からの信号を受信する受信回路に
おいて、参照ＰＮ信号クロックによる変調データ１周期
の時間タイミング１を測る測定手段と、ＰＮクロックの
中心周波数によるＰＮ信号クロックの変調データ１周期
の時間タイミング２を測る測定手段と、時間タイミング
２に対する時間タイミング１の進み，遅れから "１"，"
０"データを判別する判別手段を有すること、更には、
（９）前記（８）において、ＰＮ信号がＭ系列である場
合、参照ＰＮ信号クロックによる変調データ１周期の時
間タイミング１を出力するためのコンパレータと、送信
データの周期がＰＮ信号の周期の整数（２以上）倍であ
るとき、その比較出力をカウントするカウンタを有する
こと、更には、（１０）前記（８）において、ＰＮ信号
がＭ系列である場合、参照ＰＮ信号クロックによる変調
データ１周期の時間タイミング１を出力するためのコン
パレータを複数個有し、各コンパレータの比較出力の論
理和を時間タイミング１とすること、更には、（１１）
前記（３）記載の送信回路で、送信データがＰＮ信号周
期の整数Ｎ（２以上）倍となっている信号を受信する受
信回路において、データに先立って送出されるデータの
ビット同期を目的とした "１"，"０" の繰り返しである
プリアンブルを受信するとき、ＰＮ信号の周期のほぼ中
央のタイミングを出力するデコーダと、該デコーダの信
号タイミングで、遅延ロックループにおける電圧制御発
振器への制御電圧である復調信号を、波形整形回路によ
り波形整形した信号を "１","０"データに判別するデー
タ判別回路と、該データ判別回路の出力の "１" あるい
は "０" をＮ回カウントするカウンタを有し、該カウン
タによるカウントにより、データビットの区切りとする
ことでデータのビット同期をとること、更には、（１
２）前記（１１）において、ＰＮ信号がＭ系列である場
合、参照ＰＮ信号発生器であるシフトレジスタの各ビッ
トを、あるビットパターンとの比較出力を出力するコン
パレータによりＰＮ信号周期のほぼ中央のタイミングを
出力すること、更には、（１３）Ｎが奇数（Ｎ＝２Ｍ＋
１，Ｍ≧１）のとき、前記（１１）又は（１２）によっ
てビット同期をとったのち、Ｍ＋１回目のタイミングで
遅延ロックループにおける電圧制御発振器への制御電
圧、すなわち復調信号を波形整形回路により波形整形し
た信号を "１"，"０"データに判別すること、更には、
（１４）Ｎが偶数（Ｎ＝２Ｍ，Ｍ≧１）のとき、前記
（１１）によってビット同期をとったのち、データ判別
タイミングを出力するデコーダを切り替え、Ｍ回目のタ
イミングを遅延させ、データ周期のほぼ中央のタイミン
グで遅延ロックループにおける電圧制御発振器への制御
電圧、すなわち復調信号を波形整形回路により波形整形
した信号を "１"，"０"データに判別すること、更に
は、（１５）Ｎが偶数（Ｎ＝２Ｍ，Ｍ≧１）で、ＰＮ信
号がＭ系列である場合、前記（１２）によってビット同
期をとったのち、データ判別タイミングを出力するコン
パレータを切り替え、Ｍ回目のタイミングを遅延させ、
データ周期のほぼ中央のタイミングで遅延ロックループ
における電圧制御発振器への制御電圧、すなわち復調信
号を波形整形回路により波形整形した信号を "１"，"
０"データに判別することを特徴としたものである。以
下、本発明の実施例に基づいて説明する。

【０００６】図１は、本発明によるスペクトル拡散通信
方式における送信回路の一実施例を説明するための構成
図（請求項１,２）で、図中、１はデータ送出回路、２
はＦＳＫ変調回路、３はＰＮ信号発生器、４ａはＰＮ信
号周期検出回路、４ｂは１／Ｎ分周回路、５は周波数変
換回路、６は電力増幅回路である。なお、この実施例
は、以下に説明する図２，図４に示す具体的な実施例の
上位概念に相当する。まず、データ送出回路１は、１／
Ｎ分周回路４ｂからの送信データクロックに同期した送
信データをＦＳＫ変調回路２に送出する。該ＦＳＫ変調
回路２は、送信データによってＰＮ信号クロックに周波
数シフトキーイング（ＦＳＫ）を施す。このクロックに
よりＰＮ信号発生器３は駆動され、周波数拡散を行うＰ
Ｎ信号を発生する。次に、ベースバンド信号であるＰＮ
信号を周波数変換回路５により搬送波周波数に変換し、
最後に電力増幅回路６で増幅し、送信する。一方、ＰＮ
信号周期検出回路４ａでは、ＰＮ信号発生器３の出力か
らＰＮ信号の１周期を検出する。このＰＮ周期信号を１
／Ｎに分周し、送信データクロックとしてデータ送出回
路１に送出する。したがって、送信データはＰＮ信号周
期のＮ倍の周期に同期したものとなる。

【０００７】図２は、図１の更に具体的な実施例を示す
図で、図中、４はカウンタで、その他、図１と同じ作用
をする部分は、同一の符号を付してある。まず、送信す
る前にリセット信号によってＰＮ信号の出力を開始する
とともに、カウンタ４のロードを行いカウントを開始す
る。ＰＮ信号発生器３は送信データに応じて周波数変調
されたＰＮクロックに同期した周期ＬチップのＰＮ信号
を以後繰り返し出力する。カウンタ４は、送信データの
周期であるＤ（Ｌ×Ｎ）ビットをカウントするとキャリ
ーが出るように初期値をセットしておき、キャリーの負
信号をロード信号とすることでＤ（Ｌ×Ｎ）ビットのカ
ウントを繰り返す。データ送出回路１では、同信号をク
ロックとしてそれに同期した送信データをＦＳＫ変調回
路２に送出する。

【０００８】ＦＳＫ変調回路２では、送信データに応じ
てＰＮクロックに周波数変調をかける。以上の繰作によ
り、ＰＮ信号の周期に同期した送信データによってＰＮ
クロックに周波数変調をかけることができる。周波数変
換回路５によりＰＮ信号に搬送波周波数をかけて周波数
変換を行い、電力増幅回路６で信号を増幅したのちアン
テナより電波を出力する。図３（ａ）〜（ｅ）に送信機
の各部の信号を示す。

【０００９】図４は、本発明によるスペクトル拡散通信
方式における他の送信回路の構成図（請求項３）で、図
中、７はコンパレータ、８はカウンタで、その他、図２
と同じ作用をする部分は同一の符号を付してある。ＰＮ
信号としてＭ系列を用いている場合、ＰＮ信号発生器３
にはｋビットシフトレジスタが用いられ、ある初期値を
与えることにより周期信号を発生する。コンパレータ７
では、ｋビットシフトレジスタの各ビットと初期値とを
比較することによってＰＮ信号の周期の始まりを示す信
号が得られる。この信号をカウンタ８でＡ回カウントし
てデータ送出回路１へデータクロックとして入力し、送
信データをＦＳＫ変調回路２へ送出する。このとき、変
調データの周期Ｄは、ＰＮ信号周期ＮのＡ倍である。Ａ
＝１すなわち変調データの周期とＰＮ信号の周期が等し
いときは、カウンタは無くてもよい。以上の操作によ
り、ＰＮ信号の周期の整数（Ａ）倍に同期した送信デー
タによってＰＮクロックに周波数変調をかけることがで
きる。他の部分については、図２の実施例と同様であ
る。

【００１０】図５は、本発明によるスペクトル拡散通信
方式における受信回路の構成図（請求項４）で、図中、
１１はＲＦ増幅回路、１２は周波数変換回路、１３は相
関ネットワーク、１４は参照ＰＮ信号発生器、１４ａは
ＰＮ信号周期検出回路、１４ｂは１／Ｎ分周回路、１５
はループフィルタ、１６は電圧制御発振器、１７は波形
整形回路、１８はデータ判別回路である。なお、この実
施例は、以下に説明する図６，図８，図１３，図１４，
図１７，図１８に示す具体的な実施例の上位概念に相当
する。アンテナから入力された信号は、ＲＦ増幅回路１
１により増幅されたのち、周波数変換回路１２により中
間周波数に落され、相関ネットワーク１３，ループフィ
ルタ１５，電圧制御発振器１６，参照ＰＮ信号発生器１
４からなる遅延ロックループ（ＤＬＬ）に入力される。
該ＤＬＬによって、ＰＮ信号の同期をとるとともに、ル
ープフィルタ１５の出力である電圧制御発振器１６の制
御電圧にＦＳＫ変調されたＰＮクロックに対する復調信
号が含まれる。ＰＮ信号周期検出回路１４ａでは、参照
ＰＮ信号発生器１４の出力からＰＮ信号の１周期を検出
する。送信側でＰＮ信号周期のＮ倍に同期して変調がか
けられているから、参照ＰＮ周期信号を１／Ｎに分周す
ることによって、受信データクロックとすることができ
る。波形整形回路１７は、ＤＬＬからの微小な復調信号
を増幅し、データレートに応じたカットオフ周波数を有
するＬＰＦによりノイズ除去を行っている。データ判別
回路１８では、１／Ｎ分周回路１４ｂからの受信データ
クロックのタイミングで波形整形された復調信号を
“１”,“０”に判別し、受信データとする。

【００１１】図６は、図５の更に具体的な実施例（請求
項５）を示す図で、図中、１９はカウンタ、２０はデコ
ーダで、その他、図５と同じ作用をする部分は、同一の
符号を付してある。アンテナから入力された信号は、周
波数変換回路１２により中間周波数に落とされ、相関ネ
ットワーク１３、ループフィルタ１５、電圧制御発振器
１６、ＰＮ信号発生器１４からなる遅延ロックループ
（ＤＬＬ）に入力される。このＤＬＬによって、ＰＮ信
号の同期をとるとともに、電圧制御発振器の制御電圧に
ＦＳＫ変調されたＰＮクロックに対する復調信号が含ま
れる。

【００１２】データ受信前にリセット信号によりＰＮ信
号の出力を開始するとともに、カウンタ１９のロードを
行いカウントを開始する。ＰＮ信号発生器１４は電圧制
御発振器１６の出力のクロックに同期した周期Ｌチップ
の参照ＰＮ信号を以後繰り返し出力する。カウンタ１９
は、送信データの１周期であるＤ（Ｌ×Ｎ）ビットをカ
ウントするとキャリーが出るように初期値をセットして
おき、キャリーの負信号をロード信号とすることでＤ
（Ｌ×Ｎ）ビットのカウントを繰り返す。

【００１３】デコーダ２０は、データ判別を行うタイミ
ングを示すカウント値をデコードしたときデータ判別タ
イミング信号を出力するように設定される。復調信号
は、ＤＬＬと波形整形回路１７を通過することによりＰ
Ｎ信号の周期より遅延するため、これらの回路遅延を考
慮し、復調信号の１ビットの中央のタイミングでデータ
判別を行うようにデコーダの設定値を設定することで誤
りのない復号を行うことができる。波形整形回路１７
は、ＤＬＬからの微小な復調信号を増幅し、データレー
トに応じたカットオフ周波数をもつＬＰＦに通過させる
ことで、ノイズの除去を行う。データ判別回路１８で
は、デコーダからのタイミング信号のタイミングで、波
形整形されたＤＬＬ復調信号を“１”，“０”の判定を
行い、復調データとして出力する。図７（ａ）〜（ｆ）
に受信機の各部の信号を示す。

【００１４】図８は、本発明によるスペクトル拡散通信
方式における他の受信回路の構成図（請求項６）で、図
中、２１はコンパレータ、２２はカウンタで、その他、
図６と同じ作用をする部分は同一の符号を付してある。
図６における実施例では、データ判別タイミング信号を
カウンタ及びデコーダにより発生させていたが、ＰＮ信
号がＭ系列であり、変調データ信号の周期がＰＮ信号の
周期の整数（Ｎ）倍である場合、ＰＮ信号発生器１４で
あるｋビットシフトレジスタの各ビットと、あるビット
パターンとを比較するコンパレータ２１の比較出力をカ
ウンタ２２でカウントし、設定したカウント値になった
らデータ判別タイミング信号を出力する。カウンタの設
定値とコンパレータの比較ビットパターンにより、復調
信号の１ビットの中央でデータ判別タイミング信号を出
力することができる。このとき、回路遅延を考慮する必
要がある。ここで、Ｎ＝１すなわち変調データの周期と
ＰＮ信号の周期が等しいときは、カウンタは無くてもよ
い。

【００１５】図９は、本発明によるスペクトル拡散通信
方式における更に他の受信回路の構成図（請求項７）
で、図中、２６はタイミング判定回路、２６ａは基準タ
イミング発生回路で、その他、図５と同じ作用をする部
分は、同一の符号を付してある。なお、この実施例は、
以下に説明する図１０，図１２に示す具体的な実施例の
上位概念に相当する。基準タイミング発生回路２６ａで
は、送信側でのＰＮ信号クロックの中心周波数に対する
データ１ビットの時間タイミングを示す信号を送出す
る。１／Ｎ分周回路１４ｂの出力は、受信データクロッ
クとなるとともに、受信データ１ビットの長さを表す。
したがって、ＰＮ信号クロックに周波数変調がかけられ
ているとき、受信データの長さが変調データに応じて変
化する。そこで、タイミング判定回路２６では、受信デ
ータ１ビットの周期を示す１／Ｎ分周回路１４ｂの出力
信号タイミングが、基準タイミング信号に対して進んで
いるのか遅れているのかを判断することによって
“１”,“０”の判定を行い、これを受信データとす
る。

【００１６】図１０は、図９の更に具体的な実施例（構
成８）を示す図で、図中、２４は第２のカウンタ、２５
は水晶発振器、２７は第１のカウンタで、その他、図９
と同じ作用をする部分は同一の符号を付してある。アン
テナから入力された信号は、周波数変換回路１２により
中間周波数に落とされ、相関ネットワーク１３、ループ
フィルタ１５、電圧制御発振器１６、ＰＮ信号発生器１
４からなる遅延ロックループ（ＤＬＬ）に入力される。

【００１７】データ受信前にリセット信号によりＰＮ信
号の出力を開始するとともに、第１のカウンタ２７およ
び第２のカウンタ２４のロードを行いカウントを開始す
る。ＰＮ信号発生器１４は電圧制御発振器１６の出力の
クロックに同期した周期Ｌチップの参照ＰＮ信号を以後
繰り返し出力する。第１のカウンタ２７は、送信データ
の１周期であるＤビットをカウントするとキャリーが出
るように初期値をセットしておき、キャリーの負信号を
ロード信号とすることでＤビットのカウントを繰り返
す。

【００１８】第２のカウンタ２４では、水晶発振器２５
からのクロックをＭビットカウントするとキャリーを出
力するように初期値をセットしておく。また、第１のカ
ウンタ２７のキャリーの負信号をロード信号とすること
でＭビットのカウントを繰り返す。水晶発振器２５の出
力の周波数は、ＰＮクロックの中心周波数あるいはその
整数倍とする。第２のカウンタ２４のキャリー出力はＰ
Ｎクロックが中心周波数のときのＰＮ信号の１周期の時
間間隔を表すため、水晶発振器２５の出力がＰＮクロッ
クの中心周波数であればＭ＝Ｄとすればよい。水晶発振
器２５の出力がＰＮクロックの中心周波数のＡ（整数）
倍であればＭ＝Ａ・Ｄとすればよい。この実施例ではＡ
＝２とした。第１のカウンタ２７と第２のカウンタ２４
のクロックは同期していないので、第２のカウンタ２４
のクロックである水晶発振器２５の出力の周波数が高い
方が時間タイミングを測るときの誤差を小さくすること
ができる。

【００１９】タイミング判定回路２６には、第１のカウ
ンタ２７のキャリー負信号と第２のカウンタ２４のキャ
リー負信号を入力する。送信側でデータ“１”のときＰ
Ｎ信号のクロック周波数が中心周波数に対して高く、デ
ータ“０”のとき低く周波数変調がかけられているとす
ると、データ“１”のときＰＮクロックは中心周波数よ
り周波数が高いため、ＰＮ信号の１周期の時間が短くな
り、同様にデータが“０”のときはＰＮ信号の１周期の
時間が長くなる。したがって、タイミング判定回路２６
では、中心周波数でのＰＮ信号の１周期の時間を示す第
２のカウンタ２４のキャリー負信号の立ち上がりに対す
る第１のカウンタ２７のキャリー負信号の立ち上がりの
タイミングを判断し、進んでいれば“１”、遅れていれ
ば“０”とデータを判別することができる。

【００２０】第１のカウンタ２７のキャリーが第２のカ
ウンタ２４のキャリーより進んでいる場合は、第２のカ
ウンタ２４のキャリーが出る前にロードされるためキャ
リーは出ない。したがって、第１のカウンタ２７のキャ
リー負信号の立ち上がりの前での第２のカウンタ２４の
キャリー負信号の立ち上がりの有無を見るだけでよい。
この実施例では、タイミング判定回路２６は２つのＤ.
ＦＦ１とＤ.ＦＦ２などによる遅延回路で構成してい
る。Ｄ.ＦＦ１を、第１のカウンタ２７のキャリー負信
号を１ビット以上遅延させた信号でセットし、データが
“０”のとき第２のカウンタ２４のキャリー負信号の立
ち上がりでＤ.ＦＦ１の出力がＬになる。データが
“１”のときは、第２のカウンタ２４のキャリーは出な
いためＤ.ＦＦ１の出力はＨのままである。Ｄ.ＦＦ２で
は、Ｄ.ＦＦ１の出力を第１のカウンタ２７のキャリー
負信号の立ち上がりで見ることによって復調データを再
生することができる。図１１（ａ）〜（ｈ）に受信機の
各部の信号を示す。

【００２１】図１２は、本発明によるスペクトル拡散通
信方式における更に他の受信回路の構成図（構成９）で
ある。図中の符号は図８及び図１０に付したものと同じ
である。図１０に示した実施例では、参照ＰＮ信号の１
周期の時間タイミングを第１のカウンタ２７によって測
っていたが、ＰＮ信号がＭ系列である場合、ＰＮ信号発
生器１４であるｋビットシフトレジスタの各ビットは１
周期の間は同じパターンにはならないため、ｋビットシ
フトレジスタの各ビットと、あるビットパターンをコン
パレータ２１で比較することにより、図１０に示した実
施例での第１のカウンタ２７のキャリー出力と同じ信号
を得ることができる。例えば、ＰＮ信号の初期値を与え
るビットパターンを設定すればよい。データ信号周期が
ＰＮ信号周期の整数（２以上）倍である時は、コンパレ
ータ出力をカウンタ２２でカウントすることによりデー
タ信号周期の時間タイミングを測ることができる。した
がって、データ信号周期とＰＮ信号周期が等しいとき、
カウンタはなくてもよい。その他の部分については、図
１０に示す実施例と同様である。

【００２２】図１３は、本発明による更に他の受信回路
（請求項８，構成１３）を示す図で、図中、２８はタイ
ミング生成回路、２９はビット同期回路、その他、図６
と同じ作用をする部分は同一の符号を付してある。アン
テナから入力された信号は、周波数変換回路１２により
中間周波数に落とされ、相関ネットワーク１３，ループ
フィルタ１５，電圧制御発振器１６，ＰＮ信号発生器１
４からなる遅延ロックループ（ＤＬＬ）に入力される。
このＤＬＬによって、ＰＮ信号の同期をとるとともに、
電圧制御発振器１６の制御電圧にＦＳＫ変調されたＰＮ
クロックに対する復調信号が含まれる。データ受信前に
リセット信号によりＰＮ信号の出力を開始するととも
に、カウンタ１９のロードを行いカウントを開始する。
ＰＮ信号発生器１４は、電圧制御発振器１６の出力のク
ロックに同期した周期Ｎビットの参照ＰＮ信号を以後繰
り返し出力する。カウンタ１９は、変調データ信号の１
周期であるＤビットをカウントするとキャリーが出るよ
うに初期値をセットしておき、キャリーの負信号をロー
ド信号とすることでＤビットのカウントを繰り返す。こ
こで、変調データの１周期はＰＮ信号周期の整数Ｎ（≧
２）倍である。

【００２３】デコーダ２０は、ＰＮ信号周期のほぼ中央
となるタイミングを示すカウント値をデコードしたとき
信号を出力するように設定される。データに先だって送
出されるデータのビット同期をとることを目的とした "
１"，"０" の繰り返しであるプリアンブルを受信してい
るとき、タイミング生成回路２８はＰＮ信号の１周期毎
デコーダの出力をデータ判別回路１８に出力する。ビッ
ト同期回路２９では、データ判別回路１８で判別された
"１" あるいは "０" の数をＮ回カウントすることでデ
ータビットの区切りを判別できる。以上のビット同期が
とれたら、Ｎが奇数（Ｎ＝２Ｍ＋１，Ｍは１以上の整
数）のときは、タイミング生成回路２８はＭ＋１回目の
デコーダ出力のみを出力し、データ判別を行う。

【００２４】図１５は、ビット周期回路及びタイミング
生成回路を示す図で、図中、３０は"１"カウンタ、３１
は "０"カウンタ、３２はＮカウンタ、３３はデコーダ
である。ビット同期をとるためのプリアンブルを受信し
ているときは、図中のスイッチを閉じ、データ判別回路
出力の "１" あるいは "０" をＮ回カウントするとキャ
リーを出力し、一方をクリアーすると同時にＮカウンタ
３２をクリアーする。ビット同期がとれたらスイッチ１
を切り、またスイッチ２をデコーダ側にする。このと
き、デコーダ３３はＭ＋１回目で信号を出力するように
する。

【００２５】復調信号は、ＤＬＬと波形整形回路１７を
通過することによりＰＮ信号の周期より遅延するため、
これらの回路遅延を考慮してデコーダ２０の設定を行
う。Ｎが奇数のときは、復調信号の１ビットの中央のタ
イミングでテータ判別を行うように、デコーダ２０の設
定値を設定することで誤りのない復号を行うことができ
る。波形整形回路１７は、ＤＬＬからの微小な復調信号
を増幅し、データレートに応じたカットオフ周波数をも
つＬＰＦに通過させることでノイズの除去を行う。デー
タ判別回路１８では、デコーダ２０からのタイミング信
号のタイミングで波形整形されたＤＬＬ復調信号を "
１"，"０" の判定を行い、復調データとして出力する。
図１６（ａ）〜（ｆ）に受信機の各部の信号を示す。

【００２６】図１４は、本発明による更に他の受信回路
（構成１２，１３）を示す図である。図１３の実施例で
は、データ判別タイミング信号をデコーダにより発生さ
せていたが、ＰＮ信号がＭ系列であり、変調データ信号
の周期がＰＮ信号の周期の整数（Ｎ）倍である場合、Ｐ
Ｎ信号発生器１４であるｋビットシフトレジスタの各ビ
ットと、あるビットパターンとを比較するコンパレータ
２１によって同様の信号を出力することができる。その
後のビット同期回路２８及びタイミング生成回路２９
は、図１５に示したものと同じである。

【００２７】図１７は、本発明による更に他の受信回路
（構成１４）を示す図で、図中、２０ａはデコーダ１、
２０ｂはデコーダ２で、その他、図１３と同じ作用をす
る部分は同一の符号を付してある。デコーダ１は図１３
に示す実施例で説明したデコーダと同じである。Ｎが偶
数であるときは、プリアンブルを受信しビット同期をと
っているとき、デコーダ１の出力を用いてデータビット
の区切りを見つけることができるが、その後、データを
判別するために復調信号のアイパターンの中央付近で判
別する必要がある。そのためにデコーダ２に切り替え、
ＰＮ信号周期の初め、あるいは終りでデコーダ出力を行
うようにデコーダ２を設定し、復調信号アイパターンの
中央でデータ判別を行うことができる。図１９（ａ）〜
（ｆ）に受信機の各部の信号を示す。

【００２８】図１８は、本発明による更に他の受信回路
（構成１５）を示す図で、ＰＮ信号がＭ系列であると
き、図１４に示した実施例と同様に、デコーダの代わり
にコンパレータを用いることができる。コンパレータ１
は、図１４に示した実施例で説明したコンパレータと同
じである。Ｎが偶数であるときは、プリアンブルを受信
しビット同期をとっているとき、コンパレータ１の出力
を用いてデータビットの区切りを見つけることができる
が、その後、データを判別するために復調信号のアイパ
ターンの中央付近で判別する必要がある。そのためにコ
ンパレータ２に切り替え、ＰＮ信号周期の初め、あるい
は終りでコンパレータ出力を行うようにコンパレータ２
を設定し、復調信号アイパターンの中央でデータ判別を
行うことができる。

【００２９】

【効果】以上の説明から明らかなように、本発明による
と、以下のような効果がある。 （１）復調信号からＰＬＬでデータのビット同期をとる
必要がなくなるため、複雑かつ高価なＰＬＬを必要とし
ない。また、ＰＬＬを用いないため、同じデータが連続
したときのビットずれによる復号誤りが無くなる。した
がって、送信側において、同じデータの連続をなくすス
クランブルなどの符号化を必要としない。 （２）受信側のＤＬＬおよび波形整形回路を通過するこ
とによる復調信号の遅延に対し、デコーダから出力する
データ判別タイミング信号を適切に遅延させるように設
定しておくことにより、データビットの中央でデータ判
別を行うことができ、確実で誤りのない復号が可能とな
る。 （３）従来方法では、ＤＬＬ復調信号の増幅，ノイズ除
去を行う波形整形回路やあるしきい値で "１"，"０"を
識別するデータ判別回路あるいは復調ＤＬＬにおいて、
ノイズ，電源変動，温度変動，その他の原因による復調
信号アイパターンのレベル変動が発生し、その結果、復
号誤りが発生していたが、本発明の実施例（構成８,９,
１０）では、時間タイミングを見るたけでよいため、回
路が簡単となり、かつ上記のような変動による復号誤り
をなくすことができる。 （４）送信データの１周期がＰＮ信号周期の整数倍とな
っているとき、データビット同期を確実に速くとること
ができるため、ビット同期をとるためのプリアンブルを
短くすることができる。したがって伝送効率が上がる。
また、復調信号アイパターンの中央のタイミングで "
１"，"０" を判別することができるため、送信データを
誤りなく復調することができる。

【図面の簡単な説明】

【図１】 本発明によるスペクトル拡散通信方式におけ
る送信回路の一実施例を説明するための構成図である。

【図２】 図１の更に具体的な実施例を示す図である。

【図３】 図２の実施例における送信回路の各部の信号
を示す図である。

【図４】 本発明によるスペクトル拡散通信方式におけ
る他の送信回路の構成図である。

【図５】 本発明によるスペクトル拡散通信方式におけ
る受信回路の構成図である。

【図６】 図５の更に具体的な実施例を示す図である。

【図７】 図６の実施例における受信装置の各部の信号
を示す図である。

【図８】 本発明によるスペクトル拡散通信方式におけ
る他の受信回路の構成図である。

【図９】 本発明によるスペクトル拡散通信方式におけ
る更に他の受信回路の構成図である。

【図１０】 図９の更に具体的な実施例を示す図であ
る。

【図１１】 図１０の実施例における受信回路の各部の
信号を示す図である。

【図１２】 本発明によるスペクトル拡散通信方式にお
ける更に他の受信回路の構成図である。

【図１３】 本発明によるスペクトル拡散通信方式にお
ける更に他の受信回路の構成図である。

【図１４】 本発明によるスペクトル拡散通信方式にお
ける更に他の受信回路の構成図である。

【図１５】 ビット同期回路及びタイミング生成回路を
示す図である。

【図１６】 図１３及び図１４の実施例における受信回
路の各部の信号を示す図である。

【図１７】 本発明によるスペクトル拡散通信方式にお
ける更に他の受信回路の構成図である。

【図１８】 本発明によるスペクトル拡散通信方式にお
ける更に他の受信回路の構成図である。

【図１９】 図１７及び図１８の実施例における受信回
路の各部の信号を示す図である。

【符号の説明】

１…データ送出回路、２…ＦＳＫ変調回路、３…ＰＮ信
号発生器、４ａ…ＰＮ信号周期検出回路、４ｂ…１／Ｎ
分周回路、５…周波数変換回路、６…電力増幅回路。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 クロック速度変調によるスペクトル拡散
   通信方式において、ＰＮ信号の周期と送信データを同期
   させてＰＮ信号のクロックに周波数変調をかけることを
   特徴とするスペクトル拡散通信方式。
2. 【請求項２】 送信データをＰＮ信号周期の整数Ｎ倍に
   同期させて、ＰＮ信号クロックに周波数変調をかけるク
   ロック速度変調によるスペクトル拡散通信において、Ｐ
   Ｎ信号周期を検出するＰＮ信号周期検出回路と、該ＰＮ
   信号周期検出回路からのＰＮ周期信号を１／Ｎに分周す
   る分周回路と、分周された信号をクロックとして送信デ
   ータを送出するデータ送出回路を有することを特徴とす
   る送信回路。
3. 【請求項３】 請求項１記載のスペクトル拡散通信方式
   において、前記ＰＮ信号がＭ系列である場合、ＰＮ信号
   発生器であるシフトレジスタの各ビットをあるビットパ
   ターンとの比較出力を出力するコンパレータと、送信デ
   ータの周期がＰＮ信号周期の整数（２以上）倍であると
   き、その比較出力をカウントするカウンタと、該カウン
   タの出力に同期して送信データを出力するデータ送出回
   路とを有することを特徴とする送信回路。
4. 【請求項４】 請求項２記載の送信回路からの信号を受
   信する受信回路において、参照ＰＮ信号の周期を検出す
   るＰＮ信号周期検出回路と、該ＰＮ信号周期検出回路か
   らのＰＮ周期信号を１／Ｎに分周する分周回路と、遅延
   ロックループ（ＤＬＬ）における電圧制御発振器への制
   御電圧である復調信号を波形整形回路で増幅し、ノイズ
   除去を行った信号を分周回路の出力信号のタイミングで
   "１"，"０"データに判別するデータ判別回路を有する
   ことを特徴とする受信回路。
5. 【請求項５】 請求項１又は３記載の送信回路からの信
   号を受信する受信回路において、参照ＰＮ信号の周期Ｎ
   をカウントするカウンタと、復調データアイパターンの
   中央となるタイミングでデータ判別タイミング信号を出
   力するデコーダと、遅延ロックループにおける電圧制御
   発振器への制御電圧である復調信号を波形整形回路によ
   り波形整形した信号をデータ判別タイミング信号のタイ
   ミングで "１"，"０"データを判別するデータ判別回路
   とを有することを特徴とする受信回路。
6. 【請求項６】 請求項１又は３記載の送信回路からの信
   号を受信する受信回路において、ＰＮ信号がＭ系列であ
   る場合、参照ＰＮ信号発生器であるシフトレジスタの各
   ビットとの比較出力が復調データアイパターンの中央と
   なるビットパターンとの比較を行うコンパレータと、送
   信データの周期がＰＮ信号周期の整数（２以上）倍であ
   るとき、その比較出力をカウントしデータ判別タイミン
   グ信号を出力するカウンタと、遅延ロックループにおけ
   る電圧制御発振器への制御電圧である復調信号を波形整
   形回路により波形整形した信号をデータ判別タイミング
   信号のタイミングで "１"，"０"データを判別するデー
   タ判別回路とを有することを特徴とする受信回路。
7. 【請求項７】 請求項２記載の送信回路からの信号を受
   信する受信回路において、参照ＰＮ信号の周期を検出す
   るＰＮ信号周期検出回路と、該ＰＮ信号周期検出回路か
   らのＰＮ周期信号を１／Ｎに分周する分周回路と、ＰＮ
   信号クロックの中心周波数によるＰＮ信号周期からデー
   タ１ビットのタイミングを発生させる基準タイミング発
   生回路と、該基準タイミング発生回路の基準タイミング
   に対する分周回路の出力信号タイミングの進み遅れから
   "１"，"０"データを判別するタイミング判定回路を有
   することを特徴とする受信回路。
8. 【請求項８】 請求項３記載の送信回路で、送信データ
   がＰＮ信号周期の整数Ｎ（２以上）倍となっている信号
   を受信する受信回路において、データに先立って送出さ
   れるデータのビット同期を目的とした "１"，"０" の繰
   り返しであるプリアンブルを受信するとき、ＰＮ信号の
   周期のほぼ中央のタイミングを出力するデコーダと、該
   デコーダの信号タイミングで、遅延ロックループにおけ
   る電圧制御発振器への制御電圧である復調信号を、波形
   整形回路により波形整形した信号を "１","０"データに
   判別するデータ判別回路と、該データ判別回路の出力
   の"１" あるいは "０" をＮ回カウントするカウンタを
   有し、該カウンタによるカウントにより、データビット
   の区切りとすることでデータのビット同期をとることを
   特徴とする受信回路。