JP3622887B2 - 受信機 - Google Patents

受信機 Download PDF

Info

Publication number
JP3622887B2
JP3622887B2 JP20297698A JP20297698A JP3622887B2 JP 3622887 B2 JP3622887 B2 JP 3622887B2 JP 20297698 A JP20297698 A JP 20297698A JP 20297698 A JP20297698 A JP 20297698A JP 3622887 B2 JP3622887 B2 JP 3622887B2
Authority
JP
Japan
Prior art keywords
signal
rds
window
baseband signal
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20297698A
Other languages
English (en)
Other versions
JP2000036769A (ja
Inventor
卓 内山
徹 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp filed Critical Pioneer Corp
Priority to JP20297698A priority Critical patent/JP3622887B2/ja
Priority to DE1999133215 priority patent/DE19933215B4/de
Publication of JP2000036769A publication Critical patent/JP2000036769A/ja
Application granted granted Critical
Publication of JP3622887B2 publication Critical patent/JP3622887B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H40/00Arrangements specially adapted for receiving broadcast information
    • H04H40/18Arrangements characterised by circuits or components specially adapted for receiving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H2201/00Aspects of broadcast communication
    • H04H2201/10Aspects of broadcast communication characterised by the type of broadcast system
    • H04H2201/13Aspects of broadcast communication characterised by the type of broadcast system radio data system/radio broadcast data system [RDS/RBDS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、RDS放送波(RBDS放送波を含む)を受信可能な受信機に関するものである。
【0002】
【従来の技術】
放送局の放送の際にその番組内容に関連する情報等の放送関連情報をデータとして多重変調にて送信し、受信側にてこれを復調し、復調したデータに基づいて所望の番組内容を選択できるようにしてラジオ聴取者に対してそのサービスを提供できるようにしたラジオデータシステム(RDS)がある。
【0003】
このラジオデータシステムにおいては、FM変調波の周波数帯域外で19KHz のステレオパイロット信号の3次高調波である57KHz を副搬送波とし、この副搬送波をフィルタリングされかつバイフェーズ(Biphase)コード化された番組内容等の放送に関連する情報を示すデータ信号により振幅変調してラジオデータ信号とし、この振幅変調された副搬送波を主搬送波に周波数変調して放送するようになされている。
【0004】
従来のRDS受信機においては、FM復調段の出力信号から帯域通過フィルタによってRDS変調信号、すなわちDSB信号のみが抽出され、それがDSB復調回路にて復調され、DSB復調されたてRDS変調信号からクロックがクロック再生回路にて抽出される。また、DSB復調されたRDS変調信号は2相PSK復調回路にてPSK復調され、更に差動デコード回路を介してRDSデータが得られる。
【0005】
RDS信号は2相PSK信号からなり、その2相PSK信号の変化点の周期性には2通りあり、1つはクロックの繰り返し周期を有するグループA、他は周期性のないグループBである。
また、従来のRDS受信機においては、クロック再生回路のPLLが抽出クロック周波数に対してある程度ロックした後に、グループAの存在を検出したならばRDS放送波を受信したという判断がされている。グループAは2相PSK信号の変化点が所定の周期で連続していることが検出された場合に存在しているとされる。
【0006】
【発明が解決しようとする課題】
しかしながら、かかる従来のRDS受信機においては、クロック再生回路のPLLの周波数が抽出クロック周波数に対してある程度収束するまでは、グループAの検出動作に移行しないので、放送波を受信してからそれがRDS放送波であることを確認するまでの時間が比較的長くなってしまうという問題点があった。
【0007】
そこで、本発明の目的は、受信放送波がRDS放送波であることを比較的短時間で確認することができる受信機を提供することである。
【0008】
【課題を解決するための手段】
本発明の受信機は、受信信号からRDS変調信号の周波数成分をバンドパスフィルタによって取り出した後、その取り出した周波数成分からベースバンド信号を復調し、更に、そのベースバンド信号からRDSデータをRDSデコーダによって復調する受信機であって、ベースバンド信号の変化点を検出する手段と、第1ウインドウを繰り返し設定する手段と、第1ウインドウの設定範囲とは異なる時間領域において第2ウインドウを繰り返し設定する手段と、ベースバンド信号の変化点が第1ウインドウの範囲において存在するか否かを検出する第1検出手段と、ベースバンド信号の変化点が第2ウインドウの範囲において存在するか否かを検出する第2検出手段と、ベースバンド信号の変化点の存在が第1検出手段にて所定回数以上連続して検出されたとき、又はベースバンド信号の変化点の存在が第2検出手段にて所定回数以上連続して検出されたとき受信信号がRDS放送波の信号であると判定するRDS判別手段と、を備えたことを特徴としている。
【0009】
かかる本発明の受信機によれば、受信信号がRDS放送波の信号である場合には、ベースバンド信号のグループAに対応する変化点は第1ウインドウの範囲又は第2ウインドウの範囲において1つ存在する故、第1ウインドウの範囲が生ずる毎にベースバンド信号の変化点の存在が検出されたことが所定回数以上連続したとき、又は第2ウインドウの範囲が生ずる毎にベースバンド信号の変化点の存在が所定回数以上連続したとき検出されたことが受信信号がRDS放送波の信号であると判定するので、クロック再生回路のPLLの周波数が完全にロックする前から受信放送波がRDS放送波であることを確認する処理を行なうことができる。
【0010】
【発明の実施の形態】
以下、本発明の実施例を図に基づいて詳細に説明する。
図1は本発明が適用されたRDS受信機の構成を示している。この受信機において、アンテナ1で受信されたFM多重放送波はフロントエンド2で希望の局が選択され、中間周波数(IF)に変換された後、IFアンプ3を介してFM検波器4に供給される。フロントエンド2は、例えば、プログラマブル分周器を含むPLL回路を用いたPLLシンセサイザー方式を採り、プログラマブル分周器の分周比が後述するコントローラ14によって制御されることにより選局動作を行なう構成となっている。FM検波器4の検波出力はMPX(マルチプレクス)復調回路5に供給され、ステレオ放送の場合にはL(左),R(右)チャンネルのオーディオ信号に分離される。
【0011】
また、FM検波器4の検波出力が57kHzのBPF(バンドパスフィルタ)6を通過することにより、57kHz のDSB信号、すなわちラジオデータ信号が抽出され、この抽出された信号は57kHz のPLL回路7に供給される。PLL回路7はDSB信号を復調し、ベースバンド信号BBを出力すると共に、DSB信号に同期のとれた114kHzの基準クロック信号CLOCKを発生する。このBPF6及びPLL回路7には水晶発振回路8から基準発振信号が供給される。
【0012】
PLL回路7のベースバンド信号は後段の図示しないデコーダに供給される。デコーダでは、ベースバンド信号が後述のRDSクロックPLL回路9で生成されるクロックに同期してデコードされる。
PLL回路7にはRDSクロックPLL回路9が接続されている。RDSクロックPLL回路9は図2に示すように、VCO15、位相差検出回路16及びLPF17からなる。位相差検出回路16はVCO15から発生される第1クロック信号CLOCK1とベースバンド信号BBとの位相差を示す位相差信号を発生し、その位相差信号をLPF17を介してVCO15に発振制御信号として供給される。
【0013】
VCO15は簡略的には図3に示すように、100進カウンタ21、リセットタイミング調整回路22、Dフリップフロップ23〜28及びインバータ29,30から構成されている。100進カウンタ21は基準クロック信号CLOCKのパルス数を計数し、計数値が23になると90゜信号を発生し、47になると180゜信号を発生し、71になると270゜信号を発生し、95になると270゜信号を発生する。リセットタイミング調整回路22からリセット信号が供給されると、100進カウンタ21はリセットされる。リセットタイミング調整回路22はLPF17の出力信号、すなわち第1クロック信号CLOCK1とベースバンド信号BBとの位相差が小さくなるようにリセット信号を発生すると共にDフリップフロップ23の非反転Q端子に応じてリセット信号を発生する。
【0014】
100進カウンタ21の90゜信号はDフリップフロップ27のD端子に供給され、270゜信号はDフリップフロップ26のD端子に供給され、180゜信号はDフリップフロップ24のD端子に供給され、0゜信号はDフリップフロップ23のD端子に供給される。Dフリップフロップ23,24,26及び27のCK端子には基準クロック信号CLOCKがインバータ29を介して供給される。Dフリップフロップ24の非反転Q端子はDフリップフロップ25のCK端子に接続され、Dフリップフロップ23の反転Q端子はDフリップフロップ25のプリセット端子に接続されている。Dフリップフロップ27の非反転Q端子はDフリップフロップ28のCK端子に接続され、Dフリップフロップ26の反転Q端子はDフリップフロップ28のプリセット端子に接続されている。Dフリップフロップ25,28のD端子はアースされてL(低)レベルとなっている。Dフリップフロップ25の非反転Q端子にはインバータ30が接続され、インバータ30から第1クロック信号CLOCK1が出力され、Dフリップフロップ28の非反転Q端子から第2クロック信号CLOCK2が出力されるように構成されている。
【0015】
図4は上記のDフリップフロップ23〜28の動作タイムチャートを示している。この動作タイムチャートに従って動作を説明すると、Dフリップフロップ24では180゜信号が供給された後にCK端子に基準クロック信号CLOCKの反転パルスが供給され、非反転Q端子がH(高)レベルとなり、このHレベルがDフリップフロップ25のCK端子に供給されることによりDフリップフロップ25の非反転Q端子はLレベルとなる。Dフリップフロップ23では0゜信号が供給された後にCK端子に基準クロック信号CLOCKの反転パルスが供給され、反転Q端子がLレベルとなり、このLレベルがDフリップフロップ25のプリセット端子に供給されることによりDフリップフロップ25の非反転Q端子はHレベルとなる。このDフリップフロップ25の非反転Q端子のレベル変化をインバータ30で反転した信号が第1クロック信号CLOCK1である。
【0016】
Dフリップフロップ27では90゜信号が供給された後にCK端子に基準クロック信号CLOCKの反転パルスが供給され、非反転Q端子がH(高)レベルとなり、このHレベルがDフリップフロップ28のCK端子に供給されることによりDフリップフロップ28の非反転Q端子はHレベルとなる。Dフリップフロップ26では270゜信号が供給された後にCK端子に基準クロック信号CLOCKの反転パルスが供給され、反転Q端子がLレベルとなり、このLレベルがDフリップフロップ28のプリセット端子に供給されることによりDフリップフロップ28の非反転Q端子はLレベルとなる。このDフリップフロップ28の非反転Q端子のレベル変化が第2クロック信号CLOCK2である。
【0017】
図5はDSB信号、ベースバンド信号BB、第1クロック信号CLOCK1及び第2クロック信号CLOCK2の波形を各々示しており、RDSクロックPLL回路9がロック状態に向かうに従ってベースバンド信号BBと第1クロック信号CLOCK1との位相差が小さくなり、ロックすると、Dフリップフロップ23の非反転Q端子の出力信号によって100進カウンタ21がリセットされることになる。
【0018】
RDSクロックPLL回路9の第2クロック信号CLOCK2はインバータ11によって位相反転されて反転クロック信号INVCLOCK2としてRDS検出回路10に供給される。また、RDSクロックPLL回路9はベースバンド信号BBの変化点を抽出してBBエッジパルスBBedgeとしてRDS検出回路10に供給する。RDSクロックPLL回路9のBBエッジパルス生成回路は、図6に示すように、Dフリップフロップ31,32及びEX−OR回路33からなる。図7に示すように、ベースバンド信号BBの立ち上がりに応じて基準クロック信号CLOCKに同期してDフリップフロップ31の非反転Q端子はHレベルとなり、立ち下がりに応じてDフリップフロップ31の非反転Q端子はLレベルとなる。かかるDフリップフロップ31の動作に基準クロック信号CLOCKの1クロックだけ後にDフリップフロップ32の非反転Q端子はHレベルとなり、立ち下がりに応じてDフリップフロップ32の非反転Q端子はLレベルとなる。Dフリップフロップ31,32の各非反転Q端子のレベルに応じてEX−OR回路33は図7に示したようにBBエッジパルスBBedgeを生成する。
【0019】
RDS検出回路10はグループAを検出するために後述する2つの検出系を有している。第1検出系では反転クロック信号INVCLOCK2とベースバンド信号BBとに基づき第1クロック信号CLOCK1の0度に対して−90度(270度)から90度までを検査し、第2検出系では第2クロック信号CLOCK2とBBエッジパルスBBedgeとに基づき第1クロック信号CLOCK1の0度に対して90度から270度までを検査することにより、グループAを第1及び第2検出系のいずれか一方で検出することが行なわれる。
【0020】
図8はRDS検出回路10の内部構成を示している。このRDS検出回路10において、エッジカウンタ41及びRDS判定回路42が第1検出系であり、エッジカウンタ43及びRDS判定回路44が第2検出系である。
第1検出系のエッジカウンタ41は反転クロック信号INVCLOCK2とBBエッジパルスBBedgeとに基づいて第1クロック信号CLOCK1の0度に対して−90度(270度)から90度までの範囲に第1ウインドウを設けてその範囲でのBBエッジパルスBBedgeが存在するか否かを判定し、その存在時には第1BBエッジ存在検出信号を発生する。また、エッジカウンタ41は第1クロック信号CLOCK1の0度に対して−90度(270度)から90度の範囲におけるノイズの存在を検出してリセット信号を発生する。RDS判定回路42はエッジカウンタ41から第1BBエッジ存在検出信号の発生回数を計数し、第1BBエッジ存在検出信号が4回以上連続して出力されたときRDS検出信号を発生する。
【0021】
同様に、第2検出系のエッジカウンタ43は第2クロック信号CLOCK2とBBエッジパルスBBedgeとに基づいて第1クロック信号CLOCK1の0度に対して90度から270度までの範囲に第2ウインドウを設けてその範囲でのBBエッジパルスBBedgeが存在するか否かを判定し、その存在時には第2BBエッジ存在検出信号を発生する。また、エッジカウンタ43は第1クロック信号CLOCK1の0度に対して90度から270度までの範囲におけるノイズの存在を検出してリセット信号を発生する。RDS判定回路44はエッジカウンタ43から第2BBエッジ存在検出信号の発生回数を計数し、第2BBエッジ存在検出信号が4回以上連続して出力されたときRDS検出信号を発生する。
【0022】
RDS判定回路42,44各々はエッジカウンタ41又は43からのリセット信号に応じてリセットされ、その計数値を0とする。
エッジカウンタ41,43各々は図9に示すように、AND回路51及びDフリップフロップ52〜54からなる。AND回路51には第2クロック信号CLOCK2(又は反転クロック信号INVCLOCK2)とBBエッジパルスBBedgeとが供給され、AND回路51の出力はDフリップフロップ52,53のCK端子に供給される。Dフリップフロップ52のD端子にはHレベルに相当する電圧Vccが印加され、Dフリップフロップ52の非反転Q端子から出力されるHレベルの信号がBBエッジ存在検出信号である。
【0023】
Dフリップフロップ53の反転Q端子とD端子とは互いに接続されており、D端子は初期状態ではLレベルになっている。Dフリップフロップ53の非反転Q端子は、Dフリップフロップ54のCK端子に接続され、初期状態ではHレベルとなっている。Dフリップフロップ54のD端子には電圧Vccが印加され、Dフリップフロップ54の非反転Q端子から出力される信号がリセット信号である。
【0024】
RDS判定回路42,44各々は図10に示すように、シフトレジスタ56、AND回路57及びインバータ58からなる。シフトレジスタ56は4ビットのシフトレジスタであり、ビット毎の出力端子A〜Dを有し、第2クロック信号CLOCK2(又は反転クロック信号INVCLOCK2)の立ち上がりでエッジカウンタ41(43)からのBBエッジ存在検出信号のレベルを取り込んで出力端子Aに保持出力し、同時にそれまでの出力端子A,B,Cの保持出力が出力端子B,C,Dにシフトする。また、リセット信号がエッジカウンタ41(43)から出力されると、出力端子A〜Dの保持出力は全てLレベルにリセットされる。
【0025】
シフトレジスタ56の出力端子A〜DにはAND回路57が接続されている。AND回路57はその出力端子A〜Dのレベルの論理積をとるので、出力端子A〜Dの全てがBBエッジパルスの存在を示すHレベルであるならば、Hレベルを出力し、このHレベルがインバータ58によってLレベルに反転され、それがRDS放送波の受信を示すRDS検出信号として出力される。
【0026】
かかるRDS受信機においては、ベースバンド信号BBに図5に示したように、等間隔で0゜及び180゜と仮に定めると、この周期は1/1.1875kHzである。ベースバンド信号BBの0゜の位置ではその信号波形は必ず立ち下がるか或いは立ち上がっている。180゜の位置では信号波形は立ち下がるか或いは立ち上がることもあるが、変化しないこともある。この180゜の位置のうちの変化の無い位置がグループBのRDSデータのLレベルに相当し、立ち下がるか或いは立ち上がる位置がRDSデータのHレベルに相当する。ベースバンド信号BBの0゜の位置がグループAのベースバンドクロックである。
【0027】
RDSクロックPLL回路9においては、上記したようにベースバンド信号BBの0゜の位置において第1クロック信号CLOCK1が立ち下がって各々の0゜の位置が同一位置とるように、すなわち同一位相となるように動作する。
図11はベースバンド信号BBと第1クロック信号CLOCK1とが同一位相となったときのベースバンド信号BB、BBエッジパルスBBedge、第1クロック信号CLOCK1及び第2クロック信号CLOCK2の関係をその波形によって各々示している。第2クロック信号CLOCK2は第1クロック信号CLOCK1に対して90゜遅れた信号となっている。
【0028】
第2クロック信号CLOCK2は第1クロック信号CLOCK1の180゜±90゜においてHレベルとなる。反転クロック信号INVCLOCK2は第1クロック信号CLOCK1の0゜±90゜においてHレベルとなる。よって、反転クロック信号INVCLOCK2のHレベルの範囲でBBエッジパルスBBedgeが存在すれば、第1検出系のエッジカウンタ41から第1BBエッジ存在検出信号が発生される。反転クロック信号INVCLOCK2がHレベルになる毎に連続して第1BBエッジ存在検出信号が発生され、それが4回以上連続するとRDS判定回路42のシフトレジスタ56の出力端子A〜Dの全てがBBエッジパルスの存在を示すHレベルとなるので、インバータ58からはRDS放送波の受信を示すRDS検出信号が出力される。
【0029】
また、第2クロック信号CLOCK2のHレベルの範囲でBBエッジパルスBBedgeが存在すれば、第2検出系のエッジカウンタ43から第2BBエッジ存在検出信号が発生される。第2クロック信号CLOCK2がHレベルになる毎に連続して第2BBエッジ存在検出信号が発生され、それが4回以上連続するとRDS判定回路44からRDS検出信号が発生される。
【0030】
このように第1検出系と第2検出系とでBBエッジパルスBBedgeの存在を個別に検出しているのは、ベースバンド信号BBと第1クロック信号CLOCK1との位相が一致するまでは、第1クロック信号CLOCK1の0゜±90゜の第1ウインドウの範囲と第1クロック信号CLOCK1の180゜±90゜の第2ウインドウの範囲とのいずれにおいて、グループAのベースバンドクロックが存在するのか一義的に確定することができないからである。しかしながら、いずれかの範囲においてBBエッジパルスBBedgeの存在が4回以上連続するならば、それはグループAのベースバンドクロックであると断定することができるのである。
【0031】
第1クロック信号CLOCK1の0゜±90゜の第1ウインドウの範囲又は第1クロック信号CLOCK1の180゜±90゜の第2ウインドウの範囲においてBBエッジパルスBBedgeが2回以上存在することはないので、そのような場合にはエッジカウンタ41又は43はリセット信号を発生し、そのリセット信号はRDS判定回路42,44のシフトレジスタ56の保持内容が全て消去され、その出力端子A〜Dの全てがLレベルとなる。これにより、RDS放送波を受信したという判断を間違いのない確実なものとすることができる。
【0032】
なお、上記した実施例においては、RDS放送波を受信するRDS受信機について説明したが、RBDS放送波を受信する受信機にも本発明を適用することができる。
【0033】
【発明の効果】
以上説明したように、本発明によれば、受信信号がRDS放送波の信号である場合には、ベースバンド信号のグループAに対応する変化点は第1ウインドウの範囲又は第2ウインドウの範囲において1つ存在する故、第1ウインドウの範囲が生ずる毎にベースバンド信号の変化点の存在が検出されたことが所定回数以上連続したとき、又は第2ウインドウの範囲が生ずる毎にベースバンド信号の変化点の存在が検出されたことが所定回数以上連続したとき受信信号がRDS放送波の信号であると判定するので、クロック再生回路のPLLの周波数が完全にロックする前から受信放送波がRDS放送波であることを確認する処理を行なうことができる。
【図面の簡単な説明】
【図1】本発明によるRDS受信機を示すブロック図である。
【図2】RDSクロックPLL回路の構成を示すブロック図である。
【図3】VCOの概略的構成を示すブロック図である。
【図4】図3のVCOの各フリップフロップの動作を示すタイムチャートである。
【図5】DSB信号、ベースバンド信号、第1クロック信号及び第2クロック信号の関係を各々示す波形図である。
【図6】BBエッジパルス生成回路を示すブロック図である。
【図7】図6のBBエッジパルス生成回路の動作を示すタイムチャートである。
【図8】RDS検出回路の構成を示すブロック図である。
【図9】エッジカウンタの構成を示すブロック図である。
【図10】RDS判定回路の構成を示すブロック図である。
【図11】ベースバンド信号、BBエッジパルス、第1クロック信号及び第2クロック信号の関係を各々示す波形図である。
【符号の説明】
2 フロントエンド
4 FM検波器
5 マルチプレクス復調回路
7 PLL回路
9 RDSクロックPLL回路
10 RDS検出回路
15 VCO
16 位相差検出回路
21 100進カウンタ

Claims (4)

  1. 受信信号からRDS変調信号の周波数成分をバンドパスフィルタによって取り出した後、その取り出した周波数成分からベースバンド信号を復調し、更に、そのベースバンド信号からRDSデータをRDSデコーダによって復調する受信機であって、
    前記ベースバンド信号の変化点を検出する手段と、
    第1ウインドウを繰り返し設定する手段と、
    前記第1ウインドウの設定範囲とは異なる時間領域において第2ウインドウを繰り返し設定する手段と、
    前記ベースバンド信号の変化点が前記第1ウインドウの範囲において存在するか否かを検出する第1検出手段と、
    前記ベースバンド信号の変化点が前記第2ウインドウの範囲において存在するか否かを検出する第2検出手段と、
    前記ベースバンド信号の変化点の存在が前記第1検出手段にて所定回数以上連続して検出されたとき、又は前記ベースバンド信号の変化点の存在が前記第2検出手段にて前記所定回数以上連続して検出されたとき前記受信信号がRDS放送波の信号であると判定するRDS判別手段と、
    を備えたことを特徴とする受信機。
  2. 前記RDS判別手段は、前記第1検出手段の検出結果を第1保持手段に保存し、その第1保持手段の保持内容から前記ベースバンド信号の変化点の存在が前記所定回数以上の連続か否かを判別し、前記第2検出手段の検出結果を第2保持手段に保存し、その第2保持手段の保存内容から前記ベースバンド信号の変化点の存在が前記所定回数以上の連続か否かを判定することを特徴とする請求項1記載の受信機。
  3. 前記RDS判別手段は、前記第1検出手段が前記第1ウインドウの範囲にて前記ベースバンド信号の変化点の複数の存在を検出したとき、又は前記第2検出手段が前記第2ウインドウの範囲にて前記ベースバンド信号の変化点の複数の存在を検出したときには前記第1及び第2保持手段各々の保存内容を無効とすることを特徴とする請求項2記載の受信機。
  4. 前記第1ウインドウの範囲が設定される繰り返し間隔と前記第2ウインドウの範囲が設定される繰り返し間隔とはほぼ同一であって、前記第1ウインドウの範囲の中心と第2ウインドウの範囲の中心との位相差は略180度であることを特徴とする請求項1乃至3のうちいずれか一項に記載の受信機。
JP20297698A 1998-07-17 1998-07-17 受信機 Expired - Fee Related JP3622887B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP20297698A JP3622887B2 (ja) 1998-07-17 1998-07-17 受信機
DE1999133215 DE19933215B4 (de) 1998-07-17 1999-07-15 Verfahren zum Feststellen einer RDS-Rundfunkwelle und RDS-Empfänger

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20297698A JP3622887B2 (ja) 1998-07-17 1998-07-17 受信機

Publications (2)

Publication Number Publication Date
JP2000036769A JP2000036769A (ja) 2000-02-02
JP3622887B2 true JP3622887B2 (ja) 2005-02-23

Family

ID=16466276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20297698A Expired - Fee Related JP3622887B2 (ja) 1998-07-17 1998-07-17 受信機

Country Status (2)

Country Link
JP (1) JP3622887B2 (ja)
DE (1) DE19933215B4 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8503957B2 (en) * 2007-11-21 2013-08-06 Qualcomm Incorporated Radio data system (RDS) data processing methods and apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4444602C1 (de) * 1994-12-14 1996-09-19 Sgs Thomson Microelectronics Verfahren zur Bewertung eines RDS-Signals

Also Published As

Publication number Publication date
DE19933215A1 (de) 2000-02-03
DE19933215B4 (de) 2007-04-19
JP2000036769A (ja) 2000-02-02

Similar Documents

Publication Publication Date Title
US5507024A (en) FM data-system radio receiver
US5444744A (en) Phase locked loop for synchronizing with carrier wave
US5636249A (en) Method of and apparatus for phase synchronization with an RDS signal
EP0076008B1 (en) A receiver for ffsk modulated data signals
US5399987A (en) Bi-phase shift keying signal demodulation circuit for RDS receiver
JP3431743B2 (ja) 受信機側でrds位相同期を行う方法及び装置
EP0998084A2 (en) Phase-shift-keying demodulator and demodulation method using a period-width windowing technique
JP3622887B2 (ja) 受信機
US4656431A (en) Digital frequency discriminator
KR880000649B1 (ko) 다중톤(Tone) 파이롯트 신호 시스템
US4821322A (en) FM multiplex decoding
EP0868019A2 (en) FM multiplex broadcasting receiver
JP2752388B2 (ja) Rds受信機におけるデータ復調回路
GB2197554A (en) FM multiplex broadcast receiver
JP3003981B2 (ja) ディジタル高周波信号における搬送波ドリフトを補償するための方法及び装置
JPS6387039A (ja) デイジタルpll回路のロツク検出回路
JP2556125B2 (ja) データ復調装置
US5802067A (en) FM multiplex broadcast receiving circuit for detecting presence or absence of multiplex information
JP3091340B2 (ja) Ari信号検出回路
EP0420584B1 (en) PLL demodulating circuit in traffic information receiver
JP3827381B2 (ja) Pll周波数シンセサイザ
JPS6387836A (ja) Fm多重放送受信機におけるデ−タ復調回路
JPH0431208B2 (ja)
JPS6387040A (ja) デイジタルpll回路のロツク検出回路
JPS5833734B2 (ja) Fmステレオ復調回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees