JPS6387039A - デイジタルｐｌｌ回路のロツク検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、ディジタルＰＬＬ回路のロック検出回路に関
し、特に番組内容の種別を示すデータ信号及びこのデー
タ信号により振幅変調された副搬送波からなるラジオデ
ータ信号を含むＦ　Ｍ放送波を受信可能なＦＭ多重放送
受信機におけるディジタルＰＬＬ回路のロック検出回路
に関する。

背景技術 一般の放送局のプログラム放送時にその番組内容の種別
を示す情報をデータとして多重変調にて送信し、受信側
にて復調したデータに基づいて所望の番組内容を選択で
きるようにしてラジオ聴取者に対してそのサービスを享
受できるようにしたラジオデータシステム（ＲＤＳ）が
ある。

このラジオデータシステムにおいては、ＦＭ変調波の周
波数帯域外で１９ＫＨｚステレオバイロット信号の３次
高調波の５７ＫＨｚを副搬送波とし、この５７ＫＨｚｉ
ｌＪ搬送波をフィルタリングされかつバイフェーズ（Ｂ
ｉｐｈａｓｅ）コード化された番組内容を示すデータ信
号により振幅変調してラジオデータ信号とし、この振幅
変調された副搬送波を主搬送波に周波数変調して放送す
るようになっている。

このラジオデータ信号を含むＦＭ多重放送波を受信可能
なＦＭ多重放送受信機においては、ＦＭ検波出力から抽
出されたラジオデータ信号を第１のＰＬＬ回路で復調し
、更にこの復調出力に基づいてデータ復調用クロックを
第２のＰＬＬ回路で生成し、この第２のＰＬＬ回路がロ
ック状態にあるとき、安定したデータ復調用クロックを
次段に供給しバイフェーズコード化されたデータ信号を
該クロックに同期してデコードする構成となっている。

このため、クロック生成用のＰＬＬ回路のロック状態を
検出するロック検出回路が必要となる。このロック検出
回路の従来例を第５図に示す。

第５図において、クロック生成用のＰＬＬ回路としでは
ディジタルＰＬＬ回路１７が用いられており、このディ
ジタルＰＬＬ回路１７は、ＦＭ検波出力から抽出された
ラジオデータ信号を復調して得られる復調出力パルスを
一入力とする位相比較器１と、基準パルスを発生する固
定発振器２及びこの基準パルスを分周する分周器３から
なり、この分周出力パルスを位相比較器１の抽入力とす
るディジタルＶＣＯ（電圧制御発振器）４と、位相比較
器１の比較出力の高調波成分をカットして分周器３に供
給しその分周比を制御するループ・フィルタ５とによっ
て構成されている。ディジタルＶＣＯ４の出力がデータ
復調用クロックとして導出される。

このＰＬＬ回路１７の入力である復調出力パルスとディ
ジタルＶＣＯ４の出力パルスとの位相差が位相差検出回
路６で検出され、当該検出回路６からは両パルスの位相
差に応じたパルス幅のパルス信号が出力される。このパ
ルス信号はＬＰＦ（ローパスフィルタ）−７で直流化さ
れた後判定回路８に供給される。判定回路８はＬＰＦ７
の出力レベルが所定レベル以下のときＰＬＬ回路がロッ
クしたと判定し、ロック検出信号を発生する。

次に、かかる構成の回路動作を第６図の波形図を参照し
つつ説明する。

まず、復調出力パルス（ａ）とディジタルｖＣ０４の出
力パルス（ｂ）との位相が位相比較器１で比較され、そ
の比較出力がループ・フィルタ５で積分されて位相差情
報となる。この位相差情報によって分周器３の分周比を
変化させることにより、ディジタルＶＣＯ４の出力パル
スの位相が制御されることになる。

ディジタルＶＣＯ４において、固定発振器２の発振周波
数をｆｏとした場合、分周器３の分周比を（Ｎ−１）、
Ｎ、（Ｎ＋１）の３段階で制御することにより、入力信
号である復調出力パルス（ａ）と位相を合わせる動作が
行なわれる。例えば、位相が進んでいる場合、分周器３
の分周比を（Ｎ−１）にすることにより、位相を２π／
Ｎだけ遅らせることができ、逆に位相が遅れている場合
は、分周器３の分周比を（Ｎ＋１）にすれば良い。また
、同期がとれた状態で分周器３の分周比がＮになるよう
に復調出力パルス（ａ）に対して固定発振器２の発振周
波数ｆｏを決定しておく。

一方、復調出力パルス（ａ）とディジタルＶＣ０４の出
力パルス（ｂ）との位相差が位相差検出回路６で検出さ
れ、この位相差に応じたパルス幅Ｔのパルス信号（ｃ）
がＬＰＦ７を経て直流電圧（ｄ）となって判定回路８に
供給される。判定回路８では、直流電圧（ｄ）のレベル
に基づいてロック判定が行なわれ、当該レベルが零レベ
ルに近い所定レベル以下のときディジタルＰＬＬ回路１
７がロックしたと判定する。

以上の動作説明から明らかなように、ディジタルＶＣＯ
４ではＰＬＬ回路がロックした状態でも最大２π／Ｎの
位相誤差が生ずることになる。従って、位相差に応じた
パルス幅のパルス信号（Ｃ）をＬＰＦ７で直流化し、そ
の直流レベルに基づいてロック検出を行なう構成の従来
回路では、最大２π／Ｎの位相差に応じたパルス幅のパ
ルス信号をＬＰＦ７で直流化しても完全に零レベルにす
ることはできないので、ＰＬＬ回路のロック状態を正確
に判別しにくいという欠点があった。また、完全に零レ
ベルにしようとすると、ＬＰＦ７のカットオフを小さく
しなければならず、ロック検出に時間がかかってしまう
ことになる。

発明の概要 本発明は、上記のような従来のものの欠点を除去すべく
なされたもので、ディジタルｖＣＯがもつ位相誤差に影
響されることなく、正確にロック検出を行ない得るディ
ジタルＰＬＬ回路のロック検出回路を提供することを目
的とする。

本発明によるディジタルＰＬＬ回路のロック検出回路は
、ラジオデータ信号を含むＦＭ放送波を受信可能なＦＭ
多重放送受信機において、ＦＭ検波出力から抽出された
ラジオデータ信号の復調出力パルスとディジタル■ＣＯ
の出力パルスとの位相差を検出して当該位相差に応じた
パルス幅のパルス信号を得、このパルス信号に同期して
このパルス信号の存在期間内においてディジタルｖＣＯ
の基準パルスをカウントし、このカウント値が所定値以
下のときディジタルＰＬＬ回路がロックしたことを検出
する構成となっている。

実施例 以下、本発明の実施例を図に基づいて詳細に説明する。

第１図は、ＦＭ多重放送受信機の基本的な構成の概略を
示すブロック図である。図において、アンテナ１０で受
信されたＦＭ多重放送波はフロントエンド１１で希望の
局が選択され、中間周波数（１０，７ＭＨｚ　）に変換
された後、ＩＦアンプ１２を介してＦＭ検波器１３に供
給される。ＦＭ検波器１３の検波出力はＭＰＸ　（マル
チブレクス）復調回路１４に供給され、ステレオ放送の
場合にはＬ（左）、Ｒ（右）チャンネルのオーディオ信
号に分離される。

また、ＦＭ検波器１３の検波出力がフィルタ１５を通過
することにより、バイフェーズコード化されたデータ信
号によって振幅変調された５７ＫＨｚの副搬送波、即ち
ラジオデータ信号が抽出され例えばコスタスループ方式
のＰＬＬ回路１６で復調される。この復調出力はディジ
タル（Ｄ）　ＰＬＬ回路１７及びデコーダ１８に供給さ
れる。ＤＰＬＬ回路１７では、ＰＬＬ回路１６の復調出
力に基づいてデータ復調用のクロックの生成が行なわれ
る。生成されたクロックはゲート回路１９に供給される
。ロック検出回路２０はＤＰＬＬ回路１７がロックした
ことを検出してロック検出信号を発生し、ゲート回路１
９に供給して当該回路１９を開（オープン）状態とすべ
く制御する。デコーダ１８では、ＰＬＬ回路１６の復調
出力であるバイフェーズコード化されたデータ信号がＤ
ＰＬＬ回路１７で生成されたクロックに同期してデコー
ドされ、ラジオ放送の番組内容の種別を示すデータとし
て出力される。

第２図は、本発明によるロック検出回路２０及びＤＰＬ
Ｌ回路１７の具体的構成を示すブロック図であり、図中
第５図と同等部分は同一符号により示されており、位相
比較器１、ディジタルｖｃ０４及びループ・フィルタ５
からなるＤＰＬＬ回路１７並びに位相差検出回路６は従
来と同様の構成である。ディジタルＶＣＯ４の出力パル
スは位相シフト回路２１を介してＡＮＤ回路２２の一入
力となり、このＡＮＤ回路２１の低入力として位相差検
出回路６の出力パルスが供給される。ＡＮＤ回路２１の
出力パルスはカウンタ２３に供給される。カウンタ２３
はＡＮＤ回路２１の出力パルスが供給されている期間、
ディジタルＶＣ＜）４から供給される基準パルスをカウ
ントする。ディジー　タルＶＣＯ４におけ発振器２は、
第３図に示すように、発振周波数ｆ＋　　（−Ｍ−ｆｇ
　）の基準パルスを発生する固定発振器２５と、この基
準パルスｆ１を１／Ｍ分周して周波数ｆｏの出力パルス
とする分周器２６からなり、基準パルスｆ１をカウンタ
２３のカウント入力としている。カウンタ２３のカウン
ト値は判定回路２４に供給され、このカウント値が所定
値以下のときロックの判定が行なわれる。

次に、かかる構成の回路動作を第４図の波形図に基づい
て説明する。

ＤＰＬＬ回路１７及び位相差検出回路６は従来と同じ動
作をし、位相シフト回路２１はディジタルＶＣＯ４の出
力パルス（ｂ）を−π／２だけ位相シフトし、その出力
パルス（ｄ）をＡＮＤ回路２２、カウンタ２３及び判定
回路２４にそれぞれ供給する。ＡＮＤ回路２２は、位相
差検出回路６の出力パルス（Ｃ）と位相シフト回路２１
の出力パルス（ｄ）とを２人力とすることにより、入力
信号である復調出力パルス（ａ）の立上がり時の位相差
のみを取り出す。これは、復調出力パルス（ａ）のデユ
ーティ比が５０％以外のときでも正確に位相差情報を出
力できるようにするためである。このＡＮＤ回路２２の
出力パルス（ｅ）の存在期間Ｔ内にカウンタ２３におい
てディジタルＶＣＯ４からの基準パルスのカウントが行
なわれる。

この基準パルスの周波数がｆｌ−Ｍ−ｆ（１であるから
、ディジタルＶＣＯ４で最大２π／Ｎの位相誤差が生じ
たとき、カウンタ２３は基準パルスをＭ個カウントする
ことができる。カウンタ２３を動作させるＡＮＤ回路２
２の出力パルス（ｅ）と基準パルスｆ１とのエッヂのず
れを考えて、判定回路２４の判定基準値を上限（Ｍ＋１
）とすれば、最大位相誤差以内に信号が同期しているこ
とがわかる。すなわち、同期状態ならば、カウンタ２３
のカウント値はＯ〜（Ｍ＋１）の範囲内となるのである
。

位相シフト回路２１の出力パルス（ｄ）はその立下がり
でカウンタ２３をリセットしかつそのカウント値を判定
回路２４に送出している。以上の動作により、復調出力
パルス（ａ）の１周期毎に正確に、ＰＬＬ回路１７がロ
ック状態にあるか否かを検出できることになる。

なお、上記実施例では、ディジタルＶＣＯ４の構成を分
周器３の分周比を変化させることによって位相を変化さ
せるようにしたが、固定分周器を利用して出力段に可変
位相器を設けてこれを制御するようにしても良い。更に
、位相比較器１と位相差検出回路６とは共に、復調出力
パルス（ａ）とディジタルＶＣＯ４の出力パルス（ｂ）
との位相差を検出するものであり、同一の回路構成のも
のを用いることも可能であるが、少なくとも位相差検出
回路６としては、検出した位相差を時間的な量として出
力できる構成のものを用いる必要があり、例えばエクス
クル−シブＯＲゲート（ＥＸ−ＯＲ）からなる構成のも
のを用い得る。

また、上記実施例においては、同期を復調出力パルス（
ａ）の立上がりで比較したが、立下がりで比較しても良
く、又復調出力パルス（ａ）のデユーティ比が５０％な
ら、位相差の検出を復調出力パルス（ａ）の立上がり及
び立下がりの両方で行なうことが可能であり、この場合
、ロック検出を復調出力パルス（ａ）の半周期毎に行な
うことができる。

発明の詳細 な説明したように、本発明によれば、入力パルスとディ
ジタルＶＣＯの出力パルスとの位相差を検出して当該位
相差に応じたパルス幅のパルス信号を得、このパルス信
号に同期してこのパルス信号の存在期間内においてディ
ジタルｖＣＯの基準パルスをカウントし、このカウント
値が所定値以下のときディジタルＰＬＬ回路がロックし
たことを検出する構成とすることにより、ロック検出を
ロジック的に処理できるので、ディジタル■ＣＯがもつ
位相誤差に影響されることなく、短時間でかつ正確にロ
ック検出を行なうことができ、特にＦＭ多重のラジオデ
ータ信号のようにクロック再生用の信号が特別に送信さ
れていないデータからクロックの同期状態を短時間に判
別するのに有効となる。

【図面の簡単な説明】

第１図はＦＭ多重放送受信機の基本的な構成の概略を示
すブロック図、第２図は本発明の一実施例を示すブロッ
ク図、第３図は第２図におけるディジタルｖＣＯ内の固
定発振器の構成の一例を示す回路図、第４図は第２図の
回路動作を説明するための各部の波形図、第５図は従来
例を示すブロック図、第６図は第５図の回路動作を説明
するための各部の波形図である。 主要部分の符号の説明 １・・・・・・位相比較器 ４・・・・・・ディジタルｖＣ０ ５・・・・・・ループ・フィルタ ６・・・・・・位相差比較回路

Claims (1)

【特許請求の範囲】
1. 番組内容の種別を示すデータ信号及びこのデータ信号に
   より振幅変調された副搬送波からなるラジオデータ信号
   を含むＦＭ放送波を受信可能なＦＭ多重放送受信機にお
   いて、ＦＭ検波出力から抽出された前記ラジオデータ信
   号の復調出力パルスを一入力とする位相比較器と、基準
   パルスを発生する発振器と、前記基準パルスを分周して
   前記位相比較器の他入力とする分周器とを含み、データ
   復調用クロックを生成するディジタルＰＬＬ回路のロッ
   ク検出回路であって、前記分周器の分周出力パルスと前
   記復調出力パルスとの位相差に応じたパルス幅のパルス
   信号を出力する位相差検出回路と、前記パルス信号に同
   期してこのパルス信号の存在期間内において前記基準パ
   ルスをカウントするカウンタと、前記カウンタのカウン
   ト値が所定値以下のとき前記ディジタルＰＬＬ回路がロ
   ックしたと判定する判定回路とからなることを特徴とす
   るロック検出回路。