JP4070823B2 - クロック再生回路及び、クロック再生回路を有する受信機 - Google Patents

Description

発明の分野
本発明は、クロック再生回路、クロック再生回路を有する受信機及び、クロック信号再生方法に関する。
説明の都合上、本発明は受信機を参照して説明される。
発明の背景
呼出し器、セルラ又はコードレス電話などのディジタル信号を受信する受信機では、受信信号は、復調され、復号され、１又は２ビットのノンリターンゼロ（ＮＲＺ）データへ変換される。情報を完全にし、処理に適するようにするには、局部生成同期クロックが必要である。この同期クロックを発生するために、クロック再生回路が設けられる。米国特許番号５，４１８，８２２には、ディジタル信号の信号エッジを評価することによりディジタル信号からクロック信号を生成する回路配置が開示されている。第１の装置は第１の方向に向けられた信号エッジでパルスを発生し、第２の装置は、第１の方向とは逆の第２の方向に向けられた信号エッジでパルスを発生する。各装置は、ディジタル信号を受ける１つの端子と、１つの出力を有する。電圧制御され、トリガ可能な発振装置は、少なくとも２つのトリガ入力、１つの制御入力及び、１つの出力を有する。各トリガ入力は、第１及び、第２の装置のそれぞれの出力に接続され、発振装置の出力は、クロック信号の出力である。積分装置は、発振装置の出力に接続された入力を有し、発振装置の制御入力に接続された出力を有する。この回路配置の目的は、ディジタル信号のデータの基準となるクロック信号に周波数と位相の両方が同期したクロック信号を発生することである。
立ち上り及び、立下りエッジに同期するクロック再生回路の欠点は、送信機の群遅延が変化すると、再生データの立ち上りエッジと立下りエッジの間に相対偏移が起こり、発生されたクロック信号にジッタと感度低下が起こる。
発明の概要
本発明の目的は、ＦＳＫ信号のクロック再生において感度低下を防ぐことである。
本発明の第１の面では、データ信号を受信し、ベースバンド出力を供給する受信手段と、データ出力を供給する受信手段の出力に接続された復調手段と、データ出力により表されるシンボルを再生する復調手段の出力に接続されたシンボル再生手段とを有する受信機であって、シンボル再生手段は、データ出力の立ち上り及び、立下りエッジの発生を決定する手段と、立ち上りエッジと立下りエッジの発生の間の差を決定する手段と、クロック基準位置を決定するために、差を利用する手段とを有することを特徴とする受信機が提供される。
本発明の第２の面では、データ信号の立ち上り及び、立下りエッジの発生を決定する手段と、立ち上りエッジと立下りエッジの発生の間の差を決定する手段と、クロック基準位置を決定するために、差を利用する手段とを有するクロック再生回路が提供される。
本発明の１つの実施例では、データ出力の立ち上り及び立下りエッジと公称基準位置との間の時間差を決定する手段は、時間差信号を発生する。更に、立ち上り及び立下りエッジと時間差信号の入力手段と、立ち上り及び立下りエッジのそれぞれの基準位置を計算する手段とを有する位相同期ループ手段（ＰＬＬ）が設けられる。
立ち上り及び立下りエッジのそれぞれの基準位置を計算する位相同期ループ手段により、立ち上り及び立下りエッジは、それぞれの計算された基準位置に近いので、位相同期ループ手段は、各シンボル変化に対して進んだり遅れたりしない。その結果、異なったビット長によるジッタは、位相同期ループ手段の帯域を減少せずに、非常に減少される。異なったビット長による感度劣化の問題は、位相同期ループ手段の帯域を減少せずに、解決される。更に、位相同期ループ手段の周波数安定性の要求は厳しくないので、あまり仕様の厳しくない、安い水晶が使用できる。
本発明の第２の面によれば、所定の位相に関するそれぞれのエッジ位置の発生を知らせるために、それぞれの立ち上り及び、立下りエッジ位相同期ループ手段が設けられ、また、それぞれの位相同期ループの位相の循環平均からクロック基準位置を決定するために平均化手段が設けられる。
本発明の第３の面によれば、データ信号のシンボルを再生する方法が設けられ、データ信号の立ち上り及び、立下りエッジの発生を決定し、立ち上り及び、立下りエッジの発生の間の差を決定し、クロック基準位置を決定するために差を利用することが含まれる。
【図面の簡単な説明】
本発明を、図を参照して、例により説明する。
図１は、選択呼出システムの簡単なブロック図である。
図２は、クロック再生回路の簡単なブロック図である。
図３は、知られた形式の位相同期ループ（ＰＬＬ）に関連したベクトル図である。
図４Ａ及び４Ｂは、発生された元々のシンボルと第２の局で受信された同じシンボルを示す図である。
図５は、本発明に従って作られた、受信機で使用するクロック再生回路の簡単なブロック図である。
図６は、実質的にジッタの無いＰＬＬのベクトル図である。
図７は、本発明の別の実施例のブロック図を示す図である。
図８は、立ち上り及び、立下りエッジに誤差δ／２を有する短いシンボルを示す図である。
図９は、図７のＰＬＬの現在の位相を平均化し、再生クロックを発生する１つの方法を示す図である。
図において同一の参照記号は、対応する特徴を示す。
発明の詳細な記載
図１に示す選択呼出システムは、第２の局の予め決められたユーザに送られるべき呼出しメッセージのための入力１２を有する第１の局１０を有する。呼出しメッセージは、段階１４で符号化され、フォーマットされ、１対１の呼び出し信号として前向きに伝送されるために、無線伝送器１６へ送られる。第１の局の動作は、システムコントローラ１８により制御される。
第２の局２０は、例えば、スーパヘテロダイン受信機又は、ゼロＩＦ受信機等の受信機２２を有し、受信信号はダウンコンバートされ、単一又はペアのビットで又は、ゼロＩＦで直交関係を持つＩとＱ信号でフォーマットされたビットシーケンスを有する出力２４が生成される。出力２４は、ベースバンド段階２６に送られる。ベースバンド段階２６は、フィルタ処理、復号及び、出力２４を１又は２ビットのノンリターンゼロ（ＮＲＺ）データ３０に変換する復号器２８を有する。クロック再生回路３２は、ＮＲＺデータ３０からシンボルクロック信号を発生し、データとシンボルクロック信号をプロセッサ３４へ供給する。そこで、立ち上りエッジと立下りエッジの真中でＮＲＺデータをサンプリングすることによりシンボル値が得られる。
一般的に、クロック再生は受信データに局部クロックを同期させるエッジ検出に依存している。エッジはデータ状態の変化に対応する。ＰＯＣＳＡＧとして知られるＣＣＩＲ無線コード第１に従って動作する呼出システム等の、無選択呼出システムでは、データは周波数シフトキーイング（ＦＳＫ）変調された無線信号の周波数に対応する。
図２は典型的なクロック再生回路３２を示す。ＮＲＺデータ３０は、エッジ検出器３６に与えられ、エッジ検出器３６は、立ち上りエッジ或はＦＳＫ周波数の上昇及び、立下りエッジ或はＦＳＫ周波数の減少にそれぞれ対応した信号３８と４０を出力する。立ち上り及び、立下りエッジ信号はＰＬＬ４２に与えられ、ＰＬＬ４２は、自分自身をこれらのエッジ信号に同期させ、実質的に、検出された立ち上り及び、立下りエッジの真中で、再生クロック信号４４を生成する。
この典型的なクロック再生回路の弱点は、第１の局の送信機１６のＦＳＫ周波数の群遅延、及び／又は、共通チャネル信号の存在に依っており、立ち上り或は立下りエッジと、以後「基準点」として参照される、全てのシンボルが等長の信号の場合のエッジとの間で相対偏移が存在する。第２の局では、復調されたＮＲＺデータ３０のエッジは、所定の基準点では発生せず、基準点のいずれかの側で起こる。この相対偏移の影響で、ＰＬＬ４２は、所定の基準点に位置するべき各シンボルの変化に、進み又は、遅れを生じる。この結果、ＰＬＬジッタと感度低下を起こす。
図３に示すベクトル図は立ち上りエッジ（進み）４６、立下りエッジ（遅れ）４７、基準点４８及び、基準点から１８０度離れたシンボルクロック５０を示す。
図４Ａは、各パルスは公称シンボル周期Ｔ秒を有する、元々の正常なＮＲＺデータを示す。図４Ｂは、シンボルの群遅延の効果を示し、立ち上りパルスは周期Ｔよりδ秒短い。ここで、δは受信されたシンボル周期と理想的周期Ｔの間の時間差である。一方、立ち下がりパルスは周期Ｔよりδ秒長い。それにも関わらず、それぞれのパルスの立ち上り及び立下りエッジ４６，４７（又は、立下り及び立ち上りエッジ）は、基準点４８で示された理想周期に関して対象に配置される。理想周期と隣接する立ち上り又は、立下りエッジの間の時間期間はδ／２である。本発明に従って、再生されたクロックを、少なくとも立ち上り及び、立下りエッジの発生を知ることから発生できる。
図５を参照し、復調器（図示していない）からのデータ３０は、エッジ検出器３６に与えられる。エッジ検出器３６は、立ち上りエッジ信号３８と立下りエッジ信号４０を生成し、それらは、値δが決定されるＰＬＬ４２の第１部５２に与えられる。値は立ち上り及び、立下りエッジ他の間の時間を測定することにより、適応的に決定される。適切な積分定数で、ノイズによる偏差δを制限でき、一方、同時に、同期中にデータを失うことなく十分に速くδを決定できる。本発明の実施例では、エッジ検出器３６は、エッジ付近のノイズをフィルタリングし、エッジ間の中点を計算する状態マシンを有する。
ＰＬＬ４２の第２部５４は、データエッジ３８，４０とδを受信し、δを基にして、第２部５４は、立ち上りエッジの基準位置と立下りエッジの他の基準位置を計算する。これらの基準位置の計算の結果、有効な立ち上り及び、立下りエッジはそれぞれの計算された基準位置に近いので、ＰＬＬ４２は、各シンボル変化に対して進んだり遅れたししない。
図６は、実質的にジッタの無いＰＬＬのベクトル図を示す。立ち上り基準点（＋δ／２）５６と、立ち下がり基準点（−δ／２）５８は、図の右半面に配置され、再生されたクロック５０は図の左半面に配置され、基準点５６、５８に対称である。
図５を参照すると、ＰＬＬ４２は、エッジが基準位置後に発生したときにのみ進み、エッジが基準位置前に発生したときにのみ遅れる。
図５の回路配置は、ＰＬＬの帯域を減少すること無く、異なったシンボル長によるジッタを非常に低減する。ロック時間は、同期誤り無く高速に維持できる。最後に、ＰＬＬ基準発振器への要求は、厳しく無く、仕様の厳しくない安価な水晶を使用できる。
図７に示す本発明の実施例は、ＮＲＺ信号のエッジを検出するエッジ検出器３６を有する。エッジ検出器３６は、立下りエッジを示す信号を出力３８に、また、立上りエッジを示す信号を出力４０に発生する。出力３８と４０はそれぞれ位相同期ループ６０，６２に接続される。位相同期ループ６０，６２は、それぞれ、出力３８の立ち上りエッジ指示に整列させ、また、出力４０の立ち下りエッジ指示に整列させるために進められる。立ち上りエッジＰＬＬ６０と立下りエッジＰＬＬ６２の位相６４と位相６６は、それぞれ、段階６８へ送られる。段階６８は、ＰＬＬの平均位相を計算し、位相の平均が基準点に関する位相から１８０度の時に、再生されたクロックを示す。
立ち上りエッジが立ち下がりエッジより進むときの動では、ＰＬＬ６０と６２の位相は、図８に示すように、それぞれ、基準点に対してオフセットδ／２と−δ／２を有する。逆に、立ち下りエッジが立ち上りエッジより進むときは、ＰＬＬ６０と６２の位相は、それぞれ、基準点に対してオフセット−δ／２とδ／２を有する。段階６８で、これらの２つの位相の平均を決定することにより、シンボルの中心は、出力５０で誤差無く正確に示される。
位相６４と６６の最小循環平均が基準点に関する位相から１８０度の点は、直接的に計算できる。図９を参照すると、ベクトル４６と４７は、位相値６４と６６を示す。両ＰＬＬ６０と６２は、１８０度がそれぞれのエッジが発生する点を示すように設定され、角度が範囲（−１８０度から１８０度）で表現されるなら、位相の平均がゼロ度であるときには、即ち、ＰＬＬ６０の出力が、ＰＬＬ６２の出力のマイナスに等しく、両カウンタは範囲（−９０度から９０度）内である場合には、再生されたクロック５０が示されるであろう。
本発明の開示を読めば、当業者には、他の改良も明らかである。そのような改良は、選択的呼出しシステム受信機の設計、製造、使用及び、その部品の設計において既に知られている、他の特徴を含み得る。そして、ここで既に説明した特徴の代わりに又は、特徴に加えて使用し得る。
本発明は、復調し検出すべきデータ信号からクロック信号を得ることが必要な通信のような応用で使用できる。

Claims (8)

1. 送信される、理想の時間期間を有するノンリターンゼロ（ＮＲＺ）シンボルを含むデータ信号を受信すると共にベースバンド出力を供給する受信手段と、データ出力を供給するために前記受信手段の出力に結合された復調手段と、前記データ出力により表されるシンボルを再生するために前記復調手段の出力に結合されたシンボル再生手段と、を備える受信機において、
   前記シンボル再生手段は、
   前記データ出力内の前記ＮＲＺシンボルから立ち上がりエッジ表示信号および立ち下がりエッジ表示信号をそれぞれ生成するためのエッジ検出手段と、
   立ち上がりエッジと立ち下がりエッジとの間の時間間隔および立ち下がりエッジと次に続く立ち上がりエッジとの間の時間間隔を決定するための時間差決定手段と、
   決定された前記時間間隔により決定されるような受信されたシンボル期間の発生と理想の時間期間との間の時間差を決定するための第１の位相同期ループ手段と、
   前記時間間隔と前記時間差に基づいて前記立ち上がりエッジの本来位置すべきタイミングを計算すると共に、前記時間差に基づいて前記立ち下がりエッジの本来位置すべきタイミングを計算するための第２の位相同期ループ手段と、
   を備えることを特徴とする受信機。
2. 前記時間差決定手段は、立ち上がりエッジおよび立ち下がりエッジに近接したフィルタ出力ノイズエッジに適用されていることを特徴とする請求項１に記載の受信機。
3. 前記第２の位相同期ループは、立ち上がりエッジおよび立ち下がりエッジのそれぞれが本来位置すべきタイミングの中間のタイミングを計算する手段を有することを特徴とする請求項１または２記載の受信機。
4. 前記エッジ検出手段に結合されたクロック再生手段を備えると共に、
   前記クロック再生手段は、
   前記エッジ検出手段により供給された立ち上がりおよび立ち下がりエッジ表示信号をそれぞれ入力して、それぞれのエッジ表示信号により示された立ち上がりおよび立ち下がりエッジの本来のタイミングにそれぞれ応じてそれぞれを一致させるために立ち上がりおよび立ち下がりタイミングを同相で進ませまたは同相で遅れさせる立ち上がりおよび立ち下がりエッジ位相同期ループ手段と、
   前記立ち上がりおよび立ち下がりエッジ位相同期ループ手段のそれぞれの出力に結合されて、前記立ち上がりおよび立ち下がりエッジ位相同期ループ手段における位相の最小循環平均からクロックの立ち上がりおよび立ち下がりエッジの本来位置すべきタイミングを決定する計算手段と、
   を備えることを特徴とする請求項１に記載の受信機。
5. 前記データ出力内の前記ＮＲＺシンボルから立ち上がりエッジ表示信号および立ち下がりエッジ表示信号をそれぞれ生成するためのエッジ検出手段と、
   立ち上がりエッジと立ち下がりエッジとの間の時間間隔および立ち下がりエッジと次に続く立ち上がりエッジとの間の時間間隔を決定するための時間差決定手段と、
   決定された前記時間間隔により決定される受信シンボル期間の発生と理想時間期間との間の時間差を決定するための第１の位相同期ループ手段と、
   前記時間間隔および前記時間差に基づいて前記立ち上がりエッジの本来位置すべきタイミングを計算すると共に、前記時間差に基づいて前記立ち下がりエッジの本来位置すべき他のタイミングを計算するための第２の位相同期ループ手段と、
   を備えるクロック再生回路。
6. 前記エッジ検出手段に結合されたクロック再生手段を備えると共に、
   前記クロック再生手段は、
   前記エッジ検出手段により供給された立ち上がりおよび立ち下がりエッジ表示信号をそれぞれ受信する入力をそれぞれ有しそれぞれに応じてそれぞれに一致させるために立ち上がりおよび立ち下がりを同相で進みまたは遅れさせる立ち上がりおよび立ち下がりエッジ位相同期ループ手段と、
   前記立ち上がりおよび立ち下がりエッジ位相同期ループ手段のそれぞれの出力に結合されて、前記立ち上がりおよび立ち下がりエッジ位相同期ループ手段における位相の最小循環平均からクロックの立ち上がりおよび立ち下がりエッジの本来位置すべきタイミングを決定する計算手段と、
   を備えることを特徴とする請求項５に記載のクロック再生回路。
7. 送信された、理想の時間期間を有するノンリターンゼロ（ＮＲＺ）シンボルとして送信されたデータ信号内のシンボルを再生する方法であって、送信データを受信し、データ出力を生成するために受信されたデータ信号を復調し、前記データ出力により表された前記シンボルを再生する方法において、
   前記データ出力における前記ＮＲＺシンボルから立ち上がりおよび立ち下がりエッジ検出信号のそれぞれを生成し、
   立ち上がりエッジおよび立ち下がりエッジ間の時間間隔と、立ち下がりエッジおよび次に続く立ち上がりエッジ間の時間間隔と、を決定し、
   決定された前記時間間隔に基づいて前記受信されたシンボル期間の発生と前記理想の時間間隔との間の時間差を決定し、
   前記時間間隔および前記時間差に基づいて前記立ち上がりエッジの本来位置すべきタイミングを計算すると共に、前記時間差に基づいて前記立ち下がりエッジの本来位置すべき他のタイミングを計算する、ことを特徴とするシンボル再生方法。
8. 立ち上がりおよび立ち下がりエッジ表示信号のそれぞれを、立ち上がりおよび立ち下がりエッジ位相同期ループ手段のそれぞれに適用して、クロック基準位置が決定され、
   前記立ち上がりおよび立ち下がりエッジ表示信号の受信に応答した前記立ち上がりおよび立ち下がりエッジ位相同期ループ手段のそれぞれが、それぞれに一致させるために立ち上がりおよび立ち下がりを同相で進みまたは遅れさせ、
   前記立ち上がりおよび立ち下がりエッジ位相同期ループ手段のそれぞれの出力に結合されて、前記立ち上がりおよび立ち下がりエッジ位相同期ループ手段における位相の最小循環平均からクロックの立ち上がりおよび立ち下がりエッジの本来位置すべきタイミングを決定する、ことを特徴とする請求項７に記載のシンボル再生方法。

Images