JP2001522577A - クロック再生回路及び、クロック再生回路を有する受信機 - Google Patents
クロック再生回路及び、クロック再生回路を有する受信機Info
- Publication number
- JP2001522577A JP2001522577A JP54332399A JP54332399A JP2001522577A JP 2001522577 A JP2001522577 A JP 2001522577A JP 54332399 A JP54332399 A JP 54332399A JP 54332399 A JP54332399 A JP 54332399A JP 2001522577 A JP2001522577 A JP 2001522577A
- Authority
- JP
- Japan
- Prior art keywords
- rising
- edge
- falling
- determining
- falling edges
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 title description 16
- 230000000630 rising effect Effects 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims description 7
- 125000004122 cyclic group Chemical group 0.000 claims description 4
- 108010076504 Protein Sorting Signals Proteins 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 239000013598 vector Substances 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.データ信号を受信し、ベースバンド出力を供給する受信手段と、 データ出力を供給する受信手段の出力に接続された復調手段と、 データ出力により表されるシンボルを再生する復調手段の出力に接続されたシ ンボル再生手段とを有する受信機であって、 シンボル再生手段は、 データ出力の立ち上り及び、立下りエッジの発生を決定する手段と、 立ち上りエッジと立下りエッジの発生の間の差を決定する手段と、 クロック基準位置を決定するために、差を利用する手段とを有することを特徴 とする受信機。 2.前記決定する手段は、データ出力の立ち上り及び立下りエッジと、時間差信 号を発生するための公称基準点との間の時間差を決定する手段を有し、 立ち上り及び立下りエッジと時間差信号の入力手段と、立ち上り及び立下りエ ッジのそれぞれの基準位置を計算する手段とを有する位相同期ループ手段が設け られていることを特徴とする請求項1記載の受信機。 3.時間差決定手段は、立ち上り及び立下りエッジに近接したフィルタ出力ノイ ズエッジに適合されていることを特徴とする請求項2記載の受信機。 4.位相同期ループ手段は、立ち上り及び立下りエッジのそれぞれ の基準位置の中間のクロック基準を計算する手段を有することを特徴とする請求 項2或は3記載の受信機。 5.立ち上り及び立下りエッジのそれぞれの位相同期ループ手段が、それぞれの 立ち上り及び立下りエッジの出現を決定するために設けられ、 位相同期ループ手段の位相の最小循環平均から、クロック基準位置を決定する 手段が設けられることを特徴とする請求項1記載の受信機。 6.データ信号の立ち上り及び、立下りエッジの発生を決定する手段と、 立ち上りエッジと立下りエッジの発生の間の差を決定する手段と、 クロック基準位置を決定するために、差を利用する手段とを有するクロック再 生回路。 7.前記決定する手段は、データ信号の立ち上り及び立下りエッジと、時間差信 号を発生するための公称基準位置との間の時間差を決定する手段を有し、 立ち上り及び立下りエッジと時間差信号の入力手段と、立ち上り及び立下りエ ッジのそれぞれの基準位置を計算する手段とを有する位相同期ループ手段か設け られることを特徴とする請求項6記載の回路。 8.立ち上り及び立下りエッジのそれぞれの位相同期ループ手段が、 それぞれの立ち上り及び立下りエッジ位置の出現を決定するために設けられ、 位相同期ループ手段の位相の最小循環平均から、クロック基準位置を決定する 手段が設けられることを特徴とする請求項6記載の回路。 9.データ信号の立ち上り及び、立下りエッジの発生を決定し、 立ち上りエッジと立下りエッジの発生の間の差を決定し、 クロック基準位置を決定するために差を利用することよりなるデータ信号のシ ンボルを再生する方法。 10.位相同期ループ手段は、 データ出力の立ち上り及び立下りエッジと、時間差信号を発生するための公称 基準点との間の時間差を決定し、 時間差と立ち上り及び立下りエッジから、立ち上り及び立下りエッジのそれぞ れの基準位置を計算するために使用されることを特徴とする請求項9記載の方法 。 11.それぞれの立ち上り及び立下りエッジ位置の発生は、それぞれの位相同期 ループ手段により決定され、 クロック基準位置は、位相同期ループ手段の位相の最小循環平均から決定され ることを特徴とする請求項9記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB9804045.4A GB9804045D0 (en) | 1998-02-26 | 1998-02-26 | Receiver |
GB9804045.4 | 1998-02-26 | ||
GBGB9820721.0A GB9820721D0 (en) | 1998-02-26 | 1998-09-24 | Receiver |
GB9820721.0 | 1998-09-24 | ||
PCT/IB1999/000264 WO1999044327A2 (en) | 1998-02-26 | 1999-02-15 | Clock recovery circuit and a receiver having a clock recovery circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001522577A true JP2001522577A (ja) | 2001-11-13 |
JP4070823B2 JP4070823B2 (ja) | 2008-04-02 |
Family
ID=26313184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54332399A Expired - Fee Related JP4070823B2 (ja) | 1998-02-26 | 1999-02-15 | クロック再生回路及び、クロック再生回路を有する受信機 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6587531B1 (ja) |
EP (1) | EP0983659B1 (ja) |
JP (1) | JP4070823B2 (ja) |
CN (1) | CN1227856C (ja) |
TW (1) | TW417372B (ja) |
WO (1) | WO1999044327A2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6711226B1 (en) * | 2000-05-12 | 2004-03-23 | Cypress Semiconductor Corp. | Linearized digital phase-locked loop |
GB2379027B (en) | 2001-08-02 | 2004-12-22 | Daidalos Inc | Pulse peak and/or trough detector |
US7049869B2 (en) * | 2003-09-02 | 2006-05-23 | Gennum Corporation | Adaptive lock position circuit |
US7826581B1 (en) | 2004-10-05 | 2010-11-02 | Cypress Semiconductor Corporation | Linearized digital phase-locked loop method for maintaining end of packet time linearity |
EP1848105B1 (en) * | 2006-04-21 | 2008-08-06 | Alcatel Lucent | Data slicer circuit, demodulation stage, receiving system and method for demodulating shift keying coded signals |
CN108449300B (zh) * | 2018-03-16 | 2020-12-29 | 成都力合微电子有限公司 | 一种ofdm系统帧同步方法 |
US10404447B1 (en) * | 2018-06-26 | 2019-09-03 | Microsemi Semiconductor Ulc | Clock recovery device with state machine controller |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4734900A (en) * | 1986-04-25 | 1988-03-29 | International Business Machines Corporation | Restoring and clocking pulse width modulated data |
US4970609A (en) * | 1988-10-17 | 1990-11-13 | International Business Machines Corporation | Clocking method and apparatus for use with partial response coded binary data |
EP0500263A3 (en) | 1991-02-20 | 1993-06-09 | Research Machines Plc | Method for synchronising a receiver's data clock |
US5134637A (en) * | 1991-03-22 | 1992-07-28 | Motorola, Inc. | Clock recovery enhancement circuit |
US5208833A (en) * | 1991-04-08 | 1993-05-04 | Motorola, Inc. | Multi-level symbol synchronizer |
DE4231175C1 (de) | 1992-09-17 | 1994-01-13 | Siemens Ag | Anordnung zur Taktrückgewinnung |
US5539784A (en) * | 1994-09-30 | 1996-07-23 | At&T Corp. | Refined timing recovery circuit |
US5502711A (en) * | 1995-03-20 | 1996-03-26 | International Business Machines Corporation | Dual digital phase locked loop clock channel for optical recording |
US5943378A (en) * | 1996-08-01 | 1999-08-24 | Motorola, Inc. | Digital signal clock recovery |
JP2993559B2 (ja) * | 1997-03-31 | 1999-12-20 | 日本電気株式会社 | 位相同期回路 |
-
1999
- 1999-02-15 WO PCT/IB1999/000264 patent/WO1999044327A2/en active IP Right Grant
- 1999-02-15 EP EP99901851A patent/EP0983659B1/en not_active Expired - Lifetime
- 1999-02-15 JP JP54332399A patent/JP4070823B2/ja not_active Expired - Fee Related
- 1999-02-15 CN CN99800170.8A patent/CN1227856C/zh not_active Expired - Fee Related
- 1999-02-18 US US09/252,692 patent/US6587531B1/en not_active Expired - Lifetime
- 1999-02-24 TW TW088102730A patent/TW417372B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP4070823B2 (ja) | 2008-04-02 |
EP0983659B1 (en) | 2011-10-05 |
TW417372B (en) | 2001-01-01 |
EP0983659A2 (en) | 2000-03-08 |
US6587531B1 (en) | 2003-07-01 |
CN1227856C (zh) | 2005-11-16 |
CN1256830A (zh) | 2000-06-14 |
WO1999044327A3 (en) | 1999-12-02 |
WO1999044327A2 (en) | 1999-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3116377B2 (ja) | クロック回復回路で用いられる位相調整方法および装置 | |
JPS62222745A (ja) | 復調装置 | |
JP2932861B2 (ja) | 位相同期検出回路 | |
JP3251432B2 (ja) | ディジタル無線通信における周波数とタイムスロット位置を決定する装置及び方法 | |
JPH069359B2 (ja) | 位相変調データ復調装置 | |
JP4070823B2 (ja) | クロック再生回路及び、クロック再生回路を有する受信機 | |
US5793250A (en) | Phase demodulator selectively using a first or a second detector | |
KR100384554B1 (ko) | 무선수신방법및장치 | |
US6366574B1 (en) | Method and device for recovering synchronization on a signal transmitted to a mobile-telephone receiver | |
JPH10164152A (ja) | Fsk受信機用中心誤差検出回路 | |
KR100613755B1 (ko) | 클록 복구 회로, 클록 복구 회로를 갖는 수신기 및 데이터 신호에서 심볼을 복구하는 방법 | |
JP3088359B2 (ja) | π/4シフトDQPSKデジタル復調器 | |
US6959051B2 (en) | Clock regenerator for use in demodulating digital modulated signals | |
JPH06296184A (ja) | クロック再生回路 | |
JP3146715B2 (ja) | データ復調装置 | |
KR100447155B1 (ko) | 디지탈패킷데이터의클럭및타이밍복구장치 | |
JP2001518750A (ja) | パイロットトーンをサーチする方法 | |
JP3317720B2 (ja) | 高速引き込み適応制御形復調器 | |
JPH08288971A (ja) | ディジタル無線受信端末 | |
JP3817166B2 (ja) | シンボルタイミング検出回路及び多値位相変調信号の受信装置 | |
JP2003229923A (ja) | 復調回路 | |
JPH1093648A (ja) | Qpsk復調器 | |
JPH06311189A (ja) | 復調装置 | |
JPH09247220A (ja) | 自動周波数制御回路 | |
JP2000115268A (ja) | If同期検波装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080116 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |