JPH1093648A - Qpsk復調器 - Google Patents

Qpsk復調器

Info

Publication number
JPH1093648A
JPH1093648A JP8245860A JP24586096A JPH1093648A JP H1093648 A JPH1093648 A JP H1093648A JP 8245860 A JP8245860 A JP 8245860A JP 24586096 A JP24586096 A JP 24586096A JP H1093648 A JPH1093648 A JP H1093648A
Authority
JP
Japan
Prior art keywords
qpsk
local oscillator
output
memory
demodulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8245860A
Other languages
English (en)
Inventor
Tomonori Shiomi
智則 塩見
Kazuhiro Ota
和廣 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8245860A priority Critical patent/JPH1093648A/ja
Publication of JPH1093648A publication Critical patent/JPH1093648A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 小規模な回路構成で、QPSK復調部の疑似
同期状態を除去可能とし、受信チャネル変更の際に、早
期に正常同期状態に至らしめる。 【解決手段】 入力された周波数多重QPSK信号は、
ミキサ2で周波数変換され、QPSK復調部4で復調さ
れ、その出力は、ビタビ復号部5へ入力され、誤り訂正
された後、復調出力端子6へ出力される。ここで、比較
器12でビタビ復号部5から出力されるパスメトリック
値の最小値と閾値とを比較して、疑似同期状態と判断し
た場合には局部発振器周波数設定部13を起動し、局部
発振器3を±(ボーレート)/4だけオフセットさせる
よう動作させ、QPSK復調部4の疑似同期状態を正常
同期状態へ至らしめる。また、正常同期状態にある場合
のオフセット値をメモリ14に格納しておき、受信チャ
ネルを変更する際に、メモリ14に格納したオフセット
値を付加する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、デジタル衛星放送
などの受信機に用いられるQPSK復調器に関する。
【0002】
【従来の技術】QPSK復調器は、同期検波方式を用い
るものであれ、遅延検波方式を用いるものであれ、受信
したQPSK信号の搬送波周波数から±(ボーレート)
/4離調した周波数でも復調を行う特性を持ち、この離
調周波数に同期して復調を行っている状態を疑似同期状
態にあるという。これに対し、搬送波周波数に同期して
復調を行っている状態を正常同期状態にあるという。正
常同期状態では正しいデータが復調されるが、疑似同期
状態では正しいデータが復調されない。QPSK復調部
のみではどの同期状態にあるか判別不能のため、デジタ
ル衛星放送受信機などではQPSK復調部の後段で同期
状態を判別し、疑似同期状態を正常同期状態へ移行させ
る形態をとる。この形態として、後段のビタビ復号部で
受信信号の符号誤り率を測定し、符号誤り率が劣悪な場
合はQPSK復調部が疑似同期状態にあると判別するの
が従来一般的に用いられている。ここで、クォルコム社
のビタビ復号LSIであるQ1650を例にとり、従来
のQPSK復調器を説明する。
【0003】図4は従来のQPSK復調器のブロック図
であり、101はQPSK信号入力端子、102はQP
SK信号入力端子101に入力されたQPSK信号を局
部発振器103からの局部発振信号で周波数変換するミ
キサ、104はミキサ102の出力を入力しQPSK復
調を行うQPSK復調部、105はQPSK復調部10
4の出力を入力し誤り訂正を行うビタビ復号部、106
はビタビ復号部105の出力を復調出力として出力する
復調出力端子である。また、107は符号誤り率測定部
であり、ビタビ復号部105の出力を再度畳み込み符号
化する畳み込み符号化器108、ビタビ復号部105と
畳み込み符号化器108の処理遅延分の遅延を行う遅延
回路109、畳み込み符号化器108と遅延回路109
の出力を比較して誤りデータをカウントし誤り率データ
を出力する誤り率カウンタ110、誤り率カウンタ11
0に測定周期を与える測定周期発生器111からなる。
また、112は符号誤り率測定部107からの誤り率デ
ータを予め与えた閾値と比較する比較器、113は比較
器112の出力に応じて局部発振器103の発振周波数
を制御する局部発振器周波数設定部である。
【0004】上記のように構成された従来のQPSK復
調器についてその動作を説明する。ビタビ復号部105
にて誤り訂正された復調信号は畳み込み符号化器108
で再度畳み込み符号化され、誤りの極めて少ないQPS
K復調信号が再生される。この再生信号を基準として、
測定周期発生器111が与える測定周期にてQPSK復
調部104の出力信号を比較し、衛星回線の符号誤り率
を測定する。QPSK復調部104が疑似同期状態にあ
る場合は、符号誤り率測定部107は劣悪な誤り率デー
タを出力することになる。したがって、比較器112に
予め与える閾値を疑似同期状態と正常同期状態の間に設
定しておき、誤り率データが設定した閾値を越えた場合
はQPSK復調部104が疑似同期状態にあると判断し
て、局部発振器周波数設定部113にて局部発振器10
3を±(ボーレート)/4離調させるよう動作する。
【0005】
【発明が解決しようとする課題】しかしながら前記した
従来の構成では、符号誤り率を測定するに際し、畳み込
み符号化器、遅延回路および誤り率カウンタが必要とな
り回路規模が増大するという課題を有している。また、
降雨などにより衛星回線の信号対雑音比が劣化した場合
に、正確な符号誤り率測定が困難になり、疑似同期と正
常同期の判別が困難になるという課題も有していた。
【0006】
【課題を解決するための手段】この課題を解決するため
に本発明は、ビタビ復号部のパスメトリック最小値を用
い、QPSK復調部が正常同期している場合はこのパス
メトリック最小値がある一定値以下に収束することを利
用してQPSK復調部の同期状態を判別するよう構成し
たものである。また、QPSK復調部が正常同期状態に
ある場合の局部発振器の周波数オフセット値をメモリに
格納しておき、受信QPSK信号のチャネルを変更する
際にこのメモリに格納した発振周波数のオフセット値を
局部発振器周波数設定部に設定するよう構成している。
これにより、符号誤り率測定部を不要とし回路規模の削
減を図れるとともに、受信チャネルを変更した際にQP
SK復調部を早期に正常同期に至らしめることが可能に
なる。
【0007】
【発明の実施の形態】本発明の第1の発明は、受信した
QPSK信号を入力するQPSK信号入力端子と、前記
QPSK入力端子に入力されたQPSK信号を局部発振
器からの局部発振信号にて周波数変換するミキサと、前
記ミキサの出力を入力しQPSK復調を行うQPSK復
調部と、前記QPSK復調部の出力を入力し誤り訂正を
行うビタビ復号部と、前記ビタビ復号部から誤り訂正さ
れた出力を復調信号として出力する復調出力端子と、前
記ビタビ復号部からのパスメトリックの最小値を入力し
予め与えた閾値と比較する比較器と、前記比較器の出力
に応じて前記局部発振器の発振周波数を制御する局部発
振器周波数設定部とを具備したものであり、前記パスメ
トリックの最小値が前記閾値を越えた場合に前記局部発
振器の周波数をオフセットさせてQPSK復調部の疑似
同期を除去し正常同期に至らしめるという作用を有す
る。
【0008】本発明の第2の発明は、上記第1の発明の
局部発振器周波数設定部にメモリを接続したものであ
り、前記QPSK復調部が正常同期している場合の前記
局部発振器の発振周波数のオフセット値を予め前記メモ
リに格納しておき、受信QPSK信号のチャネルを変更
する際に前記メモリに格納した発振周波数のオフセット
値を前記局部発振器周波数設定部に設定することによ
り、QPSK復調部の疑似同期を除去するとともに早期
に正常同期に至らしめるという作用を有する。
【0009】本発明の第3の発明は、上記第1の発明の
ミキサの出力を入力とし準同期検波用局部発振器からの
局部発振信号にて準同期検波を行う準同期検波部を具備
し、前記準同期検波部の出力をQPSK復調部に入力し
てQPSK復調を行うとともに、前記局部発振器周波数
設定部にメモリを接続したものであり、前記QPSK復
調部が正常同期している場合の前記局部発振器と前記準
同期検波用局部発振器の発振周波数のオフセット値を予
め前記メモリに格納しておき、受信QPSK信号のチャ
ネルを変更する際に前記メモリに格納した発振周波数の
オフセット値を前記局部発振器周波数設定部に設定する
ことにより、QPSK復調部の疑似同期を除去するとと
もに早期に正常同期に至らしめるという作用を有する。
【0010】以下、本発明の実施の形態について、図面
を用いて説明する。 (実施の形態1)図1は本発明の実施の形態1によるQ
PSK復調器の構成を示すブロック図である。図1にお
いて、1はQPSK信号入力端子、2はQPSK信号入
力端子1に入力されたQPSK信号を局部発振器3から
の局部発振信号で周波数変換するミキサ、4はミキサ2
の出力を入力しQPSK復調を行うQPSK復調部、5
はQPSK復調部4の出力を入力し誤り訂正を行うビタ
ビ復号部、6はビタビ復号部5の出力を復調出力として
出力する復調出力端子である。また、12はビタビ復号
部5からパスメトリックの最小値を入力し予め与えた閾
値と比較する比較器、13は比較器12の出力に応じて
局部発振器3の発振周波数を制御する局部発振器周波数
設定部である。
【0011】上記のように構成されたQPSK復調器の
動作について、以下説明する。QPSK信号入力端子1
に入力された衛星からの周波数多重QPSK信号は、ミ
キサ2で周波数変換され、QPSK復調部4で復調され
る。受信QPSK信号の選択は、ミキサ2で周波数変換
された後、QPSK復調部4に設けた図示しない帯域通
過フィルタにてなされる。QPSK復調部4の出力は、
ビタビ復号部5へ入力される。
【0012】ビタビ復号部5では、公知の手法により、
入力信号のブランチメトリック値を算出し、これを累積
加算することによりパスメトリック値を求め、パスメト
リック値が最小となる情報系列を誤り訂正された復調信
号として復調出力端子6へ出力する。このとき、累積加
算することによりパスメトリック値が増大し、パスメト
リック値を格納するパスメトリック値メモリがオーバフ
ローするのを防ぐため、一定の周期でパスメトリック値
を減算する正規化を行う。これにより、正常に畳み込み
符号化された信号が入力された場合は、パスメトリック
値の最小値は0近傍の一定値以下に収束する。しかし、
不規則な信号が入力された場合にはパスメトリック値が
急速に増大して正規化が不能となり、パスメトリック値
メモリがオーバフローする。すなわち、QPSK復調部
4が正常同期状態にある場合はビタビ復号部5のパスメ
トリック値の最小値が0近傍の一定値以下に収束し、Q
PSK復調部4が疑似同期状態にある場合はパスメトリ
ック値が急速に増大する。
【0013】したがって、比較器12に予め与える閾値
を、QPSK復調部4が正常同期状態にある場合のパス
メトリック値の最小値より大きい値に設定しておき、比
較器12ではビタビ復号部5から出力されるパスメトリ
ック値の最小値が与えた閾値を越えた場合にQPSK復
調部4が疑似同期状態にあると判断する。比較器12が
疑似同期状態を判断した場合には局部発振器周波数設定
部13を起動し、これより局部発振器周波数設定部13
はPLLで構成される局部発振器3を±(ボーレート)
/4だけオフセットさせるよう動作させ、QPSK復調
部4の疑似同期状態を正常同期状態へ至らしめる。
【0014】(実施の形態2)図2は本発明の実施の形
態2によるQPSK復調器の構成を示すブロック図であ
る。図2は実施の形態1に記載した局部発振器周波数設
定部13にメモリ14を接続したものであり、QPSK
信号入力端子1、ミキサ2、局部発振器3、QPSK復
調部4、ビタビ復号部5、復調出力端子6、比較器12
の動作は実施の形態1と同一であるため、動作の説明は
省略する。
【0015】本実施の形態では、QPSK復調部4が正
常同期状態にある場合に、局部発振器周波数設定部13
が局部発振器3に与えた発振周波数のオフセット値をメ
モリ14に格納しておく。これは、すなわち、QPSK
信号入力端子1に接続する図示しない周波数変換装置の
周波数ずれをメモリ14に格納しておくことに相当す
る。
【0016】次に、受信QPSK信号のチャネルを変更
する際に、局部発振器周波数設定部13にて局部発振器
3の発振周波数を変更する受信チャネルに設定するとと
もに、メモリ14に格納したオフセット値を付加する。
これより、QPSK信号入力端子1に接続する図示しな
い周波数変換装置の周波数ずれを受信QPSK信号のチ
ャネル変更時に同時に吸収することが可能になり、QP
SK復調部4が疑似同期状態に陥り、再度正常動作状態
に復帰させるという行程が不要となり、早期に正常同期
を得ることが可能となる。
【0017】(実施の形態3)図3は本発明の実施の形
態3によるQPSK復調器の構成を示すブロック図であ
る。図3は実施の形態1に記載したミキサ2の出力を入
力とし準同期検波用局部発振器15からの局部発振信号
にて準同期検波を行う準同期検波部14を具備し、準同
期検波部14の等価低域信号出力をQPSK復調部4に
入力してQPSK復調を行うよう構成したものである。
準同期検波用局部発振器15は例えば電圧制御発振器で
構成され、局部発振器周波数設定部13が与えた電圧に
よってその発振周波数が変化する。QPSK信号入力端
子1、ミキサ2、局部発振器3、ビタビ復号部5、復調
出力端子6、比較器12の動作は実施の形態1と同一で
あるため、動作の説明は省略する。
【0018】本実施の形態では、比較器12によりQP
SK復調部4の疑似同期状態が検出された場合、まず局
部発振器周波数設定部13が準同期検波用局部発振器1
5の発振周波数を±(ボーレート)/4の範囲内で変化
させ、QPSK復調部4の疑似同期状態を正常同期状態
に移行させるよう動作する。これによりQPSK復調部
4が正常同期状態に移行できない場合は、局部発振器周
波数設定部13により局部発振器3の発振周波数を±
(ボーレート)/4だけオフセットさせ、再度準同期検
波用局部発振器15を変化させることにより、復調部4
の疑似同期状態を正常同期状態に移行させるよう動作す
る。これにより、QPSK復調部4が正常動作状態に至
った場合、局部発振器周波数設定部13が局部発振器
3、および準同期検波用局部発振器15に与えた発振周
波数のオフセット値をメモリ14に格納しておく。これ
は、すなわち、QPSK信号入力端子1に接続する図示
しない周波数変換装置の周波数ずれをメモリ14に格納
しておくことに相当する。
【0019】次に、受信QPSK信号のチャネルを変更
する際に、局部発振器周波数設定部13にて局部発振器
3の発振周波数を変更する受信チャネルに設定するとと
もに、メモリ14に格納したオフセット値を局部発振器
3、および準同期検波用局部発振器15にそれぞれ付加
する。これより、QPSK信号入力端子1に接続する図
示しない周波数変換装置の周波数ずれを受信QPSK信
号のチャネル変更時に同時に吸収することが可能にな
り、QPSK復調部4が疑似同期状態に陥り、再度正常
動作状態に復帰させるという行程が不要となり、早期に
正常同期を得ることが可能となる。
【0020】なお、本発明の実施の形態では、準同期検
波用局部発振器15を電圧制御発振器としたが、PLL
で構成してもなんら差し支えない。また、準同期検波用
局部発振器15の発振周波数の変化幅を±(ボーレー
ト)/4の範囲内としたが、この範囲を超えて変化させ
ても差し支えない。
【0021】
【発明の効果】以上のように本発明によれば、符号誤り
率測定部を不要とし回路規模の削減を図れるとともに、
受信チャネルを変更した際にQPSK復調部を早期に正
常同期に至らしめることが可能になるという効果が得ら
れる。
【図面の簡単な説明】
【図1】本発明の実施の形態1によるQPSK復調器の
構成を示すブロック図
【図2】本発明の実施の形態2によるQPSK復調器の
構成を示すブロック図
【図3】本発明の実施の形態3によるQPSK復調器の
構成を示すブロック図
【図4】従来のQPSK復調器の構成を示すブロック図
【符号の説明】
1 QPSK信号入力端子 2 ミキサ 3 局部発振器 4 QPSK復調部 5 ビタビ復号部 6 復調出力端子 12 比較器 13 局部発振器周波数設定部 14 メモリ 15 準同期検波用局部発振器

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 受信したQPSK信号を入力するQPS
    K信号入力端子と、前記QPSK入力端子に入力された
    QPSK信号を局部発振器からの局部発振信号にて周波
    数変換するミキサと、前記ミキサの出力を入力しQPS
    K復調を行うQPSK復調部と、前記QPSK復調部の
    出力を入力し誤り訂正を行うビタビ復号部と、前記ビタ
    ビ復号部から誤り訂正された出力を復調信号として出力
    する復調出力端子と、前記ビタビ復号部からのパスメト
    リックの最小値を入力し予め与えた閾値と比較する比較
    器と、前記比較器の出力に応じて前記局部発振器の発振
    周波数を制御する局部発振器周波数設定部とを具備し、
    前記パスメトリックの最小値が前記閾値を越えた場合に
    前記局部発振器の周波数をオフセットさせることにより
    QPSK復調部の疑似同期を除去し正常同期に至らしめ
    ることを特徴とするQPSK復調器。
  2. 【請求項2】 局部発振器周波数設定部にメモリを接続
    し、QPSK復調部が正常同期している場合の局部発振
    器の発振周波数のオフセット値を予め前記メモリに格納
    しておき、受信QPSK信号のチャネルを変更する際に
    前記メモリに格納した発振周波数のオフセット値を前記
    局部発振器周波数設定部に設定することにより、QPS
    K復調部の疑似同期を除去するとともに早期に正常同期
    に至らしめることを特徴とする請求項1記載のQPSK
    復調器。
  3. 【請求項3】 ミキサの出力を入力とし準同期検波用局
    部発振器からの局部発振信号にて準同期検波を行う準同
    期検波部を具備し、前記準同期検波部の出力をQPSK
    復調器に入力してQPSK復調を行うとともに、局部発
    振器周波数設定部にメモリを接続し、前記QPSK復調
    器が正常同期している場合の局部発振器と前記準同期検
    波用局部発振器の発振周波数のオフセット値を予め前記
    メモリに格納しておき、受信QPSK信号のチャネルを
    変更する際に前記メモリに格納した発振周波数のオフセ
    ット値を前記局部発振器周波数設定部に設定することに
    より、QPSK復調部の疑似同期を除去するとともに早
    期に正常同期に至らしめることを特徴とする請求項1記
    載のQPSK復調器。
JP8245860A 1996-09-18 1996-09-18 Qpsk復調器 Pending JPH1093648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8245860A JPH1093648A (ja) 1996-09-18 1996-09-18 Qpsk復調器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8245860A JPH1093648A (ja) 1996-09-18 1996-09-18 Qpsk復調器

Publications (1)

Publication Number Publication Date
JPH1093648A true JPH1093648A (ja) 1998-04-10

Family

ID=17139911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8245860A Pending JPH1093648A (ja) 1996-09-18 1996-09-18 Qpsk復調器

Country Status (1)

Country Link
JP (1) JPH1093648A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785863B1 (ko) * 2001-06-30 2007-12-13 매그나칩 반도체 유한회사 Qpsk 디모듈레이터와 비터비 디코더를 인터페이스하는인터페이스장치 및 방법
JP2011176666A (ja) * 2010-02-25 2011-09-08 Nec Corp 同期検出装置、方法及びプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785863B1 (ko) * 2001-06-30 2007-12-13 매그나칩 반도체 유한회사 Qpsk 디모듈레이터와 비터비 디코더를 인터페이스하는인터페이스장치 및 방법
JP2011176666A (ja) * 2010-02-25 2011-09-08 Nec Corp 同期検出装置、方法及びプログラム

Similar Documents

Publication Publication Date Title
US5455536A (en) Demodulator circuit and demodulating method employing bit error rate monitor
US7027544B2 (en) Data clocked recovery circuit
WO1999014914A1 (fr) Circuit de reglage automatique de frequence (raf), circuit reproducteur de porteuses, et recepteur
JPS62222745A (ja) 復調装置
KR900008437B1 (ko) 전송데이터 복조회로
KR100582960B1 (ko) 적어도 하나의 데이터 패킷을 포함하는 데이터스트림으로부터의 데이터 추출을 제어하는 방법 및 장치
US5793250A (en) Phase demodulator selectively using a first or a second detector
KR100384554B1 (ko) 무선수신방법및장치
JP3148043B2 (ja) 復調装置
JPH1093648A (ja) Qpsk復調器
JPH09214294A (ja) 自動周波数制御回路
JP4070823B2 (ja) クロック再生回路及び、クロック再生回路を有する受信機
US6256359B1 (en) RDS signal detection device
US6204725B1 (en) Circuit for demodulating digital signal undergoing different modulation schemes
JPH08186473A (ja) 復調器制御方式
JP2000174744A (ja) フレーム同期回路
EP1199809B1 (en) Encoding rate detection method and encoding rate detection device
JPH06326740A (ja) 移動無線機
KR19990004172A (ko) 디지탈 오디오 수신기의 타이밍 동기장치
JP3856586B2 (ja) 同期判定装置
JPH11154987A (ja) 復調装置
JPH10247954A (ja) クロック抽出回路
JPH06237273A (ja) 位相復調装置
JPH0964726A (ja) ビット同期装置
JPH10145441A (ja) Fm多重受信装置