JP2011176666A - 同期検出装置、方法及びプログラム - Google Patents

Abstract

【課題】復号器が同期又は非同期の状態にあることを、Ｃ／Ｎの高低に関わらず一定のしきい値で判定可能な、同期検出装置等を提供する。
【解決手段】同期検出装置１０は、受信信号ａをタイミングｔ１で区切って受信信号ｂ１として出力する入力タイミング制御器１１と、受信信号ａをタイミングｔ１と異なるタイミングｔ２で区切って受信信号ｂ２として出力する入力タイミング制御器１２と、受信信号ｂ１を復号するとともにその結果から得られたメトリックｄ１を出力するヴィタビ復号器１３と、受信信号ｂ２を復号するとともにその結果から得られたメトリックｄ２を出力するヴィタビ復号器１４と、メトリックｄ１とメトリックｄ２との差分ｅを算出し、差分ｅとしきい値ｔｈとを比較することにより同期しているか否かを判定する判定器１５と、を備えている。
【選択図】図１

Description

本発明は、ヴィタビ復号などに用いられる同期検出装置等に関する。「ヴィタビ復号」とは、誤り訂正符号の一種である畳込み符号の、一般的な復号方法である。

ｋ／ｎ畳込み符号では、ｋビットの情報ブロックが符号化され、符号系列中のｎビットの符号ブロックとなる。各符号ブロックは、過去に渡る複数の情報ブロックから定まる。ヴィタビ復号を行う場合、データは符号ブロックごとにヴィタビ復号器に入力される必要がある。この入力データの区切りと符号ブロックとが、一致している状態を「同期」と呼び、一致していない状態を「非同期」と呼ぶ。受信データに同期用データが含まれる場合等を除き、受信データから正しい区切りを知ることは困難である。そのため、復号結果から同期／非同期を判定し、その判定結果に基づいて入力タイミングを制御することが一般的である。具体的には、ブロック長がｎビットの符号の場合、あるタイミングで入力したデータをヴィタビ復号し、同期しなければ入力タイミングを１ビットずらす、という処理の繰り返しが最大ｎ回必要となる。

また、ＰＳＫ（Phase Shift Keying）やＱＡＭ（Quadrature Amplitude Modulation）など、復調器単体では搬送波位相を確定できない変調方式では、ヴィタビ復号の同期判定が位相確定の有効な手段の一つとなっている。具体的には、ｍ個の位相状態を有するｍＰＳＫ変調方式の場合、ある搬送波位相で復調したデータをヴィタビ復号し、同期しなければ位相を２π／ｍずらす、という処理の繰り返しが最大ｍ回必要となる。例えば、特許文献１などに、本発明に関連する技術が開示されている。

いずれの場合でも、ヴィタビ復号において同期／非同期を判定する手段が必要であるが、多くの場合メトリックと呼ばれる数値を指標とし、これをしきい値と比較することにより同期判定を実現している。メトリックにはヴィタビ復号の過程で計算されるパスメトリックや、復号データを畳み込み符号化したデータ（再符号化データ）と受信データとのハミング距離などが使用される。同期判定に関する情報については、非特許文献１に詳しく開示されている。

図１０は、特許文献１に開示されたＱＰＳＫ（Quadrature Phase Shift Keying）復調装置を示すブロック図である。以下、図１０に基づき説明する。

ＱＰＳＫ復調装置１００は、ＱＰＳＫ信号入力端子１０１、ＱＰＳＫ信号入力端子１０１に入力されたＱＰＳＫ信号を局部発振器１０３からの局部発振信号で周波数変換するミキサ１０２、ミキサ１０２の出力を入力しＱＰＳＫ復調を行うＱＰＳＫ復調部１０４、ＱＰＳＫ復調部１０４の出力を入力し誤り訂正を行うヴィタビ復号部１０５、ヴィタビ復号部１０５の出力を復調出力として出力する復調出力端子１０６等を備えている。また、ＱＰＳＫ復調装置１００は、ヴィタビ復号部１０５からパスメトリックの最小値を入力し予め与えたしきい値と比較する比較器１１２、比較器１１２の出力に応じて局部発振器１０３の発振周波数を制御する局部発振器周波数設定部１１３等を備えている。

上記のように構成されたＱＰＳＫ復調装置１００の動作について、以下説明する。ＱＰＳＫ信号入力端子１０１に入力された衛星からの周波数多重ＱＰＳＫ信号は、ミキサ１０２で周波数変換され、ＱＰＳＫ復調部１０４で復調される。受信ＱＰＳＫ信号の選択は、ミキサ１０２で周波数変換された後、ＱＰＳＫ復調部１０４に設けた図示しない帯域通過フィルタにてなされる。ＱＰＳＫ復調部１０４の出力は、ヴィタビ復号部１０５へ入力される。

ヴィタビ復号部１０５では、公知の手法により、入力信号のブランチメトリック値を算出し、これを累積加算することによりパスメトリック値を求め、パスメトリック値が最小となる情報系列を誤り訂正された復調信号として復調出力端子１０６へ出力する。このとき、累積加算することによりパスメトリック値が増大し、パスメトリック値を格納するパスメトリック値メモリがオーバフローするのを防ぐため、一定の周期でパスメトリック値を減算する正規化を行う。これにより、正常に畳込み符号化された信号が入力された場合は、パスメトリック値の最小値は０近傍の一定値以下に収束する。しかし、不規則な信号が入力された場合にはパスメトリック値が急速に増大して正規化が不能となり、パスメトリック値メモリがオーバフローする。すなわち、ＱＰＳＫ復調部１０４が同期状態にある場合はヴィタビ復号部１０５のパスメトリック値の最小値が０近傍の一定値以下に収束し、ＱＰＳＫ復調部１０４が非同期状態にある場合はパスメトリック値が急速に増大する。

したがって、比較器１１２に予め与えるしきい値を、ＱＰＳＫ復調部１０４が同期状態にある場合のパスメトリック値の最小値より大きい値に設定しておき、比較器１１２ではヴィタビ復号部１０５から出力されるパスメトリック値の最小値がしきい値を越えた場合にＱＰＳＫ復調部１０４が非同期状態にあると判断する。比較器１１２が非同期状態を判断した場合には局部発振器周波数設定部１１３を起動し、これより局部発振器周波数設定部１１３はＰＬＬで構成される局部発振器１０３を±（ボーレート）／４だけオフセットさせるよう動作させ、ＱＰＳＫ復調部１０４の非同期状態を同期状態へ至らせる。

特開平１０−９３６４８号公報

安田 他、"ヴィタビ復号における符号同期方式"、信学論(B)、Ｊ66-Ｂ、No.5、pp.623-630、1983

図１１は、Ｃ／Ｎ（carrier to noise ratio：搬送波対雑音電力比）と同期時及び非同期時の各メトリックとの関係の一例を示すグラフである。以下、図１１に基づき説明する。

図１１において、横軸が受信信号のＣ／Ｎであり、縦軸がその受信信号の復号結果から得られたメトリックである。メトリックは、ここでは再符号化データと受信データとのハミング距離であるが、これ以外の指標を使用することも可能である。▲は同期時におけるメトリックを示し、■は非同期時におけるメトリックを示している。同期時におけるメトリックは、Ｃ／Ｎがｘ０近傍では高い値を示し、Ｃ／Ｎが増加するにつれて低下し、Ｃ／Ｎがｘ１１近傍でほぼ０となる。これに対し、非同期時におけるメトリックは、Ｃ／Ｎがｘ０近傍では同期時におけるメトリックとほぼ同じ値を示し、Ｃ／Ｎが増加するにつれて徐々に低下するものの、その傾きは同期時におけるメトリックに比べてなだらかである。

図１２は、図１１に、低Ｃ／Ｎ領域に設定したメトリックのしきい値と、高Ｃ／Ｎ領域に設定したメトリックのしきい値とを、書き加えたグラフである。以下、図１２に基づき説明する。

図１２から明らかなように、同期時と比較して非同期時のメトリックは高い値となる。そのため、予めメトリックのしきい値を設定して、復号結果から得られたメトリックがしきい値よりも高ければ非同期と判定し、復号結果から得られたメトリックがしきい値よりも低ければ同期と判定することが可能である（例えば図１０の比較器１１２参照）。しかしながら、同期時及び非同期時の各メトリックの分布特性から、低Ｃ／Ｎ領域にしきい値を設定すると、高Ｃ／Ｎ領域では正しく同期を判定できず、逆に高Ｃ／Ｎ領域にしきい値を設定すると、低Ｃ／Ｎ領域では正しく同期を判定できない、という問題があった。

具体例を述べれば、図１２に示すように、低Ｃ／Ｎ領域においてメトリックのしきい値をｔｈ１１に設定すると、Ｃ／Ｎがｘ１２以上では非同期を同期と誤って判定してしまう。一方、高Ｃ／Ｎ領域においてメトリックのしきい値をｔｈ１２に設定すると、Ｃ／Ｎがｘ１３以下では同期を非同期と誤って判定してしまう。

そこで、本発明の目的は、復号器が同期又は非同期の状態にあることを、Ｃ／Ｎの高低に関わらず一定のしきい値で判定可能な、同期検出装置等を提供することにある。

本発明に係る同期検出装置は、
畳込み符号からなる受信信号を第一のタイミングで区切って第一の受信信号として出力する第一の入力タイミング制御器と、
前記受信信号を前記第一のタイミングと異なる第二のタイミングで区切って第二の受信信号として出力する第二の入力タイミング制御器と、
前記第一の受信信号を復号するとともにその結果から得られた第一のメトリックを出力する第一の復号器と、
前記第二の受信信号を復号するとともにその結果から得られた第二のメトリックを出力する第二の復号器と、
前記第一のメトリックと前記第二のメトリックとの差分を算出し、この差分としきい値とを比較することにより同期しているか否かを判定する判定器と、
を備えたものである。

本発明に係る同期検出方法は、
畳込み符号からなる受信信号を第一のタイミングで区切って第一の受信信号とするとともに、前記受信信号を前記第一のタイミングと異なる第二のタイミングで区切って第二の受信信号とし、
前記第一の受信信号を復号することによって第一のメトリックを得るとともに、前記第二の受信信号を復号することによって第二のメトリックを得、
前記第一のメトリックと前記第二のメトリックとの差分を算出し、
この差分としきい値とを比較することにより同期しているか否かを判定するものである。

本発明に係る同期検出プログラムは、
畳込み符号からなる受信信号を第一のタイミングで区切って第一の受信信号として出力する第一の入力タイミング制御手段、
前記受信信号を前記第一のタイミングと異なる第二のタイミングで区切って第二の受信信号として出力する第二の入力タイミング制御手段、
前記第一の受信信号を復号するとともにその結果から得られた第一のメトリックを出力する第一の復号手段、
前記第二の受信信号を復号するとともにその結果から得られた第二のメトリックを出力する第二の復号手段、
前記第一のメトリックと前記第二のメトリックとの差分を算出し、この差分としきい値とを比較することにより同期しているか否かを判定する判定手段、
としてコンピュータを機能させるためのものである。

本発明によれば、同じ受信信号を異なるタイミングを用いて復号し、それらの結果から得られたメトリックの差分としきい値とを比較するようにしたので、Ｃ／Ｎの高低に関わらず一定のしきい値で、復号の同期又は非同期を判定できる。

本発明に係る同期検出装置の実施形態１を示すブロック図である。 Ｃ／Ｎと同期時及び非同期時のメトリックの差分との関係の一例を示すグラフである。 図２に、メトリックの差分のしきい値を書き加えたグラフである。 図１の同期検出装置における判定器等の動作の一例を示すフローチャートである。 本発明に係る同期検出装置の実施形態２を示すブロック図である。 図５の同期検出装置における判定器等の動作（タイミング制御）の一例を示すフローチャートである。 図５の同期検出装置における判定器等の動作（位相制御）の一例を示すフローチャートである。 本発明に係る同期検出装置の実施形態３を示すブロック図である。 図８の同期検出装置における判定器等の動作の一例を示すフローチャートである。 特許文献１に開示されたＱＰＳＫ復調装置を示すブロック図である。 Ｃ／Ｎと同期時及び非同期時の各メトリックとの関係の一例を示すグラフである。 図１１に、低Ｃ／Ｎ領域に設定したメトリックのしきい値と、高Ｃ／Ｎ領域に設定したメトリックのしきい値とを、書き加えたグラフである。

図１は、本発明に係る同期検出装置の実施形態１を示すブロック図である。図２は、Ｃ／Ｎと同期時及び非同期時のメトリックの差分との関係の一例を示すグラフである。図３は、図２に、メトリックの差分のしきい値を書き加えたグラフである。図４は、図１の同期検出装置における判定器等の動作の一例を示すフローチャートである。以下、図１乃至図４に基づき説明する。

図１に示すように、本実施形態１では、受信信号ｂ１を復号する際にヴィタビ復号を用いる第一のヴィタビ復号器１３を「第一の復号器」として使用し、受信信号ｂ２を復号する際にヴィタビ復号を用いる第二のヴィタビ復号器１４を「第二の復号器」として使用している。本実施形態の同期検出装置１０は、畳込み符号からなる受信信号ａを第一のタイミングｔ１で区切って第一の受信信号ｂ１として出力する第一の入力タイミング制御器１１と、受信信号ａを第一のタイミングｔ１と異なる第二のタイミングｔ２で区切って第二の受信信号ｂ２として出力する第二の入力タイミング制御器１２と、第一の受信信号ｂ１を復号するとともにその結果から得られた第一のメトリックｄ１を出力する第一のヴィタビ復号器１３と、第二の受信信号ｂ２を復号するとともにその結果から得られた第二のメトリックｄ２を出力する第二のヴィタビ復号器１４と、第一のメトリックｄ１と第二のメトリックｄ２との差分ｅを算出し、差分ｅとしきい値ｔｈとを比較することにより同期しているか否かを判定する判定器１５と、を備えている。

また、同期検出装置１０は、切替器１６を更に備えている。切替器１６は、判定器１５によって同期していると判定された場合に、ヴィタビ復号器１３，１４のうち同期している方の復号結果ｈ、すなわち復号結果ｃ１，ｃ２のいずれかを出力する。ヴィタビ復号器１３，１４は、それぞれ復号前の受信信号ｂ１，ｂ２を入力し、復号結果ｃ１，ｃ２を出力する、一般的なものである。

図２において、横軸が受信信号ａのＣ／Ｎであり、縦軸が受信信号ａの復号結果から得られたメトリックｄ１，ｄ２の差分ｅである。差分ｅは、例えばｅ＝｜ｄ１−ｄ２｜で与えられる。つまり、本実施形態１では、差分ｅは（ｄ１−ｄ２）の絶対値である、と定義する（他の実施形態でも同様。）本実施形態１では、同じ受信信号ａを異なるタイミングｔ１，ｔ２を用いて復号するため、二つのヴィタビ復号器１３，１４はいずれか一方のみが同期となるか、両方とも非同期になる。ここで、前者の状態を（同期、非同期）、後者の状態を（非同期、非同期）とする。▲は（同期、非同期）状態のメトリックの差分を示し、■は（非同期、非同期）のメトリックの差分を示している。（同期、非同期）の差分の値がＣ／Ｎによって変動するのに対し、（非同期、非同期）の差分の値はＣ／Ｎにかかわらず０近傍のほぼ一定となる。

本実施形態１によれば、同じ受信信号ａを異なるタイミングｔ１，ｔ２を用いて復号し、それらの結果から得られたメトリックｄ１，ｄ２の差分ｅとしきい値ｔｈとを比較するようにしたので、Ｃ／Ｎの高低に関わらず一定のしきい値ｔｈで、復号の同期又は非同期を判定できる。

その理由について説明する。同期時におけるメトリック及び非同期時におけるメトリックは、程度の差はあるもののＣ／Ｎの増加につれて両者とも同様に減少する、という特性を有する（図１１参照）。このとき、メトリックに一定のしきい値を設定すると、そのしきい値は必ずどこかのＣ／Ｎ値でそれぞれのメトリックに交わってしまう（図１２参照）。そのため、これらの二つの交点で挟まれたＣ／Ｎの範囲内でしか、そのしきい値を利用できないことになる。

これに対して、メトリックの差分を用いた場合、（非同期、非同期）における差分の値がＣ／Ｎにかかわらずほぼ一定であるので、一定のしきい値を設定してもしきい値と差分の曲線との交点は一点となる。そのため、メトリックそのものを使用する場合に比べて、より広いＣ／Ｎの範囲で一定のしきい値を利用できることになる。

具体例を述べれば、図３に示すように、メトリックの差分のしきい値をｔｈ１に設定すると、Ｃ／Ｎが（ｘ３−ｘ２）以上という広い範囲で、非同期又は同期を正しく判定できる。

同期検出装置１０は、以上のように同期を検出する機能だけを有するものとしてもよいが、次のように同期を得る機能を付加してもよい。判定器１５及び入力タイミング制御器１１，１２が、更に次の機能を有している。判定器１５は、差分ｅがしきい値ｔｈよりも小さいときに、ヴィタビ復号器１３，１４による復号が同期していないと判定し、タイミングｔ１，ｔ２を変更するタイミング切替信号ｆを、入力タイミング制御器１１，１２へ出力する、という機能を有する。入力タイミング制御器１１，１２は、タイミング切替信号ｆに従ってそれぞれタイミングｔ１，ｔ２を変更し、変更されたタイミングｔ１，ｔ２でそれぞれ受信信号ａを区切って受信信号ｂ１，ｂ２として出力する、という機能を有する。

この場合は、判定器１５がヴィタビ復号器１３，１４による復号をどちらも非同期と判定すると、入力タイミング制御器１１，１２が新たなタイミングｔ１，ｔ２でそれぞれ受信信号ａを区切って受信信号ｂ１，ｂ２として出力するので、この動作を繰り返すことによってヴィタビ復号器１３，１４のどちらか一方から正常に復号された復号結果ｈ（すなわち復号結果ｃ１，ｃ２のどちらか一方）が得られる。

前述したように、本実施形態１では、非同期時にメトリックが高く（大きく）なり、同期時にメトリックが低く（小さく）なる。したがって、判定器１５は、ヴィタビ復号器１３，１４のどちらか一方が同期していると判定したとき、メトリックの低い（小さい）方が同期していると判定できる。このとき、判定器１５は、ヴィタビ復号器１３，１４のうちメトリックの低い（小さい）方の復号結果を出力するように、切替器１５へ出力切替信号ｇを出力する。出力切替信号ｇは、ヴィタビ復号器１３の復号結果ｃ１を選択する、ヴィタビ復号器１４の復号結果ｃ２を選択する、及び、どちらも選択しない、のいずれか一つを示す情報である。切替器１５は、例えば三点切替可能なスイッチとしての機能を有し、復号結果ｃ１を復号結果ｈとして出力する、復号結果ｃ２を復号結果ｈとして出力する、及び、何も出力しない、という三通りの動作が可能である。

なお、メトリックの種類によっては、非同期時にメトリックが低く（小さく）なり、同期時にメトリックが高く（大きく）なるものもある。この場合の判定器の動作は、本実施形態１とは逆になる。

次に、判定器１５及び入力タイミング制御器１１，１２の動作について、図４に基づき説明する。畳込み符号からなる受信信号ａはＮビットからなるものとする。まず、判定器１５は、ｎ＝０とし（ステップ１２１）、ｎを示すタイミング切替信号ｆを入力タイミング制御器１１，１２へ出力する（ステップ１２２）。すると、入力タイミング制御器１１が２ｎ＝０（ビット目）で表せるタイミングｔ１で受信信号ａを区切り、入力タイミング制御器１２が２ｎ＋１＝１（ビット目）で表せるタイミングｔ２で受信信号ａを区切る（ステップ１２３）。続いて、判定器１５は、ヴィタビ復号器１１，１４からメトリックｄ１，ｄ２を入力し（ステップ１２４）、これらの差分ｅとしきい値ｔｈとを比較し（ステップ１２５）、ｅ＞ｔｈであれば出力切替信号ｇを切替器１６へ出力し終了する（ステップ１２８）。一方、ステップ１２５でｅ≦ｔｈであれば、判定器１５は、ｎに１を加え（ステップ１２６）、かつｎ＜Ｎであればステップ１２２へ戻る（ステップ１２７）。ステップ１２７でｎ＝Ｎであれば、判定器１５はステップ１２１へ戻る。このようなタイミング制御は、符号ブロックの区切りを１ビットずらす処理である。

また、本実施形態１では、二つの入出力タイミング制御器１１，１２を用いて、それぞれ別々のタイミングｔ１，ｔ２で受信信号ａを同時に区切っているので、一つの入力タイミング制御器のみを用いた場合に比べて、同期を得るまでの処理時間を半分程度に短縮できる。

同期検出装置１０は、各構成要素をＩＣなどのハードウェアで実現することもできるし、後述するようにソフトウェア（コンピュータプログラム）で実現することもできる。

次に、実施形態１の同期検出プログラムについて説明する。同期検出装置１０の各ブロックの機能は、コンピュータ内にプログラムによって実現することができる。すなわち、本実施形態の同期検出プログラムは、畳込み符号からなる受信信号ａを第一のタイミングｔ１で区切って第一の受信信号ｂ１として出力する第一の入力タイミング制御手段（１１）、受信信号ａを第一のタイミングｔ１と異なる第二のタイミングｔ２で区切って第二の受信信号ｂ２として出力する第二の入力タイミング制御手段（１２）、第一の受信信号ｂ１を復号するとともにその結果から得られた第一のメトリックｄ１を出力する第一の復号手段（１３）、第二の受信信号ｂ２を復号するとともにその結果から得られた第二のメトリックｄ２を出力する第二の復号手段（１４）、第一のメトリックｄ１と第二のメトリックｄ２との差分ｅを算出し、差分ｅとしきい値ｔｈとを比較することにより同期しているか否かを判定する判定手段（１５）として、コンピュータを機能させるためのものである。例えばメモリ及びＣＰＵを有するコンピュータにおいて、メモリに記憶された当該同期検出プログラムをＣＰＵが読み込むことによって、ＣＰＵが各手段として機能する。

次に、実施形態１の同期検出方法について説明する。本実施形態の同期検出方法は、同期検出装置１０の動作に相当する。すなわち、本実施形態の同期検出方法は、畳込み符号からなる受信信号ａを第一のタイミングｔ１で区切って第一の受信信号ｂ１とするとともに、受信信号ａを第一のタイミングｔ１と異なる第二のタイミングｔ２で区切って第二の受信信号ｂ２とし、第一の受信信号ｂ１を復号することによって第一のメトリックｄ１を得るとともに、第二の受信信号ｂ２を復号することによって第二のメトリックｄ２を得、第一のメトリックｄ１と第二のメトリックｄ２との差分ｅを算出し、差分ｅとしきい値ｔｈとを比較することにより同期しているか否かを判定するものである。

本実施形態の同期検出プログラム及び同期検出方法の他の構成については、同期検出装置１０の構成に準ずる。本実施形態の同期検出プログラム及び同期検出方法によれば、同期検出装置１０と同様な作用及び効果を奏する。

図５は、本発明に係る同期検出装置の実施形態２を示すブロック図である。図６及び図７は、図５の同期検出装置における判定器等の動作の一例を示すフローチャートである。以下、図５乃至図７に基づき説明する。なお、図５において図１と同じ部分には同じ符号を付す。

本実施形態２の同期検出装置２０は、図１の同期検出装置１０の構成に加えて、第一の位相制御器２１及び第二の位相制御器２２を備えている。第一の位相制御器２１は、第一の入力タイミング制御器１１の前段に設けられ、畳込み符号からなる受信信号ａを第一の位相ｐ１でシフトして第一の入力タイミング制御器１１へ出力する。第二の位相制御器２２は、第二の入力タイミング制御器１２の前段に設けられ、畳込み符号からなる受信信号ａを第一の位相ｐ１と異なる第二の位相ｐ２でシフトして第二の入力タイミング制御器１２へ出力する。また、同期検出装置２０は、判定器２３によって同期していると判定された場合に、ヴィタビ復号器１３，１４のうち同期している方の復号結果ｈを出力する切替器１６を、備えている。更に、位相制御器２１，２２の前段には、復調器２４が設けられている。

復調器２４は、復調前の受信信号ａ’を入力し、復調後の受信信号ａを出力する、一般的なものである。位相制御器２１，２２は、それぞれ位相制御前の受信信号ａを入力し、位相制御後の受信信号ａ１，ａ２を出力するとともに、ずらす位相に相当する位相ｐ１，ｐ２を切り替え可能な、位相シフタとも呼ばれる一般的なものである。

同期検出装置２０は、以上のように同期を検出する機能だけを有するものとしてもよいが、次のように同期を得る機能を付加してもよい。判定器２３は、差分ｅがしきい値ｔｈよりも小さいときに同期していないと判定し、位相ｐ１，ｐ２を変更する位相切替信号ｉを位相制御器２１，２２へ出力する。位相制御器２１，２２は、位相切替信号ｉに従ってそれぞれ位相ｐ１，ｐ２を変更し、変更された位相ｐ１，ｐ２でそれぞれ畳込み符号からなる受信信号ａをシフトして入力タイミング制御器１１，１２へ出力する。

復調器２４は、例えばｍＰＫＳ復調器である。このとき、ｍを２以上の２の累乗としたとき、畳込み符号からなる受信信号ａは、復調器２４によって復調された信号である。そして、位相ｐ１は（２π／ｍ）×（２ｎ’）で表され、位相ｐ２は（２π／ｍ）×（２ｎ’＋１）で表される。位相切替信号ｉは、位相ｐ１，ｐ２を表す式に含まれるｎ’を、０からｍ／２−１までのいずれかの整数に、設定する信号である。

本実施形態２では、ｍＰＫＳ復調器として８ＰＫＳ復調器（復調器２４）を用いている。すなわち、ｍは８である。もちろん、ｍは２、４、１６、３２などであってもよい。

次に、８ＰＫＳ復調器を用いたときの判定器２３、入力タイミング制御器１１，１２及び位相制御器２１，２２の動作について、図６及び図７を中心に説明する。

畳込み符号からなる受信信号ａはＮビットからなるものとする。まず、判定器２３は、ｎ＝０とし（ステップ１３１）、ｎを示すタイミング切替信号ｆを入力タイミング制御器１１，１２へ出力する（ステップ１２２）。すると、入力タイミング制御器１１がｎ＝０（ビット目）で表せるタイミングｔ１で受信信号ａを区切り、入力タイミング制御器１２もｎ＝０（ビット目）で表せるタイミングｔ２で受信信号ａを区切る（ステップ１３３）。

続いて、判定器２３は、位相制御へ移り（ステップ１３４）、ｎ’＝０とし（ステップ１４１）、ｎ’を示す位相切替信号ｉを位相制御器２１，２２へ出力する（ステップ１４２）。すると、位相制御器２１が（π／４）×（２ｎ’）＝０で表される位相ｐ１で受信信号ａをシフトし、位相制御器２２が（π／４）×（２ｎ’＋１）＝π／４で表される位相ｐ２で受信信号ａをシフトする（ステップ１４３）。続いて、判定器２３は、ヴィタビ復号器１３，１４からメトリックｄ１，ｄ２を入力し（ステップ１４４）、これらの差分ｅとしきい値ｔｈとを比較し（ステップ１４５）、ｅ＞ｔｈであれば出力切替信号ｇを切替器１６へ出力し終了する（ステップ１４８）。一方、ステップ１４５でｅ≦ｔｈであれば、判定器２３は、ｎ’に１を加え（ステップ１４６）、ｎ’＜４であればステップ１４２へ戻る（ステップ１４６）。

ステップ１４７でｎ’＝４であれば、判定器１５は、タイミング制御へ戻り、ｎに１を加え（ステップ１３５）、かつｎ＜Ｎであればステップ１３２へ戻る（ステップ１３６）。ステップ１３６でｎ＝Ｎであれば、判定器１５はステップ１３１へ戻る。

また、本実施形態１では、二つの位相制御器２１，２２を用いて、それぞれ別々の位相ｐ１，ｐ２で受信信号ａを同時にシフトしているので、一つの位相制御器のみを用いた場合に比べて、同期を得るまでの処理時間を半分程度に短縮できる。

同期検出装置２０は、各構成要素をＩＣなどのハードウェアで実現することもできるし、実施形態１と同じようにソフトウェア（コンピュータプログラム）で実現することもできる。

本実施形態２では、タイミングｔ１，ｔ２の値を互いに等しくかつ固定した上で、位相ｐ１，ｐ２を全ての採り得る値に変化させ、同期が得られなければタイミングｔ１，ｔ２の値を少し変えて、同様に、タイミングｔ１，ｔ２の値を互いに等しくかつ固定した上で、位相ｐ１，ｐ２を全ての採り得る値に変化させる、という繰り返しでタイミングｔ１，ｔ２及び位相ｐ１，ｐ２を制御している。しかし、位相とタイミングとの採り得る全ての組み合わせが得られればよいので、これらを制御する順序はどのようにしてもよい。例えば、位相ｐ１，ｐ２の値を互いに等しくかつ固定した上で、タイミングｔ１，ｔ２を全ての採り得る値に変化させ、同期が得られなければ位相ｐ１，ｐ２の値を少し変えて、同様に、位相ｐ１，ｐ２の値を互いに等しくかつ固定した上で、タイミングｔ１，ｔ２を全ての採り得る値に変化させる、という繰り返しでタイミングｔ１，ｔ２及び位相ｐ１，ｐ２を制御してもよい。また、タイミングｔ１，ｔ２の値を固定する際又は位相ｐ１，ｐ２の値を固定する際に、互いに等しくする代わりに、互いに異なるようにしてもよい。

本実施形態２の同期検出装置２０のその他の構成、作用及び効果については、実施形態１の同期検出装置１０の構成、作用及び効果と同様である。

図８は、本発明に係る同期検出装置の実施形態３を示すブロック図である。図９は、図８の同期検出装置における判定器等の動作の一例を示すフローチャートである。以下、図８及び図９に基づき説明する。なお、図８において図１又は図５と同じ部分には同じ符号を付す。

本実施形態３の同期検出装置は、畳込み符号からなる受信信号ａを第一の位相ｐ１でシフトして第一の受信信号ｂ１として出力する第一の位相制御器３１と、受信信号ａを位相ｐ１と異なる第二の位相ｐ２でシフトして第二の受信信号ｂ２として出力する第二の位相制御器３２と、受信信号ｂ１を復号するとともにその結果から得られた第一のメトリックｄ１を出力する第一のヴィタビ復号器１３と、受信信号ｂ２を復号するとともにその結果から得られた第二のメトリックｄ２を出力する第二のヴィタビ復号器１４と、メトリックｄ１とメトリックｄ２との差分ｅを算出し、差分ｅとしきい値ｔｈとを比較することにより同期しているか否かを判定する判定器３３と、を備えたものである。更に、位相制御器３１，３２の前段には、復調器２４が設けられている。

同期検出装置３０は、以上のように同期を検出する機能だけを有するものとしてもよいが、次のように同期を得る機能を付加してもよい。判定器３３は、差分ｅがしきい値ｔｈよりも小さいときに同期していないと判定し、位相ｐ１，ｐ２を変更する位相切替信号ｉを位相制御器３１，３２へ出力する。位相制御器３１，３２は、位相切替信号ｉに従ってそれぞれ位相ｐ１，ｐ２を変更し、変更された位相ｐ１，ｐ２でそれぞれ畳込み符号からなる受信信号ａをシフトしてヴィタビ復号器１３，１４へ出力する。

ｍを２以上の２の累乗としたとき、畳込み符号からなる受信信号ａは、ｍＰＫＳ復調器（復調器２４）によって復調された信号である。そして、位相ｐ１は（π／ｍ）×（２ｎ）で表され、位相ｐ２は（π／ｍ）×（２ｎ＋１）で表される。位相切替信号ｉは、位相ｐ１，ｈ２を表す式に含まれるｎを、０からｍ／２−１までのいずれかの整数に、設定する信号である。したがって、ヴィタビ復号器１３は０からｍ／２−１までのいずれかのときに同期状態となり、ヴィタビ復号器１４は常に非同期状態となる。つまり、本実施形態３では、ヴィタビ復号器１３の復号結果ｃ１のみを利用すればよいので、実施形態１、２における切替器が不要となる。

本実施形態３では、ｍＰＫＳ復調器として８ＰＫＳ復調器（復調器２４）を用いている。すなわち、ｍは８である。もちろん、ｍは２、４、１６、３２などであってもよい。なお、本実施形態３では、切替器を不要とする構成にしているが、他の実施形態と同様に切替器を必要とする構成にしてもよい。他の実施形態では、切替器を必要とする構成にしているが、本実施形態３と同様に切替器を不要とする構成にしてもよい。

次に、８ＰＫＳ復調器を用いたときの判定器３３及び位相制御器３１，３２の動作について、図９を中心に説明する。まず、判定器３３は、ｎ＝０とし（ステップ１５１）、ｎを示す位相切替信号ｉを位相制御器３１，３２へ出力する（ステップ１５２）。すると、位相制御器３１が（π／８）×（２ｎ）＝０で表される位相ｐ１で受信信号ａをシフトし、位相制御器３２が（π／８）×（２ｎ＋１）＝π／８で表される位相ｐ２で受信信号ａをシフトする（ステップ１５３）。続いて、判定器３３は、ヴィタビ復号器１３，１４からメトリックｄ１，ｄ２を入力し（ステップ１５４）、これらの差分ｅを算出して差分ｅとしきい値ｔｈとを比較し（ステップ１５５）、ｅ＞ｔｈであれば終了し、ｅ≦ｔｈであればｎに１を加え（ステップ１５６）、かつｎ≦７であればステップ１５２へ戻る（ステップ１５７）。ステップ１５７で、ｎ＝８であれば、ステップ１５１へ戻る。

同期検出装置３０は、各構成要素をＩＣなどのハードウェアで実現することもできるし、実施形態１と同じようにソフトウェア（コンピュータプログラム）で実現することもできる。本実施形態３の同期検出装置２０のその他の構成、作用及び効果については、実施形態１、２の同期検出装置１０，２０の構成、作用及び効果と同様である。

以上、上記実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。例えば、第一及び第二の復号器は、ヴィタビ復号器１３，１４に限らず、畳込み符号を復号するものであれば何でもよく、例えば逐次復号器などとしてもよい。メトリックは、再符号化データと受信データとの一致しないビット数を示すハミング距離に限らず、再符号化データと受信データとの一致するビット数を示す指標としてもよい。本発明は、ＰＳＫに限らず、ＱＡＭなどにも適用可能である。

上記の実施形態の一部又は全部は以下の付記のようにも記載され得るが、本発明は以下の構成に限定されるものではない。

（付記１１）
畳込み符号からなる受信信号を第一のタイミングで区切って第一の受信信号として出力する第一の入力タイミング制御器と、
前記受信信号を前記第一のタイミングと異なる第二のタイミングで区切って第二の受信信号として出力する第二の入力タイミング制御器と、
前記第一の受信信号を復号するとともにその結果から得られた第一のメトリックを出力する第一の復号器と、
前記第二の受信信号を復号するとともにその結果から得られた第二のメトリックを出力する第二の復号器と、
前記第一のメトリックと前記第二のメトリックとの差分を算出し、この差分としきい値とを比較することにより同期しているか否かを判定する判定器と、
を備えた同期検出装置。
（付記１２）
前記判定器は、前記差分の絶対値が前記しきい値よりも小さいときに同期していないと判定し、前記第一及び第二のタイミングを変更するタイミング切替信号を前記第一及び第二の入力タイミング制御器へ出力し、
前記第一及び第二の入力タイミング制御器は、前記タイミング切替信号に従ってそれぞれ前記第一及び第二のタイミングを変更し、変更された前記第一及び第二のタイミングでそれぞれ前記受信信号を区切って前記第一及び第二の受信信号として出力する、
付記１１記載の同期検出装置。
（付記１３）
前記第一の入力タイミング制御器の前段に設けられ、前記畳込み符号からなる受信信号を第一の位相でシフトして当該第一の入力タイミング制御器へ出力する第一の位相制御器と、
前記第二の入力タイミング制御器の前段に設けられ、前記畳込み符号からなる受信信号を前記第一の位相と異なる第二の位相でシフトして当該第二の入力タイミング制御器へ出力する第二の位相制御器と、
を更に備えた付記１１又は１２記載の同期検出装置。
（付記１４）
前記判定器は、前記差分の絶対値が前記しきい値よりも小さいときに同期していないと判定し、前記第一及び第二の位相を変更する位相切替信号を前記第一及び第二の位相制御器へ出力し、
前記第一及び第二の位相制御器は、前記位相切替信号に従ってそれぞれ前記第一及び第二の位相を変更し、変更された前記第一及び第二の位相でそれぞれ前記畳込み符号からなる受信信号をシフトして前記第一及び第二の入力タイミング制御器へ出力する、
付記１３記載の同期検出装置。
（付記１５）
前記判定器によって同期していると判定された場合に、前記第一及び第二の復号器のうち同期している方の復号結果を出力する切替器を、
更に備えた付記１２又は１４記載の同期検出装置。

（付記２１）
畳込み符号からなる受信信号を第一のタイミングで区切って第一の受信信号とするとともに、前記受信信号を前記第一のタイミングと異なる第二のタイミングで区切って第二の受信信号とし、
前記第一の受信信号を復号することによって第一のメトリックを得るとともに、前記第二の受信信号を復号することによって第二のメトリックを得、
前記第一のメトリックと前記第二のメトリックとの差分を算出し、
この差分としきい値とを比較することにより同期しているか否かを判定する、
同期検出方法。
（付記２２）
前記同期しているか否かを判定する際に、
前記差分の絶対値が前記しきい値よりも小さいときに同期していないと判定し、前記第一及び第二のタイミングを変更し、変更された前記第一及び第二のタイミングでそれぞれ前記受信信号を区切って前記第一及び第二の受信信号とする、
付記２１記載の同期検出方法。
（付記２３）
前記受信信号を前記第一のタイミングで区切る際に、当該受信信号を第一の位相でシフトし、当該第一の位相でシフトされた当該受信信号を前記第一のタイミングで区切り、
前記受信信号を前記第二のタイミングで区切る際に、当該受信信号を第二の位相でシフトし、当該第二の位相でシフトされた前記受信信号を前記第二のタイミングで区切る、
付記２１又は２２記載の同期検出方法。
（付記２４）
前記同期しているか否かを判定する際に、
前記差分の絶対値が前記しきい値よりも小さいときに同期していないと判定し、前記第一及び第二の位相を変更し、変更された前記第一及び第二の位相でそれぞれ前記畳込み符号からなる受信信号をシフトする、
付記２３記載の同期検出方法。

（付記３１）
畳込み符号からなる受信信号を第一のタイミングで区切って第一の受信信号として出力する第一の入力タイミング制御手段、
前記受信信号を前記第一のタイミングと異なる第二のタイミングで区切って第二の受信信号として出力する第二の入力タイミング制御手段、
前記第一の受信信号を復号するとともにその結果から得られた第一のメトリックを出力する第一の復号手段、
前記第二の受信信号を復号するとともにその結果から得られた第二のメトリックを出力する第二の復号手段、及び、
前記第一のメトリックと前記第二のメトリックとの差分を算出し、この差分としきい値とを比較することにより同期しているか否かを判定する判定手段、
としてコンピュータを機能させるための同期検出プログラム。
（付記３２）
前記判定手段は、前記差分の絶対値が前記しきい値よりも小さいときに同期していないと判定し、前記第一及び第二のタイミングを変更するタイミング切替信号を前記第一及び第二の入力タイミング制御手段へ出力し、
前記第一及び第二の入力タイミング制御手段は、前記タイミング切替信号に従ってそれぞれ前記第一及び第二のタイミングを変更し、変更された前記第一及び第二のタイミングでそれぞれ前記受信信号を区切って前記第一及び第二の受信信号として出力する、
付記３１記載の同期検出プログラム。
（付記３３）
前記畳込み符号からなる受信信号を第一の位相でシフトして当該第一の入力タイミング制御手段へ出力する第一の位相制御手段と、
前記畳込み符号からなる受信信号を前記第一の位相と異なる第二の位相でシフトして当該第二の入力タイミング手段へ出力する第二の位相制御手段と、
を更に備えた付記３１又は３２記載の同期検出プログラム。
（付記３４）
前記判定手段は、前記差分の絶対値が前記しきい値よりも小さいときに同期していないと判定し、前記第一及び第二の位相を変更する位相切替信号を前記第一及び第二の位相制御手段へ出力し、
前記第一及び第二の位相制御手段は、前記位相切替信号に従ってそれぞれ前記第一及び第二の位相を変更し、変更された前記第一及び第二の位相でそれぞれ前記畳込み符号からなる受信信号をシフトして前記第一及び第二の入力タイミング制御手段へ出力する、
付記３３記載の同期検出プログラム。

（付記４１）
畳込み符号からなる受信信号を第一の位相でシフトして第一の受信信号として出力する第一の位相制御器と、
前記受信信号を前記第一の位相と異なる第二の位相でシフトして第二の受信信号として出力する第二の位相制御器と、
前記第一の受信信号を復号するとともにその結果から得られた第一のメトリックを出力する第一の復号器と、
前記第二の受信信号を復号するとともにその結果から得られた第二のメトリックを出力する第二の復号器と、
前記第一のメトリックと前記第二のメトリックとの差分を算出し、この差分としきい値とを比較することにより同期しているか否かを判定する判定器と、
を備えた同期検出装置。
（付記４２）
前記判定器は、前記差分の絶対値が前記しきい値よりも小さいときに同期していないと判定し、前記第一及び第二の位相を変更する位相切替信号を前記第一及び第二の位相制御器へ出力し、
前記第一及び第二の位相制御器は、前記位相切替信号に従ってそれぞれ前記第一及び第二の位相を変更し、変更された前記第一及び第二の位相でそれぞれ前記畳込み符号からなる受信信号をシフトして前記第一及び第二の受信信号として出力する、
付記４１記載の同期検出装置。
（付記４３）
前記第一の位相制御器の後段に設けられ、前記第一の受信信号を第一のタイミングで区切って前記第一の復号器へ出力する第一のタイミング制御器と、
前記第二の位相制御器の後段に設けられ、前記第一の受信信号を前記第一のタイミングと異なる第二のタイミングで区切って前記第二の復号器へ出力する第二のタイミング制御器と、
を更に備えた付記４２又は４３記載の同期検出装置。
（付記４４）
前記判定器は、前記差分の絶対値が前記しきい値よりも小さいときに同期していないと判定し、前記第一及び第二のタイミングを変更するタイミング切替信号を前記第一及び第二のタイミング制御器へ出力し、
前記第一及び第二のタイミング制御器は、前記タイミング切替信号に従ってそれぞれ前記第一及び第二のタイミングを変更し、変更された前記第一及び第二のタイミングでそれぞれ前記第一及び第二の受信信号を区切って前記第一及び第二の復号器へ出力する、
付記４３記載の同期検出装置。

（付記５１）
畳込み符号からなる受信信号を第一の位相でシフトして第一の受信信号とするとともに、前記受信信号を前記第一の位相と異なる第二の位相でシフトして第二の受信信号とし、
前記第一の受信信号を復号することによって第一のメトリックを得るとともに、前記第二の受信信号を復号することによって第二のメトリックを得、
前記第一のメトリックと前記第二のメトリックとの差分を算出し、
この差分としきい値とを比較することにより同期しているか否かを判定する、
同期検出方法。
（付記５２）
前記同期しているか否かを判定する際に、
前記差分の絶対値が前記しきい値よりも小さいときに同期していないと判定し、前記第一及び第二の位相を変更し、変更された前記第一及び第二の位相でそれぞれ前記受信信号をシフトして前記第一及び第二の受信信号とする、
付記５１記載の同期検出方法。
（付記５３）
前記第一の受信信号を復号する際に、当該第一の受信信号を第一のタイミングで区切り、当該第一のタイミングで区切られた当該第一の受信信号を復号し、
前記第二の受信信号を復号する際に、当該第二の受信信号を第二のタイミングで区切り、当該第二のタイミングで区切られた当該第二の受信信号を復号する、
付記５１又は５２記載の同期検出方法。
（付記５４）
前記同期しているか否かを判定する際に、
前記差分の絶対値が前記しきい値よりも小さいときに同期していないと判定し、前記第一及び第二のタイミングを変更し、変更された前記第一及び第二のタイミングでそれぞれ前記畳込み符号からなる受信信号を区切る、
付記５３記載の同期検出方法。

（付記６１）
畳込み符号からなる受信信号を第一の位相でシフトして第一の受信信号として出力する第一の位相制御手段、
前記受信信号を前記第一の位相と異なる第二の位相でシフトして第二の受信信号として出力する第二の位相制御手段、
前記第一の受信信号を復号するとともにその結果から得られた第一のメトリックを出力する第一の復号手段、
前記第二の受信信号を復号するとともにその結果から得られた第二のメトリックを出力する第二の復号手段、及び、
前記第一のメトリックと前記第二のメトリックとの差分を算出し、この差分としきい値とを比較することにより同期しているか否かを判定する判定手段、
としてコンピュータを機能させるための同期検出プログラム。
（付記６２）
前記判定手段は、前記差分の絶対値が前記しきい値よりも小さいときに同期していないと判定し、前記第一及び第二の位相を変更する位相切替信号を前記第一及び第二の位相制御手段へ出力し、
前記第一及び第二の位相制御手段は、前記位相切替信号に従ってそれぞれ前記第一及び第二の位相を変更し、変更された前記第一及び第二の位相でそれぞれ前記畳込み符号からなる受信信号をシフトして前記第一及び第二の複合手段へ出力する、
付記６１記載の同期検出プログラム。
（付記６３）
前記第一の受信信号を第一のタイミングで区切って前記第一の復号手段へ出力する第一のタイミング制御手段と、
前記第一の受信信号を前記第一のタイミングと異なる第二のタイミングで区切って前記第二の復号手段へ出力する第二のタイミング制御手段と、
を更に備えた付記６２又は６３記載の同期検出装置。
（付記６４）
前記判定手段は、前記差分の絶対値が前記しきい値よりも小さいときに同期していないと判定し、前記第一及び第二のタイミングを変更するタイミング切替信号を前記第一及び第二のタイミング制御手段へ出力し、
前記第一及び第二のタイミング制御手段は、前記タイミング切替信号に従ってそれぞれ前記第一及び第二のタイミングを変更し、変更された前記第一及び第二のタイミングでそれぞれ前記第一及び第二の受信信号を区切って前記第一及び第二の復号手段へ出力する、
付記６３記載の同期検出プログラム。

本発明は、誤り訂正符号を適用した通信システムなどに利用可能である。

１０，２０，３０ 同期検出装置
１１ 第一の入力タイミング制御器（第一の入力タイミング制御手段）
１２ 第二の入力タイミング制御器（第二の入力タイミング制御手段）
２１ 第一の位相制御器（第一の位相制御手段）
２２ 第二の位相制御器（第二の位相制御手段）
１３ 第一のヴィタビ復号器（第一の復号器、第一の復号手段）
１４ 第二のヴィタビ復号器（第二の復号器、第二の復号手段）
１５，２３，３３ 判定器（判定手段）
２４ 復調器
ａ’，ａ，ａ１，ａ２，ｂ１，ｂ２ 受信信号
ｃ１，ｃ２，ｈ 復号結果
ｄ１ 第一のメトリック
ｄ２ 第二のメトリック
ｅ 差分
ｆ タイミング切替信号
ｉ 位相切替信号
ｇ 出力切替信号
ｔ１ 第一のタイミング
ｔ２ 第二のタイミング
ｐ１ 第一の位相
ｐ２ 第二の位相
ｔｈ しきい値

Claims (10)

1. 畳込み符号からなる受信信号を第一のタイミングで区切って第一の受信信号として出力する第一の入力タイミング制御器と、
   前記受信信号を前記第一のタイミングと異なる第二のタイミングで区切って第二の受信信号として出力する第二の入力タイミング制御器と、
   前記第一の受信信号を復号するとともにその結果から得られた第一のメトリックを出力する第一の復号器と、
   前記第二の受信信号を復号するとともにその結果から得られた第二のメトリックを出力する第二の復号器と、
   前記第一のメトリックと前記第二のメトリックとの差分を算出し、この差分としきい値とを比較することにより同期しているか否かを判定する判定器と、
   を備えた同期検出装置。
2. 前記判定器は、前記差分の絶対値が前記しきい値よりも小さいときに同期していないと判定し、前記第一及び第二のタイミングを変更するタイミング切替信号を前記第一及び第二の入力タイミング制御器へ出力し、
   前記第一及び第二の入力タイミング制御器は、前記タイミング切替信号に従ってそれぞれ前記第一及び第二のタイミングを変更し、変更された前記第一及び第二のタイミングでそれぞれ前記受信信号を区切って前記第一及び第二の受信信号として出力する、
   請求項１記載の同期検出装置。
3. 前記第一の入力タイミング制御器の前段に設けられ、前記畳込み符号からなる受信信号を第一の位相でシフトして当該第一の入力タイミング制御器へ出力する第一の位相制御器と、
   前記第二の入力タイミング制御器の前段に設けられ、前記畳込み符号からなる受信信号を前記第一の位相と異なる第二の位相でシフトして当該第二の入力タイミング制御器へ出力する第二の位相制御器と、
   を更に備えた請求項１又は２記載の同期検出装置。
4. 前記判定器は、前記差分の絶対値が前記しきい値よりも小さいときに同期していないと判定し、前記第一及び第二の位相を変更する位相切替信号を前記第一及び第二の位相制御器へ出力し、
   前記第一及び第二の位相制御器は、前記位相切替信号に従ってそれぞれ前記第一及び第二の位相を変更し、変更された前記第一及び第二の位相でそれぞれ前記畳込み符号からなる受信信号をシフトして前記第一及び第二の入力タイミング制御器へ出力する、
   請求項３記載の同期検出装置。
5. 前記判定器によって同期していると判定された場合に、前記第一及び第二の復号器のうち同期している方の復号結果を出力する切替器を、
   更に備えた請求項２又は４記載の同期検出装置。
6. 畳込み符号からなる受信信号を第一の位相でシフトして第一の受信信号として出力する第一の位相制御器と、
   前記受信信号を前記第一の位相と異なる第二の位相でシフトして第二の受信信号として出力する第二の位相制御器と、
   前記第一の受信信号を復号するとともにその結果から得られた第一のメトリックを出力する第一の復号器と、
   前記第二の受信信号を復号するとともにその結果から得られた第二のメトリックを出力する第二の復号器と、
   前記第一のメトリックと前記第二のメトリックとの差分を算出し、この差分としきい値とを比較することにより同期しているか否かを判定する判定器と、
   を備えた同期検出装置。
7. 畳込み符号からなる受信信号を第一のタイミングで区切って第一の受信信号とするとともに、前記受信信号を前記第一のタイミングと異なる第二のタイミングで区切って第二の受信信号とし、
   前記第一の受信信号を復号することによって第一のメトリックを得るとともに、前記第二の受信信号を復号することによって第二のメトリックを得、
   前記第一のメトリックと前記第二のメトリックとの差分を算出し、
   この差分としきい値とを比較することにより同期しているか否かを判定する、
   同期検出方法。
8. 前記同期しているか否かを判定する際に、
   前記差分の絶対値が前記しきい値よりも小さいときに同期していないと判定し、前記第一及び第二のタイミングを変更し、変更された前記第一及び第二のタイミングでそれぞれ前記受信信号を区切って前記第一及び第二の受信信号とする、
   請求項７記載の同期検出方法。
9. 畳込み符号からなる受信信号を第一のタイミングで区切って第一の受信信号として出力する第一の入力タイミング制御手段、
   前記受信信号を前記第一のタイミングと異なる第二のタイミングで区切って第二の受信信号として出力する第二の入力タイミング制御手段、
   前記第一の受信信号を復号するとともにその結果から得られた第一のメトリックを出力する第一の復号手段、
   前記第二の受信信号を復号するとともにその結果から得られた第二のメトリックを出力する第二の復号手段、及び、
   前記第一のメトリックと前記第二のメトリックとの差分を算出し、この差分としきい値とを比較することにより同期しているか否かを判定する判定手段、
   としてコンピュータを機能させるための同期検出プログラム。
10. 前記判定手段は、前記差分の絶対値が前記しきい値よりも小さいときに同期していないと判定し、前記第一及び第二のタイミングを変更するタイミング切替信号を前記第一及び第二の入力タイミング制御手段へ出力し、
    前記第一及び第二の入力タイミング制御手段は、前記タイミング切替信号に従ってそれぞれ前記第一及び第二のタイミングを変更し、変更された前記第一及び第二のタイミングでそれぞれ前記受信信号を区切って前記第一及び第二の受信信号として出力する、
    請求項９記載の同期検出プログラム。

Images