SU786042A1

SU786042A1 - Устройство дл приема дискретных сигналов

Info

Publication number: SU786042A1
Application number: SU772489777A
Authority: SU
Inventors: Федор Григорьевич Киндиренко; Игнат Игнатьевич Сушкевич; Леонид Владимирович Грибов
Original assignee: Предприятие П/Я А-3327
Priority date: 1977-05-24
Filing date: 1977-05-24
Publication date: 1980-12-07

Description

I

Изобретение относитс к радиоте-х нике и может быть .использовано дл сбора и передачи сообщений с повышенной веро тностью доведени .

Известно устройство дл приема 5 дискретных сигналов, содержащее последовательно соединенные первый клапан, второй клапан, информационный регистр и первый сумматор по модулю два, выход которого подключен 10 к первому входу первого клапана и первому входу второго сумматора по модулю два, выход которого соединен с первыми входами третьего клапана и третьего сумматора по модулю два, ход которого подключен к первому входу четвертого клапана, выход которого через первый счетчик соединен с первыми входами- второго счетчика и первого триггера, выход которого под-20 ключей ко вторым входам, первого, второго и третьего клапана, выход которого соединен со входом регистра синхрониз.ации, выходы которого по-дключенЫ соответственно ко входам чет-25 зертого и п того сумматора по модулю два, выход которого соединен со вторым входом третьего сумматора по модулю два и третьим входом третьег-о клапана, и последовательно соединенные дешифратор, п тый клапа.н и второй триггер, выход которого подключен к первым входам шестого и седьмого клапанов, при этом второй вход шестого клапана соединен со вторым выходом информационного регистра и первьом входом шестого сумматора по модулю, два-, выход которого подключен к третьему входу второго клапана, а выход седьмого клапана соединен со вторым входом второго триггера и первым входом третьего триггера, выход которого подключен ко входам третьего и четвертого клапанов .

однако известное устройство не обеспечивает возможность контролй дискретного канала св зи по принимаемым сигналам.

Цель изобретени - обеспечение возможности контрол дискретного канала св зи по принимаемым.сигналам.

С этой целью в устройство дл при ема дискретных сигналов,содержащее последовательно соединеннь е первый клапан, второй клапан, информационный регистр и первый сумматор по модулю два, выход которого подключен к первому входу первого клапана и первому входу второго сумматора по модулю два, выход которого соединен

с первыми входами третьего клапана и третьего сумматора по модулю два, выход кот;орого подключен к первому входу четвертого клапана, выход которого через первый счетчик соединен с первыми входами второго счетчика и первого триггера, выход которого подключен ко вторым входам первого, , второго и третьего клапана, выход которого соединен со -входом регистра синхронизации, выходы которого подключены соответственно ко вводам четвертого и п того сумматора по модулю два, выход которого соединен со вторым входом третьего сумматора по модулю два и третьим входом третьго клапана, и последовательно соединенные дешифратор, п тый клапан и второй триггер, выход которого подключен к первым входам шестого и седьмого клапанов, при этом второй вход шестого клапана соединен со втоРШ4 выходом информационного регистра и первым входом шестого сумматора по модулю два, выход которого подключен к третьему .входу второго, клапайа а выход седьмого клапана соединен со вторым входом второго триггера и первым входом третьего триггера, выход которого подключен ко вторым входам третьего и четвертого клапанов, введаны два дополнительных клапана, бло оценки канала и анализатор канала, выходы которого соединены со вторыми входами второго сумматора по модуJoo два и п того клапана, третьим входом первого клапана и первыми входами дополнительных клапанов,выходы которых подключены соответственно ко входу блока оценки канала и второму входу седьмого клапана.Выход п того клапана соединен со вторым входом второго счетчика, выход которого подключен к третьему входу второго сч.етчика и второму входу первого дополнительного клапана, выход

которого подключен ко вторым ВХОДс1М

первого и третьего триггера, выход которого -подключен ко второму входу второго дополнительного клапана,третий вход которого соединен с выходом третьего сумматора по модулю два,бторой вход которого соединен со вторым входом шестого сумматора по модуЛю два/ а выход четвертого сумматора по модулю два подключен ко входу дешифратора .

На чертеже изображена структурна эл|гктрическа схема предложенного устройства.

Устройство дл приема дискретных сигналов содержит блок 1. оценки ка ,нала, анализатор 2 ка нала; первый 3 и второй 4 клапаны, информационный регистр 5, первый 6 и второй 7 сумматоры по модулю два, третий клапан 8 регистр 9 синхронизации, третий 10 .и четвертый 11 сумматоры по модулю двэ/ четвертый клапан 12,- первый

счетчик 13, первый триггер 14, п тый сумматор 15 по модулю два, п тый клапан 16, второй счетчик 17, первый дополнительный клапан 18, шестой сумматор 19 по модулю два, дешифратор 20, шестой клапан 21, второй триггер 22, второй дополнительный клапан 23, седьмой клапан 24 и третий триггер 2

Устройство работает следующим образом .

На.информационный вход устройства поступает прин та по каналу св зи объединенна кодова последовательность в виде суммы по модулю два информационной и синхронизирующей последовательностей.

Эта последовательность через анализатор 2, который определ ет принадлежность входной информации данному приемному объекту путем проверки структуры информации, и открытые в рассматриваемый момент клапаны 3, 4 поступает на вход регистра 5.

С регистра 5, точки съема которого аналогичньд точкам съема информационного регистра передатчика,объединенна рекуррентна последовательность поступает на сумматор 6 на выходе которого образуетс рекуррентна последовательность, структура которой аналогична структуре информационной рекуррентной последовательности передатчика. Прин та из канала объединенна рекуррентна последовательность с выхода анализатора 2 и последовательность с выхода сумматора 6 поступают на соответствующие входы сумматора 7. В результате на выходе сумматора 7 образуетс синхронизирующа последовательность, аналогична переданной, но сдвинута относительно нее по фазе. Эта синхронизирующа последовательность клапан 8 подаетс на регистр 9 и через точки съема поступает на сумматор 15. Результируквда последовательность с выхода сумматора 15 складываетс по модулю два в сумматоре 1Q с синхронизируквдей последовательностью , поступающей с выхода сумматора 7.

При неискаженном приеме объединенной последовательности,. а следовательно , неискаженных синфазных между собой синхронизирующих последовательностей на входах сумматора 10 на его выходе образуетс нулева последовательность , котора через кла-пан 12 подаетс на вход счетчика 13 К нулей подрад. Таким образом, регистр 5 и регистр 9 заполнены соответственно отрезками объединенной и сдвинутой относительно нее синхронизирующей последовательностей. После отсчета К. нулей подр д сигналом с счетчика 13 запускаетс триггер 14, который переключает клапаны 4 и 8. Тем самым отключаетс от входа регистра поступающа с выхода анализатора 2 канала объединенна последовательность , а вместо последовательности с выхода сумматора 7 на вход ргистра 9 подключаетс обратна св зь с выхода сумматора 15. Синхронизирующа последовательность, не содержаща искаженных посылок (ошибок), вырабатываема автономно с выхода сумматора 15, поразр дно поступает на вход сумматора 19, на второй вход которого подаетс поразр дно объединенна последовательность с выхода регистра 5. В результате суммировани по модулю два на выходе сумматора 19 образуетс отрезок информационной последовательности, не содержащей ошибок, который через клапан 4, открытый сигналом с триггера 14, записываетс в регистр 5. Запись информации с выхода сумматора 19 в регистр 5 осуществл етс в течение числа тактов, равного объему накоплени регистра 5. Дл этого одновременно с запуском триггера 14 выходным сигналом со счетчика 13 запускаетс счетчик 17,отсчитывающий число тактов, равное объему накоплени регистра 5. Сигнал с этого счетчика через клапан 18 запускает триггер 25 и сбрасывает триггер 14. После этого счетчик 17 устанавливаетс в исходное состо ние по цепи местного сброса. Под действием сигналов с выходов триггеров 14 и. 25 переключ.аютс клапаны 3 и 4,в реаультате чего регистр 5, заполненный к этому моменту информационной последовательностью , совместно«с сумматором 6,выход которого через открытые клапаны 3 и 4 подключаетс ко входу регистра 5, начинает вырабатывать автономно информационную последовательность не содержащую ошибок. Одновременно сигналом с триггера 25 закрываетс клапан 12 и открываетс клапан 23.

Таким образом, устанавливаетс синхронна и синфазна работа регистров передатчика и приемника.

С этого момента регистр 5 и регистр 9 приемника, выполн роль эталонных датчиков, автономно вырабатывают рекуррентные информационную и.синхронизирун дую последовательности соответственно. Принимаема по каналу св зи объединенна последовательность , подвергнута воздействию ломех и содержаща ошибки, через анализатор 2 канала подаетс на второй вход сумматора 7, на первый вход которого поступает информационна последовательность, вырабатываема автономно регистром 5. В результата сложени по модулю два объединенной и информационной последовательностей на выходе сумматора 7 ввадел етс последовательность , содержаща синхронизирующую рекуррентную последовательность и ошибки канала св зи, котора поступает на-второй вход dyM,матора 10, на первый вход которого подаетс синхронизирующа последовательность , вырабатываема автономно регистром 9 и не содержаща ошибок. В результате сложени по модулю два этих последовательностей на выходе сумматора 10 выдел ютс ошибки, которые через открытый клапан 23 поступают в блок 1 оценки канала. Количество ошибок,.зарегистрированных за определенное врем в блоке 1, харакo теризует текущее качество канала св зи .

Измерение канала проходит до тех пор, пока поступает из канала св зи объединенна последовательность. По

5 ее окончании анализатор 2 канала на .управл ющем выходе вьщает сигнал об окончании приег а, который закрывает клапан 23, прекраща teM caNnjM поступление ошибок с выхода сумматора

0 10 на.блок 1, закрывает клапан 18 по первому выходу, открыва его по второму , и открывает клапан 16.

В результате синхронизирующа последовательность с регистра 9 через суь-матор 11, имеющий специально по5 добранные точки съема дл устранени сдвига синхронизирующей последовательности относительно информационной , поступает на дешифратор 20. Выходной сигнал дешифратора 20 через

0 открытый клапан 16 запускает триггер 22, открывающий клапаны 21, 24 и запускает счетчик 17. К этому моменту в регистре 5 в результате его автономной работы возникает исходна ин5 формаци , соответствующа переданному сообщению.

Через открытый клапан 21 прин тое сообщение с выхода регистра 5 поступает на выход устройства. Счетчик 17,

0 отсчитав число тактов, равное объему регистра 5, вьадает сигнал, который через клапаны 18 и 24 сбрасывает триггеры 22 и 25 и останавливает себ по цепи местного сброса. В результате закрываетс клапан 21, прекра5 ща выдачу информационной последовательности на выход устройства, переключаютс клапаны 3 и 8, подключа выход анализатора 2 канала к регистру 5, а выход сумматора 7 ко входу

0 регистра 9, включаетс клапан 12, а клапан 24 закрываетс . Таким образом, устройство переходит в исходное состо ние и готово к приему нового сообщени .

5

Техническа эффективность изобретени заключаетс в расширении функциональных возможностей устройства . за счет возможности осуществлени о ценки текущего состо ни канала св зи .

0

в каждом цикле нар ду с приемом сообщени производитс оценка текущего состо ни канала св зи, котора может быть использована дл подстройки канала, дл прин ти решени о

Claims

Формула изобретения

Устройство для приема дискретных сигналов, содержащее последовательно соединенные первый клапан, второй клапан, информационный регистр и первый сумматор по модулю два, выход которого подключен к первому входу первого клапана и первому входу второго сумматора по модулю два, выход которого соединен с первыми входами третьего клапана и третьего сумматора по модулю два, выход которого подключен к первому входу четвертого клапана, выход которого через первый счетчик соединен с первыми входами второго счетчика и первого триггера, выход которого подключен ко вторым входам первого, .второго и третьего клапана, выход которого соединен со входом регистра синхронизации, выходы котброго подключены соответственно ко входам четвертого и пятого сумматора по модулю два, выход которого соединен со вторым входом третьего сумматора по модулю два и третьим входом третьего клапана, и последовательно соединенные дешифратор, пятый клапан и второй триггер, выход которого·подключен к первым входам шестого и седьмого клапанов, при этом второй вход шестого клапана соединен со вторым выходом информационного регистра и первым входом шестого сумматора по модулю два, выход которого подключен к третьему входу второго клапана, а выход седьмого кдапана соединен со вторым входом второго триггера и первым входом третьего триггера, выход которого подключен ко вто рым входам третьего и четвертого клапанов, отличающееся тем, что, с целью обеспечения воз10 можности контроля дискретного канала связи по принимаемым сигналам·, в него введены два дополнительных клапана, блок оценки канала и анализатор канала, выходы которого соединены вторыми входами второго сумматора

15 по модулю два и пятого клапана, третьим входом первого клапана и первыми входами дополнительных клапанов , выходы которых подключены соответственно ко входу блока оценки

20 канала и второму входу седьмого клапана, причем выход пятого клапана · соединен со вторым входом второго счетчика, выход которого подключен к третьему входу второго счетчика

25 и второму входу первого дополнительного клапана, выход которого подключен ко вторым входам первого и третьего триггера, выход которого подключен ко второму входу второго дополнительного клапана, третий вход которого соединен с выходом третьего сумматора по модулю два,второй вход которого соединен со вторым входом шестого Сумматора по модулю' дна, а выход четвертого сумматора по модулю два подключен ко входу дешифратора.