JPS63100838A - デ−タブロツクのビツト同期化を保証する方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は特許請求の範囲第１項の上位概念に記載の受信
機におけるデータブロックの同期化を保証する方法に関
する。

情報をブロック毎に伝送する方式のディジタル情報系に
おいて、受信機は送信機と、共通の同期化する必要があ
る。受信機の送信機に対する同期化のために、特定のビ
ットパターンが送信機において形成されて受信機へ送信
される。

スタート時点を形成するために、受信機は、受信したデ
ータ信号を、記憶されているデータ信号と関係づけるこ
とによシ基準を取シ出す。

無線伝送接続に頻ばんに生ずるように、伝送路における
障害がビットエラーを生ぜさせそのため著しく高いビッ
トエラー率を生ぜさせる場合は、受信したビットパター
ンは、伝送路において１つまたは複数個のパターンが歪
みを有する時は、必ずしも識別することができない。

データブロックに先行するこの種のビットパターンの実
質的な構成要素は、データブロックのビットに対するビ
ットを定めるための交番するハーフビットから成る第１
ビット列および、受信機において記憶されているビット
列との関連づけてブロック同期化を定めるための第２ビ
ット列である。

ドイツ連邦共和国特許筒２２１９０１６号に、受信機に
おいてクロックパルスの位相を、受信したデータブロッ
クのビットクロックパルスの位相位置へ同期させる方法
が開示されている。

この方法によればビットクロックパルスとブロック同期
化とを同時に定めるだめに、ビット列がＮ個の並列接続
された相関器に加えられる。

この場合この相関器に所属のシフトレジスタは、互いに
オフセットされるシフトクロックパルス列によシ制御さ
れる。

ノイズ電圧、過渡状態およびフェーゾングおよびそれら
から生ずる位相ジッタの影響によシ障害を受けた受信デ
ータ信号からビットクロックパルスを再生してブロック
同期化を行なうたで め、位相同期化は、著しく短かい時間間隔内は著しく不
正確であるかまたは達成することができない。さらに相
関器を設けるため回路構成が著しく複雑になシ、さらに
それ以外の装置を設けないため相関信号を評価すべき時
点を、例えばノイズによるエラーを有する同期化を回避
するために、定めることができない。

さらにＶイソ連邦共和国特許比ユ公報第６０１２０７５
号は、ビットクロックパルスモ受信したデータ信号から
取り出すようにしたビット同期化用の回路装置を開示し
ている。この目的のために個々のビット（０から３６０
度）の全位相範囲が細分化された間隔（いわゆる位相窓
）へ分割されている。測定期間中テ、細分化間隔へ割ｇ
当てられた瞬時の位相値の形成の数が（側縁計数器によ
シ）記憶される。細分化間隔（位相窓）の数は、ＡＮＤ
回路と組み合わされた分周回路に；り定められる。これ
らの回路が、異なる位相窓の数の逆数にもとづいて位相
のずらされたパルス列を形成する。

計数器がこれらの回路の出力側と接続され、所属の細分
化間隔（位相窓）に到来した受信データ信号の側縁の数
を計数する。測定期間の終りにビットクロックパルスの
位相が、最大の側縁数を有する細分化間隔の位相値に相
応する、評価された位相によシ補正される。

この目的のためによシ多いビットクロックパルスが分周
回路を介して計数器および切シ換えスイッチへ測定期間
の終りに供給され、この場合、順方向計数器が作動され
る。位相のずらされたパルス列のため常に、最大位置に
達する唯１つの計数器だけが設けられ、後置接続された
符号変換器を用いて２進数が計数位置に割シ当てられ、
その２進数がメモリに記憶される。スイッチ切り換えお
よび最大数の側縁を有する細分化間隔に相応するしたが
って位相同期ビットクロックパルスに相応する記憶され
た２進数の読み出しは、制御論理回路により制御され、
受信したビットクロックパルスは評価された位相値にも
とづいて補正される。

発明が解決しようとする問題点 この種の回路装置は次の欠点を有する、即ち受信したデ
ータ信号からのビットクロックパルスを再生する泥め、
このデータ信号の位相ジッタが即ち理想的には等間隔で
あるその有意瞬間毎の変動が、位相の評価される値の決
定に対して影響を与える欠点を有する。具体的には、フ
ェージングの結果ビットエラー率が許容できないくらい
の高い値をとるため、無線伝送接続路において頻ばんな
再同期化が必要とされる。

本発明の目的は、位相変動がビットクロックの決定に影
響を与えないようにしかつデータ信号の異なる種々の変
調形式に対しても使用できるようにした、データブロッ
クのビット同期化を保証する方法を提供することである
。

問題点を解決するための手段 この課題は特許請求の範囲第１項の特徴部分に示された
構成によシ達成される。

公知のドイツ連邦共和国特許第２２１９０１６号および
ドイツ連邦共和国特許出願公開公報筒３０１２０７５号
に記載の方法と比較して、本発明の方法はデータ信号に
対する変調法の方式に関係なく適用できる利点を有する
。ドイツ連邦共和国特許出願公開公報第３０１２０７５
号に記載の回路装置と比較して、本発明の方法を実施す
る装置は、回路構成が簡単になる利点を有する。ビット
クロックパルスが、プリセット可能な時間間隔の間中に
交番する、プリセット可能な最小数のサンプル値を有す
る第１ビット列の比較から得らえるため、位相ジッタに
起因する変動がビットクロックパルスに対してほとんど
影響を与えることがなくなる。比較過程の間中にプリセ
ット可能な時間間隔（時間窓）○シフトが行なえるため
、短時間のクロックパルスの欠落は同期化過程の中断を
生ぜさせない。

ドイツ連邦共和国特許第２２１９０１６号公報に記載の
方法と比較して本発明の方法は次の利点を有する、即ち
決定されるビットクロックパルスにもとづいてビット同
期を、ブロック同期化を決定するための第２ビット列に
よシ連続的に検査することができる利点を有する。

特許請求の範囲第２項に示された構成は次の利点を有す
る、即ち平均の位相値の決定によシブ−タブロックビッ
トの側縁間の中央位置へサンプリング時点をシフトでき
る利点を有する。

特許請求の範囲第６項に示された装置はそれほどの回路
構成の複雑さしか要求せずさらに簡単に集積化すること
ができる。

実施例の説明 次に本発明の実施例につき図面を用いて説明する。本発
明の方法を、これがコードレス電話セットに用いられる
場合に対して説明する。コードレス電話において基地局
とこれに所属の移動局との間の情報の伝送は、無線通話
路を介して行なわれる。基地局は公衆通話線路へまたは
構内交換機へ接続機器を介して接続され、その結果、ユ
ーザーは公衆電話回路網へ接続される。

基地局と移動局とは無線通話路を介して相互に接続され
るため、当該の固定の接続機器からのユーザーの自由行
動範囲は近似的に２００メートルだけ拡大される。

ドイツ連邦共和国においては、４０の無線通話路が情報
の伝送のために利用可能であシ、この無線通話路は９　
Ｑ　Ｑ　ＭＨｚの周波数範囲に設けられている。接続を
望む時は空きの無線゛伝送通話路のサーチが開始されて
この通話路が袖捉される。移動局において無線通話路に
対するサーチはクレードルスイッチ（ｃｒａｄｌｅ−ｓ
ｗｉｔｃｈ　）の操作によシ開始される。移動局と基地
局との間に伝送されるべきメツ七−ゾを他のいかなる近
接のコードレス電話セットにより傍受されないに とを保証するためおよび／または料金の割り当てを確実
に行なうために、両局はそれぞれ符号装置を有する。こ
の符号装置において移動局における符号と基地局におけ
る符号とが組になって接伏され電話使用者の加入者番号
には依存しないようにされている。空きの無線通話路に
対するサーチとその結果得られる無線接続の形成との間
中、照合番号が両局間で交換される。

接続が形成されると、両方の局の一方が空いていること
の見出された無線伝送通話路を捕捉して送信機を作動し
その照合番号上、データテレグラムとしてこの伝送通話
路を介して伝送する。このデータテレグラムの各伝送後
に、当該の相手局からの肯定応答テレグラムが待機され
る。呼び出された局は全部の無線伝送チャネルを走査し
てデータテレグラムを探して、割シ当てられた照合番号
と一致する照合番号を含むデータテレグラムが受信され
ると、呼び出し局へ肯定応答テレグラムを返信する。

上述のテレグラムは、連続して伝送される電種のビット
列を含む。交番するハーフビットの第１のビット列は例
えば１６ビツトから成シ、局におけるビットクロックパ
ルスの決定のために用いられる。続いてブロック同期化
を行なうための第２のビット列が伝送される。この第２
のビット列は例えば８ビツトの長さを有しチャネル番号
をその情報内容として有する。ブロック同期化のため）
Ｃチャネル番号を用いることによシ、後続のデータブロ
ックの開始が識別され、他方、有利な電界強度状態の場
合に受信局が、適切な電界強度レベルを有する近接チャ
ネルへ接続されることが回避される。データブロック脛 は例えば２０ビツトを有し、さら無線接続の形成中の照
合番号を含む。さらに１２ビツトのチ二ッジ列をこのデ
ータブロックに付加することができる。このチエツクビ
ット列は有効情報内でのビットエラーの検出および補正
のために用いられる。この目的のために例えばマトリク
ス−パリティ法が、チエツク列の１２ビツトのために用
いられる。

通話中に両局間で、聴取されない音量による照合番号の
交換を行なうことができる。この場合、このテレグラム
は、聴取されない帯域外シグナリング信号として伝送さ
れる。既に述べたようにデータテレグラムは、第１ビッ
ト列を含むため、ビット同期化は通話中も確実に行なわ
れる。

ビット同期化は、コードレス電話セットの基地局にも移
動局にも設けられるプログラム制御される制御装置を用
いても行なうことができる。

次に本発明の方法を第１図に示されている制御装置の実
施例を用いて説明する。この制御装置においては、本発
明の理解のためには重要でない両局のコンポーネントは
示されていない。

クロックパルス発生器ＴＧのクロックパルスが、並列に
接続されたＮ個の遅延素子ｖ１．・・・。

Ｖ　Ｎへ加えられる。クロックパルスを発生するだめシ
て、両局中に設けられるマイクロプロセッサの内部クロ
ックパルスを用いることもできる。

各遅延素子ｖ１．・・・、ＶＮの出力側は第１のＤフリ
ップ７０ツブＤ１．・・・、ＤＮのクロックパルス入力
側へ接続されている。これらの第１のＤフリップ７０ツ
ブの各データ入力側は反転出力側と接続されている。各
第１ＤフリップフロップＤ１．・・・、ＤＮの非反転出
力側は、排他ＯＲ回路Ａ１．・・・、ＡＮの第１人力惧
ｊと接続されている。テレグラムＲｘＤは各排他ＯＲ回
路ＡＩ、・・・、ＡＮの第２入力側へ加えられる。各排
他ＯＲ回路ＡＩ、・・・、ＡＮの出力側］は第２のＤフ
リップフロップＤ１１．・・・、ＤｉＮのデータ入力側
と接続されている。第２のＤフリップフロップのクロッ
クパルス入力側は各遅延素子ｖ１．・・・、ＶＮの出力
側と接続されている。各第２ＤフリップフロップＤ１１
．・・・、ＤｌＮ（７）出力側は単安定マルチバイブレ
ータＭ１．・・・。

ＭＮの反転入力側および非反転入力側と接続されている
。各単安定マルチバイブレータＭ１゜・・・、ＭＮの出
力側は第１計数器ｚ１．・・・、　　ＺＮのリセット入
力側と接続されている。各計数器Ｚ１．・・・、ＺＮの
クロックパルス入力側は、その所属の遅延素子ｖ１．・
・・、ＶＮの出力側と接続されている。

次に第１図の回路装置の動作を、第２図に示されている
時間ダイヤグラムを用いて説明する。

時点ｔｏにおいて第１ＤフリップフロップＤ１．・・・
・・、ＤＮの各１つがその１”状態にある。第１Ｄフリ
ップフロップＤ１．・・・、ＤＮは、遅延素子ｖ１．・
・・、ＶＮの出力側に現われる位相のシフトされたクロ
ックパルスＴ１．・・・、ＴＮ（７）周波数を、１：２
に分周する。第１Ｄ　：ｙ　ＩＪツプフロツゾＤＩ、・
・・、ＤＮの出力側の信号Ａがディジタル信号ＲｘＤの
期待される状態を与える。

排他ＯＲ回路Ａ１．・・・、ＡＮにおいて、信号Ａによ
り与えられた期待状態がディジタル信号ＲｘＤの実際の
状態と比較され、排他ＯＲ回路Ａ１．・・・、ＡＮの出
力側における信号Ｂは、２つの信号ＡおよびＲｘＤのう
ちの１つが１”状態にあると検出される時にだけ、”１
”状態におかれる。

第２ＤフリップフロップＤ１１．・・・、ＤｌＮによシ
この比較の結果が、遅延素子ｖ１．・・・。

ＶＮの出力側におけるクロックパルス信号Ｔの側縁時点
において、記憶される。第２のＤフリップフロップＤ１
１．・・・、ＤｉＮの出力側における信号Ｅが、プリセ
ットされる時間間隔（測定間隔）の間中に一定の有意状
態を有すると、単安定マルチバイブレータＭ１．・・・
、ＭＮはトリガされず計数器ｚ１．・・・、ＺＮは順方
向計数を行なう。

同期化ビット（第１ビット列）はビット間隔の中心で遷
移を有するため所定数の”１ｎ〜サンプルと”０″−サ
ンプルは、クロックパルスＴ１．・・・、ＴＮのサンプ
リングパルスの位相位置に関係なく、第１ビット列のサ
ンプリング中に行なわｎる。それぞれのサンプル変化の
数は計数器Ｚ１．・・・、ＺＮによシ計数され、これら
の計数器Ｚ１．・・・、ＺＮのうちの１つがプリセット
可能な最小数を示すと直ちに、このクロックパルスが位
相同期クロックパルスとして用いられる。

例えば第１ビット列が、クロックパルス周波数が等しく
位相のシフトされた３つのクロックパルスＴ１．・・・
　Ｔ３によシサンプリングされると、かつ１つのクロッ
クパルスの位相位置が同期化ビットの中心における遷移
側縁と一致すると、このクロックパルスは交番スる”０
”および”１”レベルの要求を満たさず、そのため位相
同期ビットクロックパルスとして用いられない。他方、
残りの２つのクロックパルスは同期化ビットの中心の遷
移側線に対して６０°の間隔に位置しておシ、そのため
２つのクロックパルスのうちの一方が位相同期ビットク
ロックパルスとして用いられる。

計数器Ｚ１．・・・、ＺＮのうちの１つがプリセット可
能な最小値に達すると、他の計数器の実際の計数位置を
検査することができる。もし３つの計数器ｚ１．ｚ２．
ｚ３が用いられると、異なる種々の場合が生じ得る。

実際の計数位置にもとづいて次のことと前提とすること
ができる、即ち短時間後（（２つの他の計数器が、６つ
のクロックパルスの各々が位相同期ビットクロックパル
スとして用いることができるように、プリセット可能な
最小値を越えることが前提とされる。

位相位置の一層の改善は本発明による方法を修正するこ
となく達成することができる。

１つの計数器だけを短時間後にプリセット可能な最小値
に達することが期待される時は、２つのクロックパルス
の平均の位相値が、位相位置の改善の目的でクロックパ
ルス位相から決定することができて、さらに平均の位相
値を有するクロックパルスが位相同期ビットクロックパ
ルスとして用いることができる。両方の計数器のいずれ
もプリセット可能な最小値に達しないことが期待される
時は、第１計数器に割り当てられるビットクロックパル
スを位相同期ビットクロックパルスとして用いる。

例えば同期化ビットの数が１６の時は、連続するビット
列において生ずる交番する”０”および”１”レベルの
最小数は、２５に設定することができる。

第６図は障害の場合の同期化過程を示す。時点ｔよにお
いて障害が発生してそのため”期待の”信号Ａと受信さ
れた信号ＲＸＤとが異なる有意状態會有する。信号Ｅは
”１”状態に変化して、例えば単安定マルチバイブレー
タＭ１をトリガし計数器Ｚ　ｉ　ｉ　ＩＪ上セツトる。

測定期間中に計数器ｚ１がプリセット可能な計数位置に
達すると、計数器Ｚ１に割り当てられるビットクロック
パルスが、障害にもかかわらず、位相同期ビットクロッ
クパルスとして用いられる。

本発明による同期化法は、９期待の”信号Ａの有意状態
と受信ディジタル信号ＲｘＤとが、プリセット可能な時
間間隔（測定間隔）中に常に等しくない時にも、用いる
ことができる。

クロックパルスがマイクロプロセッサ（フロ　７ダラム
制御される制御装置）の内部クロックパルスから取シ出
される場合は、２．５μｓの３２のクロックパルスサイ
クルに対する連続的中断の最小間隔は、６ＭＩＨ３の水
晶を用いる時は、それぞれ８０μｓに達する。この８０
μｓの中断間隔は処理の都合上その間隔長さの２倍に増
加されて、このクロックパルスがテレグラムのサンプリ
ングのために用いられる。位相範囲を６０゜の位相間隔
（細分化間隔）に細分化するために、ビットの位相範囲
にわたシ均等に配分されている少くとも６つのクロック
パルスが必要とされる。同期化ビットのビット長さはこ
の場合は９６０μｓである。

発明の効果 本発明によシ、異なる変調法に対して適用できる、かつ
位相ジッタに起因する変動の影響を受けない、かつ短時
間のクロックパルスの欠落も同期化過程の中断を生ぜさ
せない、データブロックの同期化の構成が提供される。

【図面の簡単な説明】

第１図は本発明の方法を実施する回路図、第２図は障害
のない同期化の場合の第１図の実施例における信号の時
間ダイヤグラム図、第３図は障害時の同期化の場合の第
１図の実施例における信号の時間ダイヤグラム図を示す
。 ＴＧ・・クロックパルス発生器、■１．・・・。 ＶＮ・・遅延素子、Ｄ１、・・・、ＤＮ・・第１Ｄフリ
ップフロップ、Ａ１．・・・、ＡＮ・・排他ＯＲ回路、
Ｄｌ１、・・・、ＤｌＮ・・ｉ２Ｄフリップ７０ツブ、
Ｍ１、・・・、ＭＮ・・単安定マルチバイブレータ、ｚ
１、・・・、ＺＮ・・計数器

Claims (1)

1. 【特許請求の範囲】 １、受信機においてデータブロックのビット同期化を保
   証する方法であつて、この場合データブロックに先行し
   て、データブロックのビット用のビットクロックパルス
   を定めるための交番する“０”および“１”レベルを有
   する第１ビット列と、受信機中に記憶されているビット
   列に関連づけてブロック同期化を定めるための第２ビッ
   ト列とを順次連続して送信するようにした、受信機にお
   いてデータブロックの同期化を保証する方法において、
   第１ビット列を、受信機中で発生される、クロックパル
   ス周波数の等しいかつ位相のシフトされたＮ個のクロッ
   クパルス（Ｔ１、・・・、ＴＮ）を用いてサンプリング
   するようにし、この場合、個々のビット間隔の全体の位
   相範囲を細分化された間隔に分割するようにし、第１ビ
   ット列のサンプル値変化の数がプリセット可能な時間間
   隔中にプリセット可能な最小値を有するものとして検出
   された場合のクロックパルス（Ｔ１、・・・、ＴＮ）を
   、位相同期ビットクロックパルスとして用いるようにし
   たことを特徴とする受信機においてデータブロックのビ
   ット同期化を保証する方法。 ２、同数のサンプル値変化を検出したクロックパルス（
   Ｔ１、・・・、ＴＮ）の場合は、平均の位相値をクロッ
   クパルスの位相から求めるようにし、さらに該平均の位
   相値を有するクロックパルスを位相同期ビットクロック
   パルスとして用いるようにした特許請求の範囲第１項に
   記載のデータブロックのビット同期化を保証する方法。 ３、受信機においてデータブロックのビット同期化を保
   証する装置であつて、この場合、データブロックに先行
   して、データブロックのビット用のビットクロックパル
   スを決定するための交番する“０”および“１”レベル
   を有する第１ビット列と、受信機中に記憶されているビ
   ット列に関連づけてブロック同期化を決定するための第
   ２ビット列とを連続的に送信するようにした、受信機に
   おいてデータブロックの同期化を保証する装置において
   、第１ビット列を、受信機中で発生される、クロックパ
   ルス周波数の等しいかつ位相のシフトされたＮ個のクロ
   ックパルス（Ｔ１、・・・、ＴＮ）を用いてサンプリン
   グするようにし、この場合、個々のビット間隔の全体の
   位相範囲を細分化された間隔に分割するようにし、第１
   ビット列のサンプル値変化の数がプリセット可能な時間
   間隔中にプリセット可能な最小値を有するものとして検
   出された場合のクロックパルス（Ｔ１、・・・、ＴＮ）
   を、位相同期ビットクロックパルスとして用いるように
   構成するために、クロックパルス発生器（ＴＧ）のクロ
   ックパルスをＮ個の並列接続された遅延素子（Ｖ１、・
   ・・、ＶＮ）へ加えるようにし、さらに各遅延素子（Ｖ
   １、・・・、ＶＮ）の出力側を第１Ｄフリップフロップ
   （Ｄ１、・・・、ＤＮ）のクロックパルス入力側と接続
   し、該第１Ｄフリップフロップのデータ入力側を第１Ｄ
   フリップフロップの反転出力側と接続し、さらに該第１
   Ｄフリップフロップ（Ｄ１、・・・、ＤＮ）の非反転出
   力側を排他ＯＲ回路（Ａ１、・・・、ＡＮ）の第１入力
   側と接続し、デイジタル信号（Ｒ×Ｄ）を排他ＯＲ回路
   の第２入力側へ加えるようにし、さらに各排他ＯＲ回路
   （Ａ１、・・・、ＡＮ）の出力側を第２Ｄフリップフロ
   ップ（Ｄ１１、・・・Ｄ１Ｎ）のデータ入力側と接続し
   、該第２Ｄフリップフロップのクロック入力側を各遅延
   素子（Ｖ１、・・・、ＶＮ）の出力側と接続し、各第２
   Ｄフリップフロップの出力側を単安定マルチバイブレー
   タ（Ｍ１、・・・、ＭＮ）の入力側と接続し、該単安定
   マルチバイブレータの出力側を計数器（Ｚ１、・・・、
   ＺＮ）のリセット入力側と接続し、各計数器（Ｚ１、・
   ・・、ＺＮ）のクロックパルス入力側を各遅延素子（Ｖ
   １、・・・、ＶＮ）の出力側と接続し、位相同期ビット
   クロックパルスの選択を計数器（Ｚ１、・・・、ＺＮ）
   の計数位置にもとづいて行なうことを特徴とするデータ
   ブロックのビット同期化を保証する装置。 ４、ビット同期化を、コードレス電話セットの基地局お
   よび所属の移動局に設けられているプログラム制御方式
   の制御装置を用いて行なうよりにした特許請求の範囲第
   ３項に記載のデータブロックのビット同期化を保証する
   装置。