JPS63169846A - フレ−ムパルス発生方式 - Google Patents
フレ−ムパルス発生方式Info
- Publication number
- JPS63169846A JPS63169846A JP62001426A JP142687A JPS63169846A JP S63169846 A JPS63169846 A JP S63169846A JP 62001426 A JP62001426 A JP 62001426A JP 142687 A JP142687 A JP 142687A JP S63169846 A JPS63169846 A JP S63169846A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- signal
- synchronizing
- pattern
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 230000008054 signal transmission Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 108010076504 Protein Sorting Signals Proteins 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はフレームパルス発生方式に関し、特に無線ディ
ジタル伝送通信システムにおけるフレームパルスの発生
方式に関するものである。
ジタル伝送通信システムにおけるフレームパルスの発生
方式に関するものである。
１未に玉
従来のフレーム同期パルスの発生方式においては、第４
図にそのフレーム同期パル・スの発生パターンの例を示
す如く、当該フレームパターンが１フレームを単位とし
て固定となっている。この例では、１フレ一ム期間内に
等間隔に発生するフレーム同期パルスが８個配列された
構成であり、その固定パターンがｒｌｌｏｌｏｌｌｏＪ
となる様になっている。
図にそのフレーム同期パル・スの発生パターンの例を示
す如く、当該フレームパターンが１フレームを単位とし
て固定となっている。この例では、１フレ一ム期間内に
等間隔に発生するフレーム同期パルスが８個配列された
構成であり、その固定パターンがｒｌｌｏｌｏｌｌｏＪ
となる様になっている。
この様に、従来のフレームパルスの発生方式で社フレー
ム同期パターンが１フレームを単位として固定となって
いるので、試験伝送等を行う際に、ある種の特定の固定
パターンを伝送する必要がある場合等において、入力信
号列とフレーム同期パターンとの間に非常に強い相関性
が生じることがある。そのために、当該入力信号列に対
して擬似同期引込み現象を生じ易く、よって正確なフレ
ーム同期を確立することが不可能になるという欠点を有
している。
ム同期パターンが１フレームを単位として固定となって
いるので、試験伝送等を行う際に、ある種の特定の固定
パターンを伝送する必要がある場合等において、入力信
号列とフレーム同期パターンとの間に非常に強い相関性
が生じることがある。そのために、当該入力信号列に対
して擬似同期引込み現象を生じ易く、よって正確なフレ
ーム同期を確立することが不可能になるという欠点を有
している。
発明の目的
そこで、本発明は従来の如き上述した欠点を解決すべく
なされたものであって、その目的とするところは、フレ
ーム同期パターンと非常に強い相関性を有して擬似同期
引込み現象を招来する様なケースをできるだけ少なりシ
得るようにしたフレームパルス発生方式を提供すること
にある。′ｌ匪匹皇１ 本発明によれば、１フレームがｎ個（ｎは２以上の整数
）のフレーム同期パルスからなるフレームパルスの発生
方式であって、フレーム同期パルスの基本パターンを発
生するフレーム同期パルス発生回路と、１フレーム中の
特定のＮ個（Ｎはｎ〉Ｎ２２を満足する整数）のフレー
ム同期パルスの位置においてＭフレーム（Ｍは２以上の
整数）を周期とする制御信号を発生する制御信号発生回
路とを設け、前記基本パターンを有するフレーム同期パ
ルスを前記制御信号により制御して１フレーム中の特定
のＮ個のフレーム同期パルスがＭフレームを周期として
変化するフレームパルスを発生するようにしたことを特
徴とするフレームパルス発生方式が得られる。
なされたものであって、その目的とするところは、フレ
ーム同期パターンと非常に強い相関性を有して擬似同期
引込み現象を招来する様なケースをできるだけ少なりシ
得るようにしたフレームパルス発生方式を提供すること
にある。′ｌ匪匹皇１ 本発明によれば、１フレームがｎ個（ｎは２以上の整数
）のフレーム同期パルスからなるフレームパルスの発生
方式であって、フレーム同期パルスの基本パターンを発
生するフレーム同期パルス発生回路と、１フレーム中の
特定のＮ個（Ｎはｎ〉Ｎ２２を満足する整数）のフレー
ム同期パルスの位置においてＭフレーム（Ｍは２以上の
整数）を周期とする制御信号を発生する制御信号発生回
路とを設け、前記基本パターンを有するフレーム同期パ
ルスを前記制御信号により制御して１フレーム中の特定
のＮ個のフレーム同期パルスがＭフレームを周期として
変化するフレームパルスを発生するようにしたことを特
徴とするフレームパルス発生方式が得られる。
実施例
以下に図面を用いて本発明の詳細な説明する。
第１図は本発明の実施例のフレームパルスを発生する送
信側のブロック図であり、第３図は第１図のブロックの
動作タイムチャートの１例である。
信側のブロック図であり、第３図は第１図のブロックの
動作タイムチャートの１例である。
尚、本実施例では説明の便宜上Ｎ＝２．Ｍ＝４とし、フ
レーム構成は従来例（第４図）と同様に１フレーム中に
８個のフレーム同期パルスを等間隔に配列した場合につ
いて説明するものとする。
レーム構成は従来例（第４図）と同様に１フレーム中に
８個のフレーム同期パルスを等間隔に配列した場合につ
いて説明するものとする。
図において、分周回路１０１は多重化クロック１０を入
力としてフレーム同期パルスの位置情報である分周信号
１１を出力する。同期パターン発生回路１０２はこの分
周信号１１を基に１フレームを周期とする同期パターン
信号１２を発生する（第３図参照）。パルス発生回路１
０３はこの同期パターン信号１２を基に１フレーム中の
Ｎ（＝２）個の特定の同期パルス位置においてＭ （＝
４）フレームを周期とする制御信号１３を出力する。
力としてフレーム同期パルスの位置情報である分周信号
１１を出力する。同期パターン発生回路１０２はこの分
周信号１１を基に１フレームを周期とする同期パターン
信号１２を発生する（第３図参照）。パルス発生回路１
０３はこの同期パターン信号１２を基に１フレーム中の
Ｎ（＝２）個の特定の同期パルス位置においてＭ （＝
４）フレームを周期とする制御信号１３を出力する。
Ｅ Ｘ −ＯＲ（Ｅｘｃｌｕｓｉｖｅ −ＯＲ）ゲート
１０４は同期パターン信号１２と制御信号１３との排他
的論理和をとった同期パターン信号１４（第３図参照）
を出力する。すなわち、１フレーム中のＮ （−２）個
の特定のフレーム同期パルスがＭ（＝４）フレームを周
期として変化する信号となる。多重化回路１０５は入力
信号１５に当該同期パターン信号１４を分周信＠１１の
制御に基づき多重化を行い、多重化信号１６として出力
する。
１０４は同期パターン信号１２と制御信号１３との排他
的論理和をとった同期パターン信号１４（第３図参照）
を出力する。すなわち、１フレーム中のＮ （−２）個
の特定のフレーム同期パルスがＭ（＝４）フレームを周
期として変化する信号となる。多重化回路１０５は入力
信号１５に当該同期パターン信号１４を分周信＠１１の
制御に基づき多重化を行い、多重化信号１６として出力
する。
第２図はかかる同期パターン信号を含んだ多重化信号を
受信する受信回路のブロック図である。
受信する受信回路のブロック図である。
この受信側回路において、分離回路２０１は分周回路２
０１の出力信号２１すなわち、受信入力信号２８の中の
フレーム同期パルスの位置を示す信号を基に受信入力信
号２８よりフレーム同期パルスを分離し、受信同期パタ
ーン信号２５を出力する。
０１の出力信号２１すなわち、受信入力信号２８の中の
フレーム同期パルスの位置を示す信号を基に受信入力信
号２８よりフレーム同期パルスを分離し、受信同期パタ
ーン信号２５を出力する。
比較回路２０６は受信同期パターン信号２５と受信側に
て発生させた同期パターン信号２４とを比較して比較信
号２６を出力する。判定回路２０７は比較信号２６を基
にフレーム同期が確立したかどうかの判定を行い、判定
信号２７を出力する。すなわち、受信したフレーム同期
パターンと受信側にて発生させたフレーム同期パターン
とを比較することにより、フレーム同期が確立したがど
うかの判定どしている。分周回路２０１は比較信号２６
と判定信号２７の制御のもとに受信入力クロック２０よ
り、受信入力信号２８の中のフレーム同期パルスの位置
を示す分局信号２１を出力する。
て発生させた同期パターン信号２４とを比較して比較信
号２６を出力する。判定回路２０７は比較信号２６を基
にフレーム同期が確立したかどうかの判定を行い、判定
信号２７を出力する。すなわち、受信したフレーム同期
パターンと受信側にて発生させたフレーム同期パターン
とを比較することにより、フレーム同期が確立したがど
うかの判定どしている。分周回路２０１は比較信号２６
と判定信号２７の制御のもとに受信入力クロック２０よ
り、受信入力信号２８の中のフレーム同期パルスの位置
を示す分局信号２１を出力する。
同期パターン発生回路２０２は分周信号２１を基に１フ
レームを周期とする同期パターン信号２２を発生する。
レームを周期とする同期パターン信号２２を発生する。
制御信号発生回路２０３はフレーム同、ＩＩ引込み過程
の最初のフレームにおいては、１フレーム中の特定の同
期パルスの位置における分離信号２５を初期値とし、上
記以外の過程においては、１フレーム前の自回路内での
値を基準として同期パターン信号２２を基に１フレーム
中のＮ（＝２）個の特定の同期パルスの位置でＭ（−４
＞フレームを周期とした制御信号２３を出力する。
の最初のフレームにおいては、１フレーム中の特定の同
期パルスの位置における分離信号２５を初期値とし、上
記以外の過程においては、１フレーム前の自回路内での
値を基準として同期パターン信号２２を基に１フレーム
中のＮ（＝２）個の特定の同期パルスの位置でＭ（−４
＞フレームを周期とした制御信号２３を出力する。
ＥＸ−ＯＲゲート２０４は同期パターン信号２２と制御
信号２３との排他的論理和をとった同期パターン信号２
４を出力する。
信号２３との排他的論理和をとった同期パターン信号２
４を出力する。
こうすることにより、）フレーム中の特定のＮ個のフレ
ーム同期パルスがＭフレームを周期として変化するパタ
ーンを有するフレーム同期信号が得られることになる。
ーム同期パルスがＭフレームを周期として変化するパタ
ーンを有するフレーム同期信号が得られることになる。
このことは、換言すれば、フレーム同期信号が実質上基
本フレーム同期パターンの周期のＭ倍（４倍）だけ長く
なった周期を有することになり、従来におけるフレーム
同期パターンと非常に相関性の強い入力信号列に対して
も、実質的に相関性がなくなることになるので、擬似的
な同期引込みが防止可能となるものである。
本フレーム同期パターンの周期のＭ倍（４倍）だけ長く
なった周期を有することになり、従来におけるフレーム
同期パターンと非常に相関性の強い入力信号列に対して
も、実質的に相関性がなくなることになるので、擬似的
な同期引込みが防止可能となるものである。
尚、Ｍ及びＮの値や１フレーム中の同期パルスの個数等
については、上記実施例に限定されることなく種々の改
変が可能であることは明白である。
については、上記実施例に限定されることなく種々の改
変が可能であることは明白である。
発明の効果
叙上の如く、本発明によれば、１フレーム中の特定のＮ
個のフレーム同期パルスをＭフレームを周期とするパタ
ーン信号とすることにより、非常に相関性の強い固定パ
ターンの信号伝送に対しても、擬似同期引込み動作を回
避できるという効果がある。
個のフレーム同期パルスをＭフレームを周期とするパタ
ーン信号とすることにより、非常に相関性の強い固定パ
ターンの信号伝送に対しても、擬似同期引込み動作を回
避できるという効果がある。
第１図は本発明の実施例のフレームパルス発生方式に適
用される送信回路ブロック図、第２図は同じく受信回路
ブロック図、第３図は第１図のブロックの動作を示すタ
イムチャート、第４図は従来のフレームパルスの発生態
様を示すタイムチャートである。 主要部分の符号の説明 １０２・・・・・・同期パターン発生回路１０３・・・
・・・パルス発生回路 １０４・・・・・・ＥＸ−ＯＲゲート １０５・・・・・・多重化回路
用される送信回路ブロック図、第２図は同じく受信回路
ブロック図、第３図は第１図のブロックの動作を示すタ
イムチャート、第４図は従来のフレームパルスの発生態
様を示すタイムチャートである。 主要部分の符号の説明 １０２・・・・・・同期パターン発生回路１０３・・・
・・・パルス発生回路 １０４・・・・・・ＥＸ−ＯＲゲート １０５・・・・・・多重化回路
Claims (1)
- １フレームがｎ個（ｎは２以上の整数）のフレーム同期
パルスからなるフレームパルスの発生方式であって、フ
レーム同期パルスの基本パターンを発生するフレーム同
期パルス発生回路と、１フレーム中の特定のＮ個（Ｎは
ｎ＞Ｎ≧１を満足する整数）のフレーム同期パルスの位
置においてＭフレーム（Ｍは２以上の整数）を周期とす
る制御信号を発生する制御信号発生回路とを設け、前記
基本パターンを有するフレーム同期パルスを前記制御信
号により制御して１フレーム中の特定のＮ個のフレーム
同期パルスがＭフレームを周期として変化するフレーム
パルスを発生するようにしたことを特徴とするフレーム
パルス発生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62001426A JP2693758B2 (ja) | 1987-01-07 | 1987-01-07 | フレームパルス発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62001426A JP2693758B2 (ja) | 1987-01-07 | 1987-01-07 | フレームパルス発生方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63169846A true JPS63169846A (ja) | 1988-07-13 |
| JP2693758B2 JP2693758B2 (ja) | 1997-12-24 |
Family
ID=11501129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62001426A Expired - Fee Related JP2693758B2 (ja) | 1987-01-07 | 1987-01-07 | フレームパルス発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2693758B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63292841A (ja) * | 1987-05-26 | 1988-11-30 | Hitachi Ltd | フレ−ム同期方式 |
| JPH0273740A (ja) * | 1988-09-09 | 1990-03-13 | Nippon Hoso Kyokai <Nhk> | フレーム同期方式 |
| WO1993026106A1 (en) * | 1992-06-18 | 1993-12-23 | Oki Electric Industry Co., Ltd. | Maximum likelihood sequence estimating device and method therefor |
| JPH07226730A (ja) * | 1993-12-16 | 1995-08-22 | Nec Corp | データ伝送方式 |
| JPH08195740A (ja) * | 1995-01-18 | 1996-07-30 | Nec Corp | ビット同期回路 |
| EP1041126A2 (en) | 1999-04-01 | 2000-10-04 | Seiko Epson Corporation | Method for ink jet recording or non-absorbing recording medium |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60041222D1 (de) | 1999-01-20 | 2009-02-12 | Panasonic Corp | Verfahren und vorrichtung zur datenübertragung, und verfahren und vorrichtung zum datenempfang |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5610040U (ja) * | 1979-07-04 | 1981-01-28 | ||
| JPS5726946A (en) * | 1980-07-24 | 1982-02-13 | Fujitsu Ltd | Frame synchronizing system |
-
1987
- 1987-01-07 JP JP62001426A patent/JP2693758B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5610040U (ja) * | 1979-07-04 | 1981-01-28 | ||
| JPS5726946A (en) * | 1980-07-24 | 1982-02-13 | Fujitsu Ltd | Frame synchronizing system |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63292841A (ja) * | 1987-05-26 | 1988-11-30 | Hitachi Ltd | フレ−ム同期方式 |
| JPH0273740A (ja) * | 1988-09-09 | 1990-03-13 | Nippon Hoso Kyokai <Nhk> | フレーム同期方式 |
| WO1993026106A1 (en) * | 1992-06-18 | 1993-12-23 | Oki Electric Industry Co., Ltd. | Maximum likelihood sequence estimating device and method therefor |
| JPH07226730A (ja) * | 1993-12-16 | 1995-08-22 | Nec Corp | データ伝送方式 |
| JPH08195740A (ja) * | 1995-01-18 | 1996-07-30 | Nec Corp | ビット同期回路 |
| EP1041126A2 (en) | 1999-04-01 | 2000-10-04 | Seiko Epson Corporation | Method for ink jet recording or non-absorbing recording medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2693758B2 (ja) | 1997-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4694472A (en) | Clock adjustment method and apparatus for synchronous data communications | |
| US4626913A (en) | Chroma burst derived clock regenerator for teletext decoder | |
| GB1488939A (en) | Framing in data handling apparatus | |
| KR880003494A (ko) | 비트 동기화 회로 및 그 방법 | |
| US3775685A (en) | Apparatus for automatically checking pulse-distortion correction in a signal channel | |
| US3754102A (en) | Frame synchronization system | |
| JPS63169846A (ja) | フレ−ムパルス発生方式 | |
| RU2155452C2 (ru) | Устройство восстановления синхронизации для синхронной цифровой иерархической системы передачи данных | |
| KR100487191B1 (ko) | 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치 | |
| US2927965A (en) | Automatic phasing system for multichannel | |
| EP0066622B1 (en) | Method and apparatus for demodulating differentially encoded phase modulated data transmissions | |
| GB2113940A (en) | Data transmission system | |
| US4498167A (en) | TDM Communication system | |
| EP0338668A2 (en) | Frequency clock synchronisation | |
| US3548104A (en) | Method of synchronization in binary communication systems | |
| KR20010062128A (ko) | 제 1 유형의 국과 제 2 유형의 국을 포함하는 송신 시스템및 동기화 방법 | |
| JP3268335B2 (ja) | 付加情報多重化装置および方法 | |
| JP2871644B2 (ja) | Ｐｈｓコードレスホン | |
| SU853802A2 (ru) | Адаптивное устройство синхрони-зАции гЕНЕРАТОРОВ СЕТи СВ зи | |
| SU496689A1 (ru) | Способ фазировани сигналов подчиненных станций в цифровой системе св зи | |
| JPH05219051A (ja) | スクランブル信号多重化方式 | |
| JPH0254642A (ja) | 標本化クロック位相制御システム | |
| JPS6372236A (ja) | スクランブル回路 | |
| JPH08335921A (ja) | Ｔｆｔｓ通信同期回路 | |
| JPH03277030A (ja) | スクランブル回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |