KR100487191B1 - 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치 - Google Patents

시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치 Download PDF

Info

Publication number
KR100487191B1
KR100487191B1 KR10-2003-0031166A KR20030031166A KR100487191B1 KR 100487191 B1 KR100487191 B1 KR 100487191B1 KR 20030031166 A KR20030031166 A KR 20030031166A KR 100487191 B1 KR100487191 B1 KR 100487191B1
Authority
KR
South Korea
Prior art keywords
clock
user
time division
digital video
video signal
Prior art date
Application number
KR10-2003-0031166A
Other languages
English (en)
Other versions
KR20040098863A (ko
Inventor
김찬열
고준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0031166A priority Critical patent/KR100487191B1/ko
Priority to US10/651,745 priority patent/US7203240B2/en
Priority to DE602004021531T priority patent/DE602004021531D1/de
Priority to EP04008084A priority patent/EP1478119B1/en
Priority to JP2004145518A priority patent/JP3869431B2/ja
Publication of KR20040098863A publication Critical patent/KR20040098863A/ko
Application granted granted Critical
Publication of KR100487191B1 publication Critical patent/KR100487191B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야
본 발명은 디지털 비디오 영상 처리에 관한 것으로 특히 디지털 비디오 영상의 송수신시의 동기화 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 송신부에서 소정의 수를 가지는 사용자 클럭 코드를 삽입하여 전송하고 수신부에서는 사용자 클럭 코드와 수신부의 기준 클럭을 이용하여 동기화된 클럭을 복원하는 클럭 복원 방법 및 상기 방법에 사용되는 송/수신 장치를 제공하는데 그 목적이 있음.
3. 발명의 해결 방법의 요지
본 발명은, 디지털 영상 신호를 시간 분할 다중화(TDM :Time Division Multiplex)하여 송수신시의 클럭 복원 방법에 있어서, 상기 디지털 영상 신호에 대한 시간 분할 다중화(TDM :Time Division Multiplex)시 소정의 수의 사용자 클럭 코드를 삽입하여 전송하는 제 1 단계; 상기 제 1 단계에서 전송된 시간 분할 다중화된 디지털 영상 신호를 수신하여 상기 시간 분할 다중화된 디지털 영상 신호로부터 상기 소정의 수의 사용자 클럭 코드를 감지하여 추출하는 제 2 단계; 기준 클럭을 카운팅하는 제 3 단계; 및 상기 제 2 단계에서 감지된 상기 소정의 수의 사용자 클럭 코드와 상기 제 3 단계의 카운팅 값을 이용한 LMS(Least Mean Squre) 알고리즘을 통해 송신 클럭을 복원하는 제 4 단계를 포함함.
4. 발명의 중요한 용도
본 발명은 디지털 영상 송수신장치 등에 이용됨.

Description

시간 분할 다중화된 디지털 영상 신호의 사용자 클럭 코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는 송/수신 장치{Method for Clock Recovery by Using User Clock Code at TDM MPEG TS and Transmitting/Receiving Apparatus For the Method}
본 발명은 디지털 비디오 영상 처리에 관한 것으로 특히 디지털 비디오 영상의 송수신시의 동기화 방법에 관한 것이다.
대부분의 신호 전송 시스템에서는 비변조된 클럭 신호를 포함한 바이너리 디지털 신호 형태로 데이터를 송수신 한다. 이 경우 흔히 신호 사이에 타이밍 스큐(timing skew) 문제가 발생하므로 디지털 데이터 송수신시스템은 디지털 데이터로부터 타이밍 스큐 문제를 해결 함과 동시에 데이터를 정확하게 복원해야만 한다. 이를 실현하기 위해 클럭 복원 회로(clock recovery circuit)가 사용되고 있으며, 정확한 클럭 복원을 위해서 PLL(Phase Locked Loop)이 널리 사용되고 있다.
여기서, PLL(Phase-Locked Loop)이란 위상 잠금 장치를 의미하며, 송신해온 신호의 위상을 동기(synchronization) 시키는 위상동기루프(회로)를 말한다. 위상동기란 기준신호원에 관해 일정한 위상각에서 동작하도록 발진기 또는 주기신호발생기를 제어하는 것을 말하며, 위상동기루프는 디지털 피변조파의 동기복조, 코히어런트 반송파의 추적, 임계의 연장, 비트(bit)의 동기, 심벌의 동기 등에 사용된다. 위상동기는 입력과 출력을 독립적으로 수행할 수 있는 엘러스틱 스토어(ES:elastic store)에 의해 전송로의 지연변동이나 흐트러짐에 따른 입력신호의 위상변동을 흡수해 특정한 시간위치에 입력신호의 프레임 위상을 맞추는 것을 말한다.
도 1 은 일반적인 PLL 루프의 일실시예 구성도이다.
도 1 에 도시된 바와 같이, 일반적인 PLL 루프는 위상/주파수 감지기(Phase/Frequency Detector)(11), 루프 필터(12) 및 전압 제어 발진기(13)를 포함하여 구성된다.
일반적 PLL 루프를 이용하여 전송된 데이터에서 클럭을 추출 하는 방법은 도 1을 참조하여 설명하면 다음과 같다. 외부로부터 입력 데이터가 들어오면 위상/주파수 감지기(Phase/Frequency Detector)(11)에서 입력 데이터의 클럭 성분을 추출하고 전압 제어 발진기(VCO : Voltage Controlled Oscillator)(13)와의 위상을 비교하여 그 위상 오차를 루프 필터(12)의 입력으로 인가한다. 그리고, 루프 필터(12)는 위상/주파수 감지기(Phase/Frequency Detector)(11)로부터 입력되는 에러 신호를 걸러내는데 사용하는 한편 PLL의 피드백 루프(feed-back loop)를 보상하여 전압 제어 발진기(13)을 제어하여 위상이 정확히 동기된 클럭을 추출한다.
그러나, 이와 같은 PLL을 이용한 클럭 복원 회로는 가변적인 데이터율(RATE)에 따라 각각 다른 전압 제어 발진기(아날로그 소자)를 사용해야 함으로 그 복잡성이 증대되고, 세팅 포인트 또한 아날로그 컨트롤이므로 민감하여 정확한 위상 동기를 맞추기 위해 노력이 배가된다. 게다가 구현 방법도 상용화된 데이터율의 클럭 추출 장치가 아니면 구현하기가 대단히 힘들다.
또한, 방송 및 통신 환경에서는 각기 다른 데이터율에서 클럭을 추출할 필요가 있는데, PLL을 이용하는 등의 종래의 기술을 이용하면 데이터율이 변화될 때마다 하드웨어 자체를 바꾸거나 부가적인 하드웨어를 필요로 하는 등의 문제점이 있다.
본 발명은, 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, 송신부에서 소정의 수를 가지는 사용자 클럭 코드를 삽입하여 전송하고 수신부에서는 사용자 클럭 코드와 수신부의 기준 클럭을 이용하여 동기화된 클럭을 복원하는 클럭 복원 방법 및 상기 방법에 사용되는 송/수신 장치를 제공하는데 그 목적이 있다.
또한, 본 발명은, TDM 된 MPEG TS 신호의 오버헤드에 소정의 수를 가지는 사용자 클럭 코드를 MPEG TS의 PCR(peak cell rate)과 같은 기능을 하도록 첨가하여 수신부에서 LMS(Least Mean Squre) 알고리즘에 따른 최대한의 근사치를 이용해서 원하는 고정 범위(lock range)를 얻을 수 있는 방법을 제시한다.
상기의 목적을 달성하기 위한 본 발명은, 디지털 영상 신호를 시간 분할 다중화(TDM :Time Division Multiplex)하여 송수신시의 클럭 복원 방법에 있어서, 상기 디지털 영상 신호에 대한 시간 분할 다중화(TDM :Time Division Multiplex)시 소정의 수의 사용자 클럭 코드를 삽입하여 전송하는 제 1 단계; 상기 제 1 단계에서 전송된 시간 분할 다중화된 디지털 영상 신호를 수신하여 상기 시간 분할 다중화된 디지털 영상 신호로부터 상기 소정의 수의 사용자 클럭 코드를 감지하여 추출하는 제 2 단계; 기준 클럭을 카운팅하는 제 3 단계; 및 상기 제 2 단계에서 감지된 상기 소정의 수의 사용자 클럭 코드와 상기 제 3 단계의 카운팅 값을 이용한 LMS(Least Mean Squre) 알고리즘을 통해 송신 클럭을 복원하는 제 4 단계를 포함한다.
또한, 본 발명은, 디지털 영상 신호를 입력받아 병력 구조로 입력받아 이를 직렬 신호로 변환하는 병/직렬 변환기; 상기 직렬 신호로 변환된 디지털 영상 신호를 TDM(Time Division Multiplex)된 프레임으로 생성하기 위한 프레임 생성기; 직렬 전송에 있어서 전송되는 데이타의 신뢰성을 검증하기 위한 CRC(Cyclic Redundancy Check)를 생성하여 상기 프레임 생성기에 전달하기 위한 CRC 생성기; 상기 TDM된 프레임을 송신하기 위한 송신부; 및 송신 장치 내의 구성 부분들에 대한 클럭을 제공하기 위한 기준 클럭으로 구성된 일반적인 디지털 영상 신호의 시간 분할 다중화 송신 장치에 있어서, 상기 기준 클럭을 이용하여 동기화를 위한 소정의 수의 사용자 클럭 코드를 생성하여 상기 프레임 생성기에 전달하는 사용자 클럭 생성기를 더 포함하는 것을 특징으로 하는 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭 코드를 이용한 클럭 복원 방법에 사용되는 송신 장치를 제공한다.
또한, 본 발명은, 시간 분할 다중화된 디지털 영상 신호를 수신하는 수신 장치에 있어서, 상기 시간 분할 다중화된 디지털 영상 신호를 수신하여 사용자 클럭 코드를 감지하여 추출하는 사용자 클럭 코드 감지기; 상기 수신 장치의 클럭을 제공하는 기준 클럭; 상기 기준 클럭을 카운팅하여 그 값을 전달하는 계수기; 및 상기 사용자 클럭 코드 감지기에서 감지한 상기 사용자 클럭 코드와 상기 계수기에서의 카운팅 값을 이용한 LMS 알고리즘에 의해 동기화된 클럭을 추출하는 클럭 추출기를 포함하는 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭 코드를 이용한 클럭 복원 방법에 사용되는 수신 장치를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다. 도면에서 동일한 구성요소들에 대해서는 비록 다른 도면에 표시되더라도 가능한 한 동일한 참조번호 및 부호로 나타내고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
도 2 는 본 발명에 따른 클럭 복원 방법을 사용하기 위해 사용자 코드를 삽입하기 위한 MPEG TS 송신부의 일실시예 구성도이다.
도 2 에 도시된 바에 따르면, 일반적인 MPEG TS(Motion Picture Expert Group Transmission Stream)을 입력받아 이를 직렬 신호로 변환하는 병/직렬 변환기(21), 직렬화된 MPEG TS 신호를 TDM(Time Division Multiplex)된 프레임으로 생성하기 위한 프레임 생성기(24), 시리얼 전송에서 데이타의 신뢰성을 검증하기 위한 CRC(Cyclic Redundancy Check) 생성기(23), 생성된 TDM 프레임을 송신하기 위한 송신부(26) 및 각각의 구성부분에 대한 기준 클럭(22)으로 구성된 일반적인 MPEG TS 송신 장치에 기준 클럭을 이용하여 동기화를 위한 사용자 클럭을 생성하는 사용자 클럭 생성기(25)를 더 포함하여 구성된다.
이와 같은 구성을 가지는 본 발명에 따른 MPEG TS 송신부에서는 N개의 사용자 클럭 코드(User Clock Code)를 TDM화된 MPEG 프레임(Frame) 내에 삽입한다. 그리고, TDM화된 MPEG 프레임(Frame)에 있어서 N개의 사용자 클럭 코드(User Clock Code)는 프레임 오버헤드의 싱크 바이트(Sync Byte)뒤에 일반적으로 위치한다. 또한, 이러한 사용자 클럭 코드는 "0"과 "1"이 반복되는 패턴(patten)으로 구성된다. 여기서, N의 갯수는 MPEG TS인 경우, 대략 ±3PPM의 안정도를 유지해야 하기 때문에 적절하게 계산하여 삽입한다. 이 계산 방법 및 그 값의 예에 대해서는 후술하는 <수학식 1> 내지 <수학식 16>의 설명을 통해 상세히 살펴보기로 한다.
우선, 대략의 값만을 살펴보면, N의 갯수는 전송 클럭과 기준(Reference) 클럭과의 비에 의해 결정되며 일반적으로 대략 500 - 1000비트(Bit)의 오버헤드(overhead)을 갖게 되는데, 통상의 MPEG TS 신호일 경우는 데이터가 연속적으로 들어오므로 최초 초기상태에서 약 3 - 4 프레임에만 사용자 클럭 코드을 삽입하여도 그 값을 계산할 수 있다.
도 3 은 본 발명에 따른 MPEG TS 수신부의 클럭 복원 장치에 대한 일실시예 구성도이다. 도 3 에 도시된 바에 따르면, 본 발명에 따른 MPEG TS 수신부의 클럭 복원 장치는 TDM(Time Division Multiplex)된 프레임을 수신하여 사용자 클럭 코드를 감지하여 추출하는 사용자 클럭 코드 감지기(31), MPEG TS 수신부의 기준 클럭(33), 기준 클럭(33)을 카운팅하여 그 값을 전달하는 계수기(34) 및 사용자 클럭 코드 감지기(31)와 계수기(34)로부터의 클럭 정보에 따라 동기화된 클럭을 추출하는 클럭 추출기(32)를 포함한다.
특히, 클럭 추출기(32)는 도 4에서 좀 더 상세히 도시하고 있다. 즉, 사용자 클럭 코드 감지기(31)로부터 평균 사용자 클럭(mean user clock)을 검출하는 평균 사용자 클럭 검출기(41), 계수기(34)로부터 평균 기준 클럭(mean reference clock)을 검출하는 평균 기준 클럭 검출기(42) 및 평균 사용자 클럭 검출기(41)와 평균 기준 클럭 검출기(42)의 클럭 정보에 따라 동기화된 클럭을 추출하는 클럭 연산부(43)를 포함한다.
이하는 클럭 연산부(43)에서의 클럭 추출을 위한 LMS(Least Mean Squre) 알고리즘에 대해 살펴본다.
우선, 사용자 클럭 코드 감지기(31)로부터의 사용자 클럭 코드 Xi 및 계수기(34)로부터의 기준 클럭의 카운터 값 Yi 를 P 집합으로 표현하면 <수학식 1>과 같다.
이를 lms 최적화(best fit)에 의해서 mn 과 bn 은 <수학식 2>와 <수학식 3>으로 나타낼 수 있다.
여기서,
그리고, 이상적인(지터가 없는(jitter-free) 경우) 기준 클럭값을 X'로, 영평균(zero-mean) 잡음 벡터를 n으로 표시한다. 그러면,
로 제시된다.
그리고, 간단하게 bn을 "0"으로 가정한다. bn의 유한한 값은 단지 기준 클럭에서 전체적인 천이(Shift)와 대응되므로 "0"으로 가정하는 것도 큰 문제가 되지 않는다.
그러면, <수학식 2>는 다음과 같다.
여기서,
그리고, <수학식 6>을 <수학식 5>에 대입하면,
그리고, <수학식 4>를 적용하면,
여기서, m 은 잡음이 없는 경우의 기울기(slope)이다. 그래서, Y=mX'+b 이다. 그리고, 이다.
이제 <수학식 8>의 우항의 밑변을 β라고 하면,
와 같이 쉽게 변한다.
그리고,
가 된다.
그리고, ni들이 가우시안(Gaussian)이고 독립적(Independent)이라고 가정하면, <수학식 12>의 한부분은 쉽게 아래와 같이 추측된다.
여기서, 는 기준 클럭의 잡음의 표준 편차이고, N은 크다고 가정한다. 그러면, <수학식 13>의 면에서 본 <수학식 12>는
와 같다.
여기서, 최악의 에러는 가장 먼 점에서 발생하는 것이 명백하다.
평균값은 <수학식 15>와 같게 된다.
이상은 수신된 마지막 N점들에서 LMS 최적화를 수행하여 얻어지는 에러의 표준을 위한 수식으로 이미 알려진 것이다. 여기서, 사전에 정의된 값인 안에서 쉽게 에러 편차를 떨어뜨리는데 필요한 LMS 점들의 숫자를 쉽게 계산할 수 있다.
상기의 <수학식 16>을 이용해서 시스템 설계를 해보면, 1us 의 오차를 갖는 27Mhz 의 기준 클럭에서 200ns의 지터 한계(jitter limit)를 가지는 시스템을 설계한다면 N= 84*(1us/200ns)*1 = 2100 point 정도의 사용자 클럭 코드가 필요하다.
이상의 과정을 통해 본 발명에 따른 클럭 복원 방법을 수행할 경우, 고정 시간(LOCK TIME)은 다소 길어질 수 있다. 그러나, 이는 영상신호에서는 그리 문제가 되지 않는다. 왜냐하면 길어진다는 의미도 대략 1ms 이내이기 때문이다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은, TDM 된 MPEG TS 신호의 오버헤드에 소정의 수를 가지는 사용자 클럭 코드를 MPEG TS의 PCR(peak cell rate)과 같은 기능을 하도록 첨가하여 수신부에서 기존의 PLL 회로에 비해 하드웨어적인 요구 사항이 감소하며, 정확하고 손쉽게 송신 클럭을 복원할 수 있는 효과가 있다.
또한, 본 발명은, 수신부의 기준 클럭을 프로그램 클럭(중앙 처리 장치에 의해 클럭의 제어가 가능)을 사용할 경우 하드웨어의 변경(Modify)없이 소프트웨어의 업그래이드만으로 클럭을 변화시킬수가 있으므로, 다양한 데이터율(data rate)의 디지털 영상 송수신 시스템에서 매뉴얼적으로 쉽게 설정가능하도록 하는 효과가 있다.
도 1 은 일반적인 PLL 루프의 일실시예 구성도.
도 2 는 본 발명에 따른 클럭 복원 방법을 사용하기 위해 사용자 코드를 삽입하기 위한 MPEG TS 송신부의 일실시예 구성도.
도 3 은 본 발명에 따른 MPEG TS 수신부의 클럭 복원 장치에 대한 일실시예 구성도.
도 4 는 본 발명에 따른 MPEG TS 수신부의 클럭 복원 장치에서 클럭 추출기에 대한 일실시예 상세 구성도.

Claims (6)

  1. 디지털 영상 신호를 시간 분할 다중화(TDM :Time Division Multiplex)하여 송수신시의 클럭 복원 방법에 있어서,
    상기 디지털 영상 신호에 대한 시간 분할 다중화(TDM :Time Division Multiplex)시 소정의 수의 사용자 클럭 코드를 삽입하여 전송하는 제 1 단계;
    상기 제 1 단계에서 전송된 시간 분할 다중화된 디지털 영상 신호를 수신하여 상기 시간 분할 다중화된 디지털 영상 신호로부터 상기 소정의 수의 사용자 클럭 코드를 감지하여 추출하는 제 2 단계;
    기준 클럭을 카운팅하는 제 3 단계; 및
    상기 제 2 단계에서 감지된 상기 소정의 수의 사용자 클럭 코드와 상기 제 3 단계의 카운팅 값을 이용한 LMS(Least Mean Squre) 알고리즘을 통해 송신 클럭을 복원하는 제 4 단계를 포함하는 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭 코드를 이용한 클럭 복원 방법.
  2. 제 1 항에 있어서, 상기 제 1 단계의 소정의 수는,
    하기 <수학식 17>과 같은 것을 특징으로 하는 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭 코드를 이용한 클럭 복원 방법.
    여기서, N은 사용자 클럭 코드의 갯수, 는 기준 주파수 클럭 잡음의 표준 편차, 는 사전에 정의된 지터의 한계값, m은 잡음없는 경우의 기울기.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 소정의 수의 사용자 클럭 코드는,
    상기 시간 분할 다중화된 디지털 영상 신호에서 프레임 오버헤드의 싱크 바이트(Sync Byte)뒤에 위치하도록 하는 것을 특징으로 하는 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭 코드를 이용한 클럭 복원 방법.
  4. 디지털 영상 신호를 입력받아 병력 구조로 입력받아 이를 직렬 신호로 변환하는 병/직렬 변환기; 상기 직렬 신호로 변환된 디지털 영상 신호를 TDM(Time Division Multiplex)된 프레임으로 생성하기 위한 프레임 생성기; 직렬 전송에 있어서 전송되는 데이타의 신뢰성을 검증하기 위한 CRC(Cyclic Redundancy Check)를 생성하여 상기 프레임 생성기에 전달하기 위한 CRC 생성기; 상기 TDM된 프레임을 송신하기 위한 송신부; 및 송신 장치 내의 구성 부분들에 대한 클럭을 제공하기 위한 기준 클럭으로 구성된 일반적인 디지털 영상 신호의 시간 분할 다중화 송신 장치에 있어서,
    상기 기준 클럭을 이용하여 동기화를 위한 소정의 수의 사용자 클럭 코드를 생성하여 상기 프레임 생성기에 전달하는 사용자 클럭 생성기를 더 포함하는 것을 특징으로 하는 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭 코드를 이용한 클럭 복원 방법에 사용되는 송신 장치.
  5. 시간 분할 다중화된 디지털 영상 신호를 수신하는 수신 장치에 있어서,
    상기 시간 분할 다중화된 디지털 영상 신호를 수신하여 사용자 클럭 코드를 감지하여 추출하는 사용자 클럭 코드 감지기;
    상기 수신 장치의 클럭을 제공하는 기준 클럭;
    상기 기준 클럭을 카운팅하여 그 값을 전달하는 계수기; 및
    상기 사용자 클럭 코드 감지기에서 감지한 상기 사용자 클럭 코드와 상기 계수기에서의 카운팅 값을 이용한 LMS 알고리즘에 의해 동기화된 클럭을 추출하는 클럭 추출기를 포함하는 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭 코드를 이용한 클럭 복원 방법에 사용되는 수신 장치.
  6. 제 5 항에 있어서, 상기 클럭 추출기는,
    상기 사용자 클럭 코드 감지기에서 감지한 사용자 클럭 코드를 이용해서 평균 사용자 클럭(mean user clock)을 검출하는 평균 사용자 클럭 검출기;
    상기 계수기에서의 카운팅 값을 이용해서 평균 기준 클럭(mean reference clock)을 검출하는 평균 기준 클럭 검출기; 및
    상기 평균 사용자 클럭과 상기 평균 기준 클럭을 이용하여 LMS 알고리즘에 의해 동기화된 클럭을 추출하는 클럭 연산부를 포함하는 것을 특징으로 하는 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭 코드를 이용한 클럭 복원 방법에 사용되는 수신 장치.
KR10-2003-0031166A 2003-05-16 2003-05-16 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치 KR100487191B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2003-0031166A KR100487191B1 (ko) 2003-05-16 2003-05-16 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치
US10/651,745 US7203240B2 (en) 2003-05-16 2003-08-29 Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus used for the method
DE602004021531T DE602004021531D1 (de) 2003-05-16 2004-04-02 Verfahren zur Taktrückgewinnung mit einem Benutzertaktkode in einem TDM digitalen Videosignal und Sende-/Empfangsvorrichtung zu diesem Verfahren
EP04008084A EP1478119B1 (en) 2003-05-16 2004-04-02 Method of recovering clock signal using user clock code in TDM digital video signal and transmitting/receiving apparatus user for the method
JP2004145518A JP3869431B2 (ja) 2003-05-16 2004-05-14 時分割多重化された映像信号の使用者クロックコードを用いたクロック復元方法及びその方法に使用される送／受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0031166A KR100487191B1 (ko) 2003-05-16 2003-05-16 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치

Publications (2)

Publication Number Publication Date
KR20040098863A KR20040098863A (ko) 2004-11-26
KR100487191B1 true KR100487191B1 (ko) 2005-05-04

Family

ID=33028878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0031166A KR100487191B1 (ko) 2003-05-16 2003-05-16 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치

Country Status (5)

Country Link
US (1) US7203240B2 (ko)
EP (1) EP1478119B1 (ko)
JP (1) JP3869431B2 (ko)
KR (1) KR100487191B1 (ko)
DE (1) DE602004021531D1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8073040B1 (en) * 2004-08-20 2011-12-06 Altera Corporation Serial communications control plane with optional features
US7835366B2 (en) * 2005-11-01 2010-11-16 Ciena Corporation Three-way message exchange clock synchronization
US7492732B2 (en) * 2005-11-01 2009-02-17 Nortel Networks Limited Differential clock recovery in packet networks
EP2153663B1 (en) * 2007-06-12 2012-12-26 Thomson Licensing Automatic compensation of a delay of a synchronization signal in a packet switching network
KR100913400B1 (ko) * 2007-07-24 2009-08-21 고려대학교 산학협력단 직렬 송수신 장치 및 그 통신 방법
WO2010053021A1 (ja) 2008-11-05 2010-05-14 ザインエレクトロニクス株式会社 送信装置、受信装置、及び通信システム
KR20130081388A (ko) * 2012-01-09 2013-07-17 삼성전자주식회사 메모리 장치와 이의 동작 방법
GB2499261B (en) * 2012-02-10 2016-05-04 British Broadcasting Corp Method and apparatus for converting audio, video and control signals
CN106658017B (zh) * 2016-10-26 2019-08-02 北京集创北方科技股份有限公司 图像压缩和解压缩方法、图像处理方法及相关装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855996A (en) * 1988-08-03 1989-08-08 American Telephone And Telegraph Company Time division multiplex arrangement
US4885741A (en) * 1988-08-03 1989-12-05 American Telephone And Telegraph Company Data communication arrangement with embedded matrix switch
JPH0630066A (ja) 1992-07-10 1994-02-04 Matsushita Electric Ind Co Ltd データ復号装置
US5696800A (en) * 1995-03-22 1997-12-09 Intel Corporation Dual tracking differential manchester decoder and clock recovery circuit
JPH0946321A (ja) 1995-08-01 1997-02-14 Fujitsu Ltd データ通信方法及び装置
US6307868B1 (en) * 1995-08-25 2001-10-23 Terayon Communication Systems, Inc. Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops
US5751702A (en) * 1995-12-05 1998-05-12 Stanford Telecommunications, Inc. Network protocol for wireless broadband ISDN using ATM
AU2002213447A1 (en) 2000-11-30 2002-06-11 Arraycomm Llc Training sequence for a radio communications system
CA2376971A1 (en) * 2001-03-16 2002-09-16 Silicon Image, Inc. Combining a clock signal and a data signal
US20030058890A1 (en) 2001-09-18 2003-03-27 Ritchie, John A. MPEG program clock reference (PCR) delivery for support of accurate network clocks

Also Published As

Publication number Publication date
JP3869431B2 (ja) 2007-01-17
EP1478119B1 (en) 2009-06-17
KR20040098863A (ko) 2004-11-26
US7203240B2 (en) 2007-04-10
US20040228407A1 (en) 2004-11-18
DE602004021531D1 (de) 2009-07-30
JP2004343770A (ja) 2004-12-02
EP1478119A2 (en) 2004-11-17
EP1478119A3 (en) 2006-02-08

Similar Documents

Publication Publication Date Title
KR100547831B1 (ko) 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치
US5661765A (en) Receiver and transmitter-receiver
US7511762B2 (en) Generation of a frame synchronized clock for a wireless video receiver
EP1183781B1 (en) Data clock recovery circuit
KR101419892B1 (ko) 수신기 및 이를 포함하는 통신 시스템
US7580494B2 (en) Low wander timing generation and recovery
KR100487191B1 (ko) 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치
JP2006222957A (ja) データ周波数によって位相オフセットを調節するクロック復元装置及び方法
US20190332139A1 (en) Clocking Synchronization Method and Apparatus
EP3975456B1 (en) Clock synchronization device, optical transmitter and method
JP3064867B2 (ja) データ受信装置
US7366207B1 (en) High speed elastic buffer with clock jitter tolerant design
US20210391974A1 (en) Reception device and transmission and reception system
KR100247349B1 (ko) 심볼타이밍복구장치
JPH04326826A (ja) 時分割多重無線通信のキャリア周波数およびシンボルタイミングの同期方式
CN114826539B (zh) 无参考时钟的时钟数据恢复装置及其方法
TWI768690B (zh) 無參考時脈之時脈資料回復裝置及其方法
KR101364171B1 (ko) 무선 전송 시스템에서 단말의 클럭 복원 장치 및 방법
US7409020B1 (en) Technique for filter-enhanced clock synchronization
JP5942526B2 (ja) 映像データ送信装置、映像データ送信方法及び光通信ネットワークシステム
JP2850692B2 (ja) フレーム同期装置
JP3388331B2 (ja) テレビジョン信号送信装置及び受信装置
JPS62128235A (ja) 送信端局装置
KR20010063670A (ko) 2 위상 입력 클럭으로 수신된 데이터 열을 송신 클럭으로동기화하기 위한 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160330

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee