WO2010053021A1 - 送信装置、受信装置、及び通信システム - Google Patents

送信装置、受信装置、及び通信システム Download PDF

Info

Publication number
WO2010053021A1
WO2010053021A1 PCT/JP2009/068405 JP2009068405W WO2010053021A1 WO 2010053021 A1 WO2010053021 A1 WO 2010053021A1 JP 2009068405 W JP2009068405 W JP 2009068405W WO 2010053021 A1 WO2010053021 A1 WO 2010053021A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
bit rate
unit
data
training
Prior art date
Application number
PCT/JP2009/068405
Other languages
English (en)
French (fr)
Inventor
浩伸 秋田
誠一 小沢
洋平 石曽根
賢 三浦
Original Assignee
ザインエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ザインエレクトロニクス株式会社 filed Critical ザインエレクトロニクス株式会社
Priority to ES09824721T priority Critical patent/ES2394262T3/es
Priority to KR1020107007519A priority patent/KR101307101B1/ko
Priority to EP09824721A priority patent/EP2211524B1/en
Priority to US12/808,598 priority patent/US8363771B2/en
Priority to JP2010536739A priority patent/JP5374514B2/ja
Priority to CN2009801008972A priority patent/CN101919228B/zh
Publication of WO2010053021A1 publication Critical patent/WO2010053021A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/10—Arrangements for initial synchronisation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence

Definitions

  • the present invention relates to a transmission device, a reception device, and a communication system including them.
  • CDR clock data recovery
  • the receiving device performs a process of confirming the changed bit rate transmitted from the transmitting device, and the transmitting device performs serial data including the changed bit rate after the processing. Send the signal to the receiver.
  • Non-Patent Document 1 a high-speed serial signal line and a low-speed control signal line capable of bidirectional communication are provided.
  • a command for bit rate confirmation can be transmitted and received by a control signal line for bidirectional communication.
  • the above-described conventional technique requires a control circuit for enabling two-way communication, the circuit scale increases, and signals (commands) transmitted from the transmission device and the reception device collide on the transmission line. There is a problem that a complicated protocol must be set. On the other hand, there is one that employs a configuration in which two control signal lines in the direction from the transmission device to the reception device and from the reception device to the transmission device are separately provided. Since it connects, it is not preferable.
  • the present invention has been made to solve the above-described problems, and has an object to provide a transmission device, a reception device, and a communication system that have a simple configuration and can reliably check the bit rate after the change.
  • the communication system of the present invention includes the following transmission device and reception device. That is, the transmission device of the present invention includes a signal transmission unit that transmits a serial data signal in which a clock is embedded to the reception device, and a clock when the bit rate of the serial data signal to be transmitted by the signal transmission unit is changed.
  • a change notification transmission instructing unit that outputs a control signal to the signal transmitting unit so that a serial data signal that is a constant value over a period of a constant multiple of the period of time is transmitted to the receiving device by the signal transmitting unit;
  • the training data generating unit for generating training data for confirming the changed bit rate in the receiving device and sending the training data to the receiving device by the signal transmitting unit; It is characterized by providing.
  • the receiving device of the present invention includes a signal receiving unit that receives a serial data signal embedded with a clock from the transmitting device, and a serial data signal received by the signal receiving unit in a period that is a constant multiple of the clock cycle.
  • the received signal constant value determining unit for determining whether the serial data signal is a constant value by the received signal constant value determining unit, the bit rate after the change from the transmission device
  • a clock recovery unit for receiving the training data for confirming and confirming the changed bit rate.
  • the serial data signal that is a constant value over a period of a constant multiple of the clock cycle is generated.
  • the receiving device that has received the serial data signal receives the training data from the transmitting device and changes it when it is determined that the serial data signal has a constant value over a period of a constant multiple of the clock cycle.
  • the process shifts to a process for checking the bit rate later. Therefore, the receiving device recognizes the change in the bit rate by receiving the serial data signal without receiving the signal indicating that the bit rate is changed from the transmitting device, and confirms the bit rate after the change. Can be migrated. For this reason, the bit rate after the change can be reliably confirmed by the conventional simple configuration without increasing the number of control signal lines or enabling bidirectional communication.
  • the communication system of the present invention is characterized by including the following transmission device and reception device. That is, the transmission device of the present invention further includes a training start determination unit that receives and inputs a training start request signal indicating that training data for confirming the changed bit rate from the reception device is requested. When the training start request signal is received from the receiving device by the training start determining unit, the training data generating unit causes the signal transmitting unit to send the training data to the receiving device.
  • the receiving device of the present invention confirms the bit rate after the change when the received signal constant value determining unit determines that the serial data signal is a constant value over a period of a constant multiple of the clock cycle. It further includes a training start signal requesting unit that sends out a training start request signal for requesting training data to be transmitted and requests the training data from the transmission device.
  • the reception device determines that the serial data signal is a constant value, that is, after confirming the change of the bit rate, sends a training start request signal to the transmission device and transmits
  • the apparatus receives the training start request signal and sends training data to the receiving apparatus.
  • the transmission device transmits the training data to the reception device. Therefore, before the receiving apparatus recognizes the change in the bit rate, it is possible to prevent the transmitting apparatus from sending out training data or data with the changed bit rate by mistake.
  • the communication system of the present invention is characterized by including the following transmission device and reception device. That is, when the signal transmission unit included in the transmission device of the present invention receives a training completion signal indicating that the confirmation of the changed bit rate is completed from the reception device by the training start determination unit, the changed bit rate The serial data signal is sent to the receiving device.
  • the training start signal request unit included in the receiving apparatus of the present invention inputs a completion notification signal indicating that the confirmation of the changed bit rate output from the clock recovery unit is completed, and responds to the completion notification signal. Then, a training completion signal is sent to the transmission device, and the transmission device is notified of the completion of the confirmation of the changed bit rate.
  • the reception device sends a training completion signal indicating completion of bit rate confirmation to the transmission device, and after the transmission device receives the training completion signal, the changed bit A serial data signal of a rate is transmitted. Therefore, it is possible to prevent the transmission device from sending the serial data signal of the changed bit rate to the reception device by mistake before the completion of the bit rate confirmation.
  • the transmitting device of the present invention inputs a parallel data signal, determines whether or not the bit rate of the parallel data signal has changed, and determines that the bit rate of the parallel data signal has changed. It further comprises a bit rate determination unit that outputs rate change information to the change notification transmission instruction unit, and the change notification transmission instruction unit outputs a control signal to the signal transmission unit when receiving the bit rate change information from the bit rate determination unit It is characterized by doing.
  • the bit rate determination unit can be configured by a phase locked loop (PLL).
  • PLL phase locked loop
  • the bit rate after the change can be surely executed with a simple configuration.
  • FIG. 1 is a configuration diagram of a communication system according to the present embodiment.
  • FIG. 2 is a timing chart showing an example of data and clock restoration.
  • FIG. 3 is a sequence diagram showing processing of the communication system.
  • FIG. 4 is a diagram illustrating a configuration of signal lines according to a modification.
  • FIG. 1 is a configuration diagram of a communication system according to the present embodiment.
  • the communication system 1 shown in this figure includes a transmission device 2 and a reception device 3.
  • the transmitter 2 and the receiver 3 are connected by a high-speed serial signal line R1 and a control signal line R2 that is slower than the high-speed serial signal line R1.
  • the high-speed serial signal line R1 is a signal line that transmits a signal transmitted from the transmission device 2 to the reception device 3.
  • the low-speed control signal line R ⁇ b> 2 is a signal line that transmits a signal transmitted from the reception device 3 to the transmission device 2.
  • the transmission device 2 includes a bit rate determination unit 21, a change notification signal instruction unit 22, a training start determination unit 23, a training data generation unit 24, and a signal transmission unit 25.
  • the transmission device 2 is a device that transmits, for example, image (video) data to the reception device 3.
  • Bit rate determination unit 21 receives the parallel data signal P data input to the transmission device 2, to determine the bit rate of the parallel data signal P data, the signal transmitting unit bit rate information S clock about the bit rate To 25.
  • the bit rate determination unit 21 when determining whether there is a change in the bit rate of the parallel data signals P data, determines that the bit rate of the parallel data signal P data has changed, the bit rate change information
  • the S change is output to the change notification signal instruction unit 22.
  • the parallel data signal P data is input to the transmission device 2 through a signal line (parallel bus) constituted by a plurality of signal lines, and data transmitted on one signal line is 1 bit per clock.
  • the number of bits per clock is not limited.
  • the change notification signal instruction unit 22 receives the bit rate change information S change output from the bit rate determination unit 21, and the serial data signal S data transmitted to the receiving device 3 is constant over a fixed multiple of the clock cycle.
  • a control signal S noti that is controlled to be a value is output to the signal transmission unit 25.
  • the training start determination unit 23 receives and inputs the training start request signal T req sent from the receiving device 3 via the control signal line R2, determines that the training starts according to the training start request signal T req , The training start signal T start is output to the training data generation unit 24. Further, the training start determination unit 23 receives and inputs the training completion signal RT end sent from the receiving device 3 via the control signal line R2, and receives the training completion signal RT end via the training data generation unit 24. Output to the signal transmitter 25. Training will be described later.
  • the training data generation unit 24 receives the training start signal T start output from the training start determination unit 23, and outputs training data T data for training to the signal transmission unit 25 in accordance with the training start signal T start . More specifically, the training data T data for training is a signal corresponding to the bit rate, for example, “1” and “0” are continuous data (training pattern) such as “1010...”. .
  • the signal transmission unit 25 receives the parallel data signal P data input to the transmission device 2 and converts the parallel data signal P data into the serial data signal S data according to the bit rate information S clock output from the bit rate determination unit 21. Then, the data is transmitted to the receiving device 3 via the high-speed serial signal line R1.
  • the signal transmission unit 25 receives the control signal S noti output from the change notification signal instruction unit 22 and sets a serial data signal to a constant value over a period of a fixed multiple of the clock cycle according to the control signal S noti. S data is generated and sent to the receiver 3 via the high-speed serial signal line R1.
  • the signal transmission unit 25 sets the serial data signal S data so as to become, for example, a low level over a constant multiple of the clock cycle.
  • the period of a certain number of times is appropriately set by the system to be configured. For example, when the maximum period of the low level of the serial data signal is set to 6 cycles of the clock, it is set to about several times that 6 cycles.
  • the signal transmission unit 25 stops the transmission of the serial data signal S data by inputting the training data T data output from the training data generation unit 24, and transmits the training data T data via the high-speed serial signal line R1. Send to the receiver 3.
  • the signal transmission unit 25 stops the transmission of the training data T data and the serial data signal S data is output. Resume sending.
  • the receiving device 3 includes a signal receiving unit 31, a received signal constant value determining unit 32, a clock recovery unit 33, and a training start signal requesting unit 34.
  • the receiving unit 3 receives the image data from the transmitting unit 2 and outputs the image data.
  • the receiving unit 3 constitutes a part of an LCD (Liquid Crystal Display) panel, for example.
  • the signal receiving unit 31 receives and inputs the serial data signal S data sent from the transmitting device 2 via the high-speed serial signal line R1, and receives the recovery clock output from the clock recovery unit 33 from the serial data signal S data. Data is acquired based on R clock (described later), and parallel received data RP data is generated. Specifically, the signal receiving unit 31 acquires accurate data from the serial data signal S data using a clock indicated by the recovery clock R clock , and generates the acquired data and clock as parallel received data RP data . The parallel reception data RP data is output to the display unit of the LCD as image data, for example. In addition, the signal receiving unit 31 outputs the input serial data signal S data to the received signal constant value determining unit 32 as the determination signal R signal .
  • the reception signal constant value determination unit 32 receives the determination signal R signal output from the signal reception unit 31 and, based on the determination signal R signal , the serial data signal S data over a period of a constant multiple of the clock cycle. Whether or not is a constant value. If the received signal constant value determination unit 32 determines that the serial data signal S data has a constant value, it outputs a training start signal RT start to the clock recovery unit 33 and the training start signal request unit 34.
  • the clock recovery unit 33 receives and inputs the serial data signal S data embedded with the clock transmitted from the transmission device 2 via the high-speed serial signal line R1, and recovers the recovery clock from the input serial data signal S data. Restore the R clock and play it back. Specifically, this will be described with reference to FIG. FIG. 2 is a timing chart showing an example of data and clock restoration. As shown in the figure, the clock recovery unit 34 adjusts the phase by comparing the phase of the recovered recovery clock edge (arrow portion in the figure) with the data edge, and is the same as the data bit rate. Regenerate the clock frequency.
  • the recovery clock R clock is used as a sampling clock for generating a parallel reception signal RP data from the serial data signal S data in the signal reception unit 31.
  • the clock recovery unit 33 When the training start signal RT start is output from the received signal constant value determination unit 32, the clock recovery unit 33 inputs the training start signal RT start and switches to the training mode.
  • the clock recovery unit 33 receives and inputs the training data T data transmitted from the transmission device 2 via the high-speed serial signal line R1, and performs training based on the training data T data .
  • the training is learning to cope with the changed serial data signal S data of the bit rate by recognizing a training pattern (for example, “1010...”) Represented in the training data T data .
  • the clock recovery unit 33 When the training is completed, the clock recovery unit 33 outputs a completion notification signal T end indicating that the training is completed to the training start signal request unit 34.
  • the training start signal request unit 34 receives the training start signal RT start output from the received signal constant value determination unit 32, and sends the training start request signal T req to the training start signal RT start via the control signal line R2. To the transmission device 2.
  • the training start signal request unit 34 also receives the completion notification signal T end output from the clock recovery unit 33, and transmits the training completion signal RT end via the control signal line R2 in response to the completion notification signal T end. Send to device 2.
  • FIG. 3 is a sequence diagram showing processing of the communication system.
  • the serial data signal S data is received by the signal receiving unit 31 of the receiving device 3, and based on the received serial data signal S data , the serial data signal S data over a period of a constant multiple of the clock cycle. Is determined to be a constant value by the received signal constant value determination unit 32 (S03).
  • a training start signal request unit 34 sends a training start request signal T req for requesting training data T data for confirming the bit rate after the change. 2 (S04).
  • the training start request signal T req transmitted from the reception device 3 is received from the training start determination unit 23 of the transmission device 2 (S05), and the training data T data is transmitted to the signal transmission unit 25 in accordance with the training start request signal T req. Is sent to the receiving device 3 (S06). Subsequently, the training data T data transmitted from the transmission device 2 is received by the clock recovery unit 33 of the reception device 3 and the bit rate is confirmed (S07). After the training by the clock recovery unit 33 is completed, a training completion signal RT end is sent to the transmission device 2 by the training start signal request unit 34 (S08).
  • the period is a constant multiple of the clock cycle.
  • the serial data signal S data which has been set to a constant value, is sent to the receiver 3.
  • the receiving device 3 that has received the serial data signal S data receives training from the transmitting device 2 when it is determined that the serial data signal S data has a constant value over a period of a constant multiple of the clock cycle.
  • the process proceeds to a process of receiving the data T data and confirming the changed bit rate.
  • the receiving device 3 recognizes the change in the bit rate by receiving the serial data signal S data without receiving the signal indicating that the bit rate is changed from the transmitting device 2 through another path, and after the change. It is possible to shift to a process for checking the bit rate. For this reason, the bit rate after the change can be reliably confirmed by the conventional simple configuration without increasing the number of control signal lines or enabling bidirectional communication.
  • the receiving device 3 sends a training start request signal T req to the transmitting device 2 after confirming that the serial data signal S data has a constant value, that is, a bit rate change, and the transmitting device 2 sends the training start request signal T req. req is received and training data T data is transmitted to the receiving device 3.
  • the transmitting device 2 sends the training data T data to the receiving device 3. Therefore, it is possible to prevent the transmission apparatus 2 from sending the training data T data by mistake before the reception apparatus 3 recognizes the change of the bit rate.
  • the receiving device 3 sends a training completion signal RT end indicating the completion of the bit rate confirmation to the transmitting device 2, and after the transmitting device 2 receives the training completion signal RT end , the serial including the changed bit rate The data signal S data is transmitted. Therefore, it is possible to prevent the transmission apparatus 2 from sending the serial data signal S data having the changed bit rate to the reception apparatus 3 by mistake before the bit rate confirmation is completed.
  • the bit rate determination unit 21 detects a change in the bit rate and determines the change in the bit rate, but the transmission device 2 receives a notification that the bit rate is changed, A change in bit rate may be detected.
  • the bit rate judgment part 21 may be comprised by PLL (Phase Locked Loop: Phase synchronous circuit).
  • PLL Phase Locked Loop
  • the PLL lock signal can be used as the bit rate change information by using the PLL lock determination function.
  • the PLL is unlocked when the bit rate of the input parallel data signal P data is changed.
  • the detection of the unlocked state in the PLL is well known and will not be described in detail. For example, it is as follows. In a phase detector (PD) in the PLL, the phase of a clock embedded in an input parallel data signal P data and a clock output from a VCO (Voltage Controlled Oscillator) are compared.
  • PD phase detector
  • the phase comparator determines that the bit rate of the parallel data signal P data has changed (detects the unlocked state)
  • the phase comparator outputs the bit rate change information S change to the change notification signal instruction unit 22.
  • serial data S data of a constant value transmitted by the transmission device 2 in addition to the normal data transmission state 0 and 1, the differential signal pair is at the same potential, or both are high impedance. Even in this state, even when the common voltage is greatly different, the receiver 3 recognizes that the resolution has been changed, so that it can be applied as an embodiment of the present invention. Further, if a period of time transmits the serial data S data of the constant value, when the receiving apparatus 3 are reliably found that outputs the RT start, the transmitting apparatus 2 serial data S data for a predetermined period transmission of a constant value After that, T data may be output before receiving T req .
  • the transmission device 2 and the reception device 3 are connected by the high-speed serial signal line R1 and the low-speed control signal line R2.
  • the signal line R3 shown in FIG. 4 two capacitors C1 and C2 are connected in series on the first signal line R4.
  • one end of each of the second signal line R5 connected to the transmission device 2 and the second signal line R6 connected to the reception device 3 is connected between the capacitance C1 and the capacitance C2 of the first signal line L4.
  • An inductor L1 is connected in series on the second signal line R5.
  • An inductor L2 is connected in series on the second signal line R6.
  • the serial data signal S data can be transmitted from the transmission device 3 to the reception device 4 and the control signal and the like can be transmitted from the reception device 3 to the transmission device 2 through one signal line R3. It can.
  • a resistance element may be connected instead of the inductors L1 and L2.
  • wired communication is used, but it can also be applied to wireless communication.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

　簡易な構成で、且つ変更後のビットレートの確認を確実に実行できる送信装置、受信装置、通信システムを提供する。通信システム１では、送信装置２においてシリアルデータ信号Ｓｄａｔａのビットレートが変更される際に、クロックの周期の一定数倍の期間に亘って一定値とされたシリアルデータ信号Ｓｄａｔａを受信装置３へと送出する。そして、そのシリアルデータ信号Ｓｄａｔａを受信した受信装置３では、クロックの周期の一定数倍の期間に亘ってシリアルデータ信号Ｓｄａｔａが一定値であると判断された場合に、送信装置２からトレーニングデータＴｄａｔａを受信して変更後のビットレートを確認する処理に移行する。

Description

送信装置、受信装置、及び通信システム
　本発明は、送信装置、受信装置、及びそれらを備える通信システムに関するものである。
　従来から、クロックデータリカバリ（ＣＤＲ：Clock Data Recovery）技術が知られている。このＣＤＲ技術では、送信装置及び受信装置の間に単方向の高速シリアル信号線及び低速制御信号線が設けられたシステムにおいて、高速シリアル信号線によってクロックが埋め込まれたシリアルデータ信号を送信装置から送出し、受信装置においてシリアルデータ信号に基づいてデータ及びクロックの復元を行う。そして、復元したクロック（リカバリクロック）を再生し、データとクロックとのエッジの位相の比較を行い位相調整を行うことで、正確なデータを取得するものである。
　ところで、送信装置から送出されるシリアルデータ信号のビットレートが変更された場合、受信装置において異常なクロックが再生され、誤ったデータが取得されることがある。このような問題を解消するために、受信装置では、送信装置から送信される変更後のビットレートを確認する処理を実施し、送信装置では、その処理の後に変更後のビットレートを含むシリアルデータ信号を受信装置へと送信する。
　上記のような処理を実施するために、送信装置と受信装置との間では、ビットレートの変更通知等のコマンドを送受信する必要がある。そこで、例えば非特許文献１に記載のディスプレイポートでは、高速シリアル信号線及び双方向通信可能な低速の制御信号線を設けている。この引用文献１に記載のディスプレイポートでは、双方向通信の制御信号線により、ビットレート確認のためのコマンドの送受信が可能となっている。
"VESA DisplayPort Standard"、図１－１、図３－１０、［online］、平成２０年１月１１日、Video Electronics Standards Association、［平成２０年１１月４日検索］、インターネット＜URL:https://fs16.formsite.com./VESA/form608559305/secure_index.html>
　しかしながら、上記従来の技術では、双方向通信を可能とするためのコントロール回路を必要とし、回路の規模が増大すると共に、送信装置及び受信装置から送信された信号（コマンド）が伝送線路上で衝突しないような複雑なプロトコルを設定しなければならないといった問題がある。これに対し、送信装置から受信装置、及び受信装置から送信装置といった方向の２本の制御信号線を別々に設ける構成を採用したものがあるが、制御信号線の増加は、コスト及び電力増加に繋がるため好ましくない。
　本発明は、上記問題点を解消する為になされたものであり、簡易な構成で、且つ変更後のビットレートの確認を確実に実行できる送信装置、受信装置、通信システムを提供することを目的とする。
　本発明の通信システムは、以下の送信装置と受信装置とを備えることを特徴とする。すなわち、本発明の送信装置は、クロックが埋め込まれたシリアルデータ信号を受信装置へ送出する信号送信部と、信号送出部により送出されるべきシリアルデータ信号のビットレートが変更される際に、クロックの周期の一定数倍の期間に亘って一定値とされたシリアルデータ信号を信号送信部により受信装置へと送出させるように、制御信号を信号送出部に出力する変更通知送信指示部と、変更通知送信指示部により制御信号が出力された後に、受信装置において変更後のビットレートを確認するためのトレーニングデータを生成し、このトレーニングデータを信号送信部により受信装置へ送出させるトレーニングデータ生成部と、を備えることを特徴とする。
　また、本発明の受信装置は、クロックが埋め込まれたシリアルデータ信号を送信装置から受信する信号受信部と、信号受信部により受信されたシリアルデータ信号が、クロックの周期の一定数倍の期間に亘って一定値であるか否かを判断する受信信号一定値判断部と、受信信号一定値判断部によってシリアルデータ信号が一定値であると判断された場合に、送信装置から変更後のビットレートを確認するためのトレーニングデータを受信して変更後のビットレートを確認するクロックリカバリ部と、を備えることを特徴とする。
　上記の送信装置及び受信装置を備える通信システムでは、送信装置においてシリアルデータ信号のビットレートが変更される際に、クロックの周期の一定数倍の期間に亘って一定値とされたシリアルデータ信号を受信装置へと送出する。そして、そのシリアルデータ信号を受信した受信装置では、クロックの周期の一定数倍の期間に亘ってシリアルデータ信号が一定値であると判断された場合に、送信装置からトレーニングデータを受信して変更後のビットレートを確認する処理に移行する。従って、受信装置では、送信装置からビットレートが変更される旨の信号を受信しなくとも、シリアルデータ信号を受信することでビットレートの変更を認識し、変更後のビットレートを確認する処理に移行することができる。そのため、制御信号線を増やしたり、双方向通信可能にしなくとも、従来の簡易な構成によって変更後のビットレートの確認を確実に実行できる。
　また、本発明の通信システムは、以下の送信装置と受信装置とを備えることを特徴とする。すなわち、本発明の送信装置は、受信装置から変更後のビットレートを確認するためのトレーニングデータを要求する旨を示すトレーニング開始要求信号を受信装置から受信して入力するトレーニング開始判断部を更に備え、トレーニングデータ生成部は、トレーニング開始要求信号を受信装置からトレーニング開始判断部により受信した場合に、トレーニングデータを信号送信部により受信装置に送出させることを特徴とする。
　また、本発明の受信装置は、シリアルデータ信号がクロックの周期の一定数倍の期間に亘って一定値であると受信信号一定値判断部により判断された場合に、変更後のビットレートを確認するためのトレーニングデータを要求するトレーニング開始要求信号を送出して、トレーニングデータを送信装置に要求するトレーニング開始信号要求部を更に備えることを特徴とする。
　上記の送信装置及び受信装置を備える通信システムでは、受信装置がシリアルデータ信号が一定値であると判断、すなわちビットレートの変更を確認した上で、トレーニング開始要求信号を送信装置に送出し、送信装置がそのトレーニング開始要求信号を受信してトレーニングデータを受信装置に送出する。これにより、受信装置においてビットレートの変更が確実に認識された後、送信装置がトレーニングデータを受信装置に送出することになる。従って、受信装置がビットレートの変更を認識する前に、送信装置が誤ってトレーニングデータや変更された後のビットレートのデータを送出することを防止できる。
　また、本発明の通信システムは、以下の送信装置と受信装置とを備えることを特徴とする。すなわち、本発明の送信装置に含まれる信号送信部は、変更後のビットレートの確認が完了した旨を示すトレーニング完了信号を受信装置からトレーニング開始判断部により受信した場合に、変更後のビットレートのシリアルデータ信号を受信装置へ送出することを特徴とする。
　また、本発明の受信装置に含まれるトレーニング開始信号要求部は、クロックリカバリ部から出力された変更後のビットレートの確認が完了した旨を示す完了通知信号を入力し、この完了通知信号に応じてトレーニング完了信号を送信装置に送出して、変更後のビットレートの確認の完了を送信装置に通知することを特徴とする。
　上記の送信装置及び受信装置を備える通信システムでは、受信装置がビットレートの確認の完了を示すトレーニング完了信号を送信装置に送出し、送信装置がそのトレーニング完了信号を受信した後に、変更後のビットレートのシリアルデータ信号を送出することになる。従って、ビットレートの確認の完了前に、送信装置が誤って変更後のビットレートのシリアルデータ信号を受信装置に送出することを防止できる。
　また、本発明の送信装置は、パラレルデータ信号を入力し、このパラレルデータ信号のビットレートに変化があるか否かを判断して、パラレルデータ信号のビットレートが変化したと判断した場合にビットレート変化情報を変更通知送信指示部に出力するビットレート判断部を更に備え、変更通知送信指示部は、ビットレート判断部からビットレート変化情報を受け取った場合に、制御信号を信号送出部に出力することを特徴とする。
　また、本発明の送信装置においては、ビットレート判断部を位相同期回路（ＰＬＬ）によって構成することができる。この場合、位相同期回路のロック信号をビットレート変化情報として用いることが好ましい。
　本発明によれば、簡易な構成で、且つ変更後のビットレートの確認を確実に実行できる。
図１は、本実施形態に係る通信システムの構成図である。 図２は、データ及びクロックの復元の一例を示すタイミングチャートである。 図３は、通信システムの処理を示すシーケンス図である。 図４は、変形例に係る信号線の構成を示す図である。
　以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
　図１は、本実施形態に係る通信システムの構成図である。この図に示される通信システム１は、送信装置２と、受信装置３を備える。送信装置２及び受信装置３は、高速シリアル信号線Ｒ１及びこの高速シリアル信号線Ｒ１よりも低速の制御信号線Ｒ２によって接続されている。なお、高速シリアル信号線Ｒ１は、送信装置２から送出される信号を受信装置３へ伝送する信号線である。また、低速の制御信号線Ｒ２は、受信装置３から送出される信号を送信装置２へ伝送する信号線である。
　送信装置２は、ビットレート判断部２１と、変更通知信号指示部２２と、トレーニング開始判断部２３と、トレーニングデータ生成部２４と、信号送信部２５とを備えている。送信装置２は、受信装置３に例えば画像（映像）データを送信する装置である。
　ビットレート判断部２１は、送信装置２に入力されたパラレルデータ信号Ｐｄａｔａを入力し、このパラレルデータ信号Ｐｄａｔａのビットレートを判断して、そのビットレートに関するビットレート情報Ｓｃｌｏｃｋを信号送信部２５に出力する。また、ビットレート判断部２１は、パラレルデータ信号Ｐｄａｔａのビットレートに変化があるか否かを判断し、パラレルデータ信号Ｐｄａｔａのビットレートが変化したと判断した場合には、ビットレート変化情報Ｓｃｈａｎｇｅを変更通知信号指示部２２に出力する。なお、パラレルデータ信号Ｐｄａｔａは、複数本の信号線によって構成される信号線（パラレルバス）によって送信装置２に入力されており、１本の信号線において送信されるデータは、１クロックあたり１ｂｉｔに限定されず、１クロックあたり複数ｂｉｔであってもよい。
　変更通知信号指示部２２は、ビットレート判断部２１から出力されたビットレート変化情報Ｓｃｈａｎｇｅを入力し、受信装置３に送出されるシリアルデータ信号Ｓｄａｔａをクロックの周期の一定倍数に亘って一定値とするように制御する制御信号Ｓｎｏｔｉを信号送信部２５に出力する。
　トレーニング開始判断部２３は、受信装置３から制御信号線Ｒ２を介して送出されたトレーニング開始要求信号Ｔｒｅｑを受信して入力し、このトレーニング開始要求信号Ｔｒｅｑに従ってトレーニング開始であると判断し、トレーニング開始信号Ｔｓｔａｒｔをトレーニングデータ生成部２４に出力する。また、トレーニング開始判断部２３は、受信装置３から制御信号線Ｒ２を介して送出されたトレーニング完了信号ＲＴｅｎｄを受信して入力し、このトレーニング完了信号ＲＴｅｎｄをトレーニングデータ生成部２４を介して信号送信部２５に出力する。なお、トレーニングについては後述する。
　トレーニングデータ生成部２４は、トレーニング開始判断部２３から出力されたトレーニング開始信号Ｔｓｔａｒｔを入力し、このトレーニング開始信号Ｔｓｔａｒｔに応じてトレーニング用のトレーニングデータＴｄａｔａを信号送信部２５に出力する。トレーニング用のトレーニングデータＴｄａｔａは、より詳細にはビットレートに対応する信号であり、例えば「１」と「０」とが「１０１０・・・」のように連続するデータ（トレーニングパターン）である。
　信号送信部２５は、送信装置２に入力されたパラレルデータ信号Ｐｄａｔａを入力し、ビットレート判断部２１から出力されたビットレート情報Ｓｃｌｏｃｋに従ってパラレルデータ信号Ｐｄａｔａをシリアルデータ信号Ｓｄａｔａに変換して高速シリアル信号線Ｒ１を介して受信装置３に送出する。また、信号送信部２５は、変更通知信号指示部２２から出力された制御信号Ｓｎｏｔｉを入力し、この制御信号Ｓｎｏｔｉに従ってクロックの周期の一定倍数の期間に亘って一定値とするシリアルデータ信号Ｓｄａｔａを生成して、高速シリアル信号線Ｒ１を介して受信装置３に送出する。具体的に、信号送信部２５は、クロックの周期の一定数倍に亘って例えばローレベルとなるように、シリアルデータ信号Ｓｄａｔａを設定する。一定数倍の期間は、構成されるシステムによって適宜設定され、例えばシリアルデータ信号のローレベルの最大期間がクロックの６周期に設定されている場合には、その６周期の数倍程度に設定される。
　また、信号送信部２５は、トレーニングデータ生成部２４から出力されたトレーニングデータＴｄａｔａを入力することでシリアルデータ信号Ｓｄａｔａの送出を停止し、トレーニングデータＴｄａｔａを高速シリアル信号線Ｒ１を介して受信装置３に送出する。また、信号送信部２５は、トレーニング開始判断部２３から出力されたトレーニング完了信号ＲＴｅｎｄをトレーニングデータ生成部２４を介して入力すると、トレーニングデータＴｄａｔａの送出を停止し、シリアルデータ信号Ｓｄａｔａの送出を再開する。
　受信装置３は、信号受信部３１と、受信信号一定値判断部３２と、クロックリカバリ部３３と、トレーニング開始信号要求部３４とを含んで構成されている。受信部３は、送信部２から画像データを受信して画像データを出力する。受信部３は、例えばＬＣＤ（Liquid Crystal Display）パネルの一部を構成している。
　信号受信部３１は、送信装置２から高速シリアル信号線Ｒ１を介して送出されたシリアルデータ信号Ｓｄａｔａを受信して入力し、このシリアルデータ信号Ｓｄａｔａからクロックリカバリ部３３から出力されるリカバリクロックＲｃｌｏｃｋ（後述）に基づいてデータを取得してパラレル受信データＲＰｄａｔａを生成する。具体的に、信号受信部３１は、リカバリクロックＲｃｌｏｃｋが示すクロックを用いてシリアルデータ信号Ｓｄａｔａから正確なデータを取得し、この取得したデータ及びクロックをパラレル受信データＲＰｄａｔａとして生成する。このパラレル受信データＲＰｄａｔａは、例えば画像データとしてＬＣＤの表示部に出力される。また、信号受信部３１は、入力したシリアルデータ信号Ｓｄａｔａを判断信号Ｒｓｉｇｎａｌとして受信信号一定値判断部３２に出力する。
　受信信号一定値判断部３２は、信号受信部３１から出力された判断信号Ｒｓｉｇｎａｌを入力し、この判断信号Ｒｓｉｇｎａｌに基づいてクロックの周期の一定数倍の期間に亘ってシリアルデータ信号Ｓｄａｔａが一定値であるかどうかを判断する。受信信号一定値判断部３２は、シリアルデータ信号Ｓｄａｔａが一定値であると判断した場合は、トレーニング開始信号ＲＴｓｔａｒｔをクロックリカバリ部３３及トレーニング開始信号要求部３４に出力する。
　クロックリカバリ部３３は、送信装置２から高速シリアル信号線Ｒ１を介して送出されたクロックが埋め込まれたシリアルデータ信号Ｓｄａｔａを受信して入力し、この入力されたシリアルデータ信号ＳｄａｔａからリカバリクロックＲｃｌｏｃｋを復元して再生する。具体的には、図２を参照しながら説明する。図２は、データ及びクロックの復元の一例を示すタイミングチャートである。同図に示すように、クロックリカバリ部３４は、復元されたリカバリクロックのエッジ（図示矢印部分）とデータのエッジとの位相比較を行うことで、位相の調整を行い、データのビットレートと同じクロックの周波数を再生する。リカバリクロックＲｃｌｏｃｋは、信号受信部３１においてシリアルデータ信号Ｓｄａｔａからパラレル受信信号ＲＰｄａｔａを生成するためサンプリングクロックとして用いられる。
　また、クロックリカバリ部３３は、受信信号一定値判断部３２からトレーニング開始信号ＲＴｓｔａｒｔが出力された場合には、そのトレーニング開始信号ＲＴｓｔａｒｔを入力し、トレーニングモードに切り換わる。そして、クロックリカバリ部３３は、送信装置２から高速シリアル信号線Ｒ１を介して送出されたトレーニングデータＴｄａｔａを受信して入力し、このトレーニングデータＴｄａｔａに基づいてトレーニングを実施する。トレーニングは、トレーニングデータＴｄａｔａに表されるトレーニングパターン（例えば、「１０１０…」）を認識することにより、変更後のビットレートのシリアルデータ信号Ｓｄａｔａに対応するための学習である。クロックリカバリ部３３は、トレーニングが完了すると、トレーニング開始信号要求部３４にトレーニングが完了した旨を示す完了通知信号Ｔｅｎｄを出力する。
　トレーニング開始信号要求部３４は、受信信号一定値判断部３２から出力されたトレーニング開始信号ＲＴｓｔａｒｔを入力し、このトレーニング開始信号ＲＴｓｔａｒｔに応じてトレーニング開始要求信号Ｔｒｅｑを制御信号線Ｒ２を介して送信装置２に送出する。また、トレーニング開始信号要求部３４は、クロックリカバリ部３３から出力された完了通知信号Ｔｅｎｄを入力し、この完了通知信号Ｔｅｎｄに応じてトレーニング完了信号ＲＴｅｎｄを制御信号線Ｒ２を介して送信装置２に送出する。
　続いて、上記のような構成を有する送信装置２及び受信装置３を含む通信システム１の処理について説明する。図３は、通信システムの処理を示すシーケンス図である。
　図３において、まず送信装置２の信号送出部２５により送出されるべきシリアルデータ信号Ｓｄａｔａのビットレートの変更がビットレート判断部２１により検出される（Ｓ０１）。そして、ビットレートが変更される際、クロックの周期の一定数倍の期間に亘って一定値とされたシリアルデータ信号Ｓｄａｔａが信号送信部２５により受信装置３へと送出させる（Ｓ０２）。
　続いて、受信装置３の信号受信部３１によりシリアルデータ信号Ｓｄａｔａが受信され、受信されたシリアルデータ信号Ｓｄａｔａに基づいて、クロックの周期の一定数倍の期間に亘ってシリアルデータ信号Ｓｄａｔａが一定値であるか否かが受信信号一定値判断部３２により判断される（Ｓ０３）。
　シリアルデータ信号Ｓｄａｔａが一定値であると判断されると、変更後のビットレートを確認するためのトレーニングデータＴｄａｔａを要求するレーニング開始要求信号Ｔｒｅｑを、トレーニング開始信号要求部３４により送信装置２に送出させる（Ｓ０４）。
　受信装置３から送出されたレーニング開始要求信号Ｔｒｅｑは、送信装置２のトレーニング開始判断部２３より受信され（Ｓ０５）、このレーニング開始要求信号Ｔｒｅｑに応じてレーニングデータＴｄａｔａが信号送信部２５により受信装置３に送出される（Ｓ０６）。続いて、送信装置２から送出されたレーニングデータＴｄａｔａは、受信装置３のクロックリカバリ部３３により受信され、ビットレートの確認が実施される（Ｓ０７）。そして、クロックリカバリ部３３によるトレーニングが完了した後に、トレーニング完了信号ＲＴｅｎｄがトレーニング開始信号要求部３４により送信装置２に送出される（Ｓ０８）。
　以上、本実施形態に係る送信装置２及び受信装置３を含む通信システム１では、送信装置２においてシリアルデータ信号Ｓｄａｔａのビットレートが変更される際に、クロックの周期の一定数倍の期間に亘って一定値とされたシリアルデータ信号Ｓｄａｔａを受信装置３へと送出する。そして、そのシリアルデータ信号Ｓｄａｔａを受信した受信装置３では、クロックの周期の一定数倍の期間に亘ってシリアルデータ信号Ｓｄａｔａが一定値であると判断された場合に、送信装置２からトレーニングデータＴｄａｔａを受信して変更後のビットレートを確認する処理に移行する。従って、受信装置３では、送信装置２からビットレートが変更される旨の信号を別経路で受信しなくとも、シリアルデータ信号Ｓｄａｔａを受信することでビットレートの変更を認識し、変更後のビットレートを確認する処理に移行することができる。そのため、制御信号線を増やしたり、双方向通信可能にしなくとも、従来の簡易な構成によって変更後のビットレートの確認を確実に実行できる。
　また、受信装置３がシリアルデータ信号Ｓｄａｔａが一定値、すなわちビットレートの変更を確認した上で、トレーニング開始要求信号Ｔｒｅｑを送信装置２に送出し、送信装置２がそのトレーニング開始要求信号Ｔｒｅｑを受信してトレーニングデータＴｄａｔａを受信装置３に送信する。これにより、受信装置３においてビットレートの変更が確実に認識された後、送信装置２がトレーニングデータＴｄａｔａを受信装置３に送出することになる。従って、受信装置３がビットレートの変更を認識する前に、送信装置２が誤ってトレーニングデータＴｄａｔａを送出することを防止できる。
　また、受信装置３がビットレートの確認の完了を示すトレーニング完了信号ＲＴｅｎｄを送信装置２に送出し、送信装置２がそのトレーニング完了信号ＲＴｅｎｄを受信した後に、変更後のビットレートを含むシリアルデータ信号Ｓｄａｔａを送出することになる。従って、ビットレートの確認の完了前に、送信装置２が誤って変更後のビットレートのシリアルデータ信号Ｓｄａｔａを受信装置３に送出することを防止できる。
　なお、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、ビットレート判断部２１によってビットレート変化を検出してビットレートの変更を判断しているが、送信装置２は、ビットレートが変更される旨の通知を受けることで、ビットレートの変更を検出してもよい。
　また、上記実施形態において、ビットレート判断部２１がＰＬＬ（Phase Locked Loop：位相同期回路）によって構成されてもよい。この場合には、ＰＬＬのロック判定機能を用いることにより、ＰＬＬのロック信号をビットレート変化情報として用いることができる。ＰＬＬでは、入力されるパラレルデータ信号Ｐｄａｔａのビットレートが変更された場合に、アンロック状態となる。ＰＬＬにおけるアンロック状態の検出は公知のものであり、詳細な説明を省略するが、例えば以下の通りである。ＰＬＬにおける位相比較器（ＰＤ：Phase Detector）では、入力したパラレルデータ信号Ｐｄａｔａに埋め込まれたクロックとＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）から出力されるクロックとの位相を比較し、例えばパラレルデータ信号Ｐｄａｔａに埋め込まれたクロックにおいてハイレベルまたはローレベルの状態が続いた場合やＶＣＯから出力されたクロックのみが入力された場合には、アンロック状態を検出してデータレートが変更されたと判断する。そして、位相比較器は、パラレルデータ信号Ｐｄａｔａのビットレートが変化したと判断した（アンロック状態を検出した）場合には、変更通知信号指示部２２にビットレート変化情報Ｓｃｈａｎｇｅを出力する。
　また、送信装置２が送信する一定値のシリアルデータＳｄａｔａとして、通常データの送信状態である、０や１の状態以外にも、差動信号対が同じ電位である状態や、両方ともにハイインピーダンスの状態、コモンボルテージが大きく異なる状態でも、受信装置３において、解像度変更されたと認識されるので、本発明の実施例として適用する事ができる。さらに、一定値のシリアルデータＳｄａｔａを一定期間送信すれば、受信装置３が確実にＲＴｓｔａｒｔを出力する事がわかっている場合は、送信装置２は一定値のシリアルデータＳｄａｔａを一定期間送信した後、Ｔｒｅｑを受けるより前にＴｄａｔａを出力してもよい。
　また、上記実施形態では、送信装置２及び受信装置３を高速シリアル信号線Ｒ１及び低速の制御信号線Ｒ２によって接続しているが、例えば図４に示すような構成としてもよい。図４に示す信号線Ｒ３は、２つの容量Ｃ１及び容量Ｃ２が第１信号線Ｒ４上に直列に接続されている。そして、その第１信号線Ｌ４の容量Ｃ１と容量Ｃ２との間に、送信装置２に接続される第２信号線Ｒ５及び受信装置３に接続される第２信号線Ｒ６のそれぞれの一端が接続されている。第２信号線Ｒ５上には、インダクタＬ１が直列に接続されている。また、第２信号線Ｒ６上には、インダクタＬ２が直列に接続されている。このような構成とすることにより、１本の信号線Ｒ３において、送信装置３から受信装置４へとシリアルデータ信号Ｓｄａｔａを送信できると共に、受信装置３から送信装置２へと制御信号等を送信できる。なお、インダクタＬ１，Ｌ２に代えて、抵抗素子を接続してもよい。
　また、上記実施形態では、有線通信としているが、無線通信にも適用することができる。
　１…通信システム、２…送信装置、３…受信装置、２１…ビットレート判断部、２２…変更通知信号指示部（変更通知送信指示部）、２３…トレーニング開始判断部、２４…トレーニングデータ生成部、２５…信号送信部、３１…信号受信部、３２…受信信号一定値判断部、３３…クロックリカバリ部、３４…トレーニング開始信号要求部、Ｓｄａｔａ…シリアルデータ信号、Ｓｎｏｔｉ…制御信号、Ｔｄａｔａ…トレーニングデータ、Ｔｒｅｑ…トレーニング開始要求信号、Ｔｅｎｄ…完了通知信号、ＲＴｅｎｄ…トレーニング完了信号。

Claims (12)

  1. 　クロックが埋め込まれたシリアルデータ信号を受信装置へ送出する信号送信部と、
    　前記信号送出部により送出されるべきシリアルデータ信号のビットレートが変更される際に、前記クロックの周期の一定数倍の期間に亘って一定値とされたシリアルデータ信号を前記信号送信部により前記受信装置へと送出させるように、制御信号を前記信号送出部に出力する変更通知送信指示部と、
    　前記変更通知送信指示部により前記制御信号が出力された後に、前記受信装置において変更後のビットレートを確認するためのトレーニングデータを生成し、このトレーニングデータを前記信号送信部により前記受信装置へ送出させるトレーニングデータ生成部と、
    　を備えることを特徴とする送信装置。
  2. 　前記受信装置から前記変更後のビットレートを確認するための前記トレーニングデータを要求する旨を示すトレーニング開始要求信号を前記受信装置から受信して入力するトレーニング開始判断部を更に備え、
    　前記トレーニングデータ生成部は、前記トレーニング開始要求信号を前記受信装置から前記トレーニング開始判断部により受信した場合に、前記トレーニングデータを前記信号送信部により前記受信装置に送出させることを特徴とする請求項１記載の送信装置。
  3. 　前記信号送信部は、前記変更後のビットレートの確認が完了した旨を示すトレーニング完了信号を前記受信装置から前記トレーニング開始判断部により受信した場合に、前記変更後のビットレートのシリアルデータ信号を前記受信装置へ送出することを特徴とする請求項２記載の送信装置。
  4. 　パラレルデータ信号を入力し、このパラレルデータ信号のビットレートに変化があるか否かを判断して、前記パラレルデータ信号のビットレートが変化したと判断した場合にビットレート変化情報を前記変更通知送信指示部に出力するビットレート判断部を更に備え、
    　前記変更通知送信指示部は、前記ビットレート判断部から前記ビットレート変化情報を受け取った場合に、前記制御信号を前記信号送出部に出力することを特徴とする請求項１～３のいずれか一項記載の送信装置。
  5. 　前記ビットレート判断部は、位相同期回路（ＰＬＬ）によって構成されていることを特徴とする請求項４記載の送信装置。
  6. 　前記位相同期回路のロック信号を前記ビットレート変化情報として用いることを特徴とする請求項５記載の送信装置。
  7. 　クロックが埋め込まれたシリアルデータ信号を送信装置から受信する信号受信部と、
    　前記信号受信部により受信された前記シリアルデータ信号が、前記クロックの周期の一定数倍の期間に亘って一定値であるか否かを判断する受信信号一定値判断部と、
    　前記受信信号一定値判断部によって前記シリアルデータ信号が一定値であると判断された場合に、前記送信装置から変更後のビットレートを確認するためのトレーニングデータを受信して前記変更後のビットレートを確認するクロックリカバリ部と、
    　を備えることを特徴とする受信装置。
  8. 　前記シリアルデータ信号が前記クロックの周期の一定数倍の期間に亘って一定値であると前記受信信号一定値判断部により判断された場合に、前記変更後のビットレートを確認するためのトレーニングデータを要求するトレーニング開始要求信号を送出して、前記トレーニングデータを前記送信装置に要求するトレーニング開始信号要求部を更に備えることを特徴とする請求項７記載の受信装置。
  9. 　前記前記トレーニング開始信号要求部は、前記クロックリカバリ部から出力された前記変更後のビットレートの確認が完了した旨を示す完了通知信号を入力し、この完了通知信号に応じてトレーニング完了信号を前記送信装置に送出して、前記変更後のビットレートの確認の完了を前記送信装置に通知することを特徴とする請求項８記載の受信装置。
  10. 　請求項１に記載の送信装置と、請求項７に記載の受信装置と、を備えることを特徴とする通信システム。
  11. 　請求項２に記載の送信装置と、請求項８に記載の受信装置と、を備えることを特徴とする通信システム。
  12. 　請求項３に記載の送信装置と、請求項９に記載の受信装置と、を備えることを特徴とする通信システム。
PCT/JP2009/068405 2008-11-05 2009-10-27 送信装置、受信装置、及び通信システム WO2010053021A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
ES09824721T ES2394262T3 (es) 2008-11-05 2009-10-27 Dispositivo de transmisor, dispositivo de receptor y sistema de comunicación
KR1020107007519A KR101307101B1 (ko) 2008-11-05 2009-10-27 송신 장치, 수신 장치, 및 통신 시스템
EP09824721A EP2211524B1 (en) 2008-11-05 2009-10-27 Transmitter apparatus, receiver apparatus and communication system
US12/808,598 US8363771B2 (en) 2008-11-05 2009-10-27 Transmission device, receiving device and communication system
JP2010536739A JP5374514B2 (ja) 2008-11-05 2009-10-27 送信装置、受信装置、及び通信システム
CN2009801008972A CN101919228B (zh) 2008-11-05 2009-10-27 发送装置、接收装置以及通信系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008284519 2008-11-05
JP2008-284519 2008-11-05

Publications (1)

Publication Number Publication Date
WO2010053021A1 true WO2010053021A1 (ja) 2010-05-14

Family

ID=42152830

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/068405 WO2010053021A1 (ja) 2008-11-05 2009-10-27 送信装置、受信装置、及び通信システム

Country Status (8)

Country Link
US (1) US8363771B2 (ja)
EP (1) EP2211524B1 (ja)
JP (1) JP5374514B2 (ja)
KR (1) KR101307101B1 (ja)
CN (1) CN101919228B (ja)
ES (1) ES2394262T3 (ja)
TW (1) TWI472208B (ja)
WO (1) WO2010053021A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015050123A1 (ja) * 2013-10-04 2015-04-09 ザインエレクトロニクス株式会社 送信装置、受信装置、送受信システムおよび画像表示システム
JP2015195535A (ja) * 2014-03-31 2015-11-05 株式会社アクセル 画像データ伝送制御方法及び画像表示処理装置
JP2016530769A (ja) * 2013-09-11 2016-09-29 エヌイーシー ラボラトリーズ アメリカ インクＮＥＣ Ｌａｂｏｒａｔｏｒｉｅｓ Ａｍｅｒｉｃａ， Ｉｎｃ． 可変レート光トランスポンダにおけるヒットレスサービス
WO2017199603A1 (ja) * 2016-05-17 2017-11-23 ソニー株式会社 通信システムおよび送信装置
JP2020068458A (ja) * 2018-10-24 2020-04-30 ザインエレクトロニクス株式会社 受信装置および送受信システム

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5961345B2 (ja) * 2011-03-31 2016-08-02 ラピスセミコンダクタ株式会社 通信装置、制御信号生成方法、シャッターメガネ、及び通信システム
JP5901133B2 (ja) * 2011-03-31 2016-04-06 ラピスセミコンダクタ株式会社 受信機、シャッターメガネ、及び通信システム
KR102011953B1 (ko) * 2012-11-28 2019-08-19 엘지디스플레이 주식회사 데이터 비트 뎁쓰 검출 방법과 이를 이용한 표시장치의 인터페이스 장치
JP6034273B2 (ja) * 2013-10-04 2016-11-30 ザインエレクトロニクス株式会社 送信装置、受信装置、送受信システムおよび画像表示システム
US9800398B2 (en) * 2014-12-09 2017-10-24 Mediatek Inc. Apparatus and method for transmitting and receiving data
JP6580346B2 (ja) 2015-03-04 2019-09-25 ザインエレクトロニクス株式会社 送信装置、受信装置および送受信システム
KR101701623B1 (ko) * 2015-07-09 2017-02-13 라인 가부시키가이샤 VoIP 통화음성 대역폭 감소를 은닉하는 시스템 및 방법
CN108762103A (zh) * 2018-05-08 2018-11-06 安徽众家云物联网科技有限公司 一种智能家电互联互通云服务系统
JP6806748B2 (ja) * 2018-10-01 2021-01-06 ファナック株式会社 通信システム、送信装置、通信方法、および、送信方法
WO2020182119A1 (en) * 2019-03-11 2020-09-17 Telefonaktiebolaget Lm Ericsson (Publ) Methods and apparatuses for plmn rate control
CN111258295A (zh) * 2020-01-15 2020-06-09 重庆长安汽车股份有限公司 验证大数据采集和上传准确性的系统及方法
CN113345359A (zh) * 2020-03-03 2021-09-03 硅工厂股份有限公司 用于驱动显示装置的数据处理装置、数据驱动装置和系统
CN115982087B (zh) * 2023-02-20 2023-09-19 中科可控信息产业有限公司 信号传输方法、计算机设备和存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61101136A (ja) * 1984-10-24 1986-05-20 Fujitsu Ten Ltd 同期信号作成方式
JP2001251385A (ja) * 2000-03-08 2001-09-14 Sony Corp 信号伝送装置および信号伝送方法
JP2006050102A (ja) * 2004-08-02 2006-02-16 Fujitsu Ltd 基準信号を用いて同期伝送を行う装置および方法
JP2006301659A (ja) * 2006-06-08 2006-11-02 Internatl Business Mach Corp <Ibm> 画像表示システム、および画像表示装置
JP2007043717A (ja) * 2005-08-03 2007-02-15 Altera Corp 広範囲かつダイナミックに再構成可能なクロックデータ回復アーキテクチャ
JP2008236738A (ja) * 2007-03-16 2008-10-02 Altera Corp プログラマブルロジックデバイスにおける高速シリアルインターフェースのためのプロトコル非依存の自動レートネゴシエーション

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6079849A (ja) * 1983-10-06 1985-05-07 Nec Corp プログラマブル変復調装置
JPH01188060A (ja) * 1988-01-21 1989-07-27 Fujitsu Ltd 調歩同期伝送の自動伝送速度設定方式
JPH0646073A (ja) * 1992-07-24 1994-02-18 Nec Corp マルチポイント通信システム
JPH0690269A (ja) 1992-09-09 1994-03-29 Canon Inc データ伝送方法
DE4308418A1 (de) * 1993-03-17 1994-09-22 Elsa Gmbh Bitratenerkennung
JPH06291809A (ja) * 1993-04-05 1994-10-18 Seiko Epson Corp データ通信装置
JPH07162401A (ja) * 1993-12-07 1995-06-23 Matsushita Electric Ind Co Ltd 通信装置
KR0136048B1 (ko) * 1994-12-23 1998-06-01 구자홍 동기신호 검출장치
US6760596B1 (en) * 1999-12-03 2004-07-06 Telefonaktiebolaget Lm Ericsson (Publ) Method and system for bit-rate adaptation to improve coverage
WO2004059919A1 (ja) * 2002-12-26 2004-07-15 Matsushita Electric Industrial Co., Ltd. データ伝送装置、データ伝送システム、およびその方法
KR100487191B1 (ko) * 2003-05-16 2005-05-04 삼성전자주식회사 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치
KR100547831B1 (ko) * 2003-06-18 2006-01-31 삼성전자주식회사 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치
US7149825B2 (en) * 2003-08-08 2006-12-12 Hewlett-Packard Development Company, L.P. System and method for sending data at sampling rate based on bit transfer period
WO2005078969A1 (ja) * 2004-02-16 2005-08-25 Nippon Telegraph And Telephone Corporation ビットレート自動制御回路
KR100603180B1 (ko) * 2004-08-06 2006-07-20 학교법인 포항공과대학교 주파수 트래킹 기법을 이용한 씨모오스 버스트 모드 클럭데이터 복원 회로
CN101057439B (zh) * 2004-11-17 2011-07-27 夏普株式会社 发送器
US20080198877A1 (en) * 2005-06-13 2008-08-21 Nxp B.V. Electronic Device, Method for Frame Synchronization, and Mobile Device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61101136A (ja) * 1984-10-24 1986-05-20 Fujitsu Ten Ltd 同期信号作成方式
JP2001251385A (ja) * 2000-03-08 2001-09-14 Sony Corp 信号伝送装置および信号伝送方法
JP2006050102A (ja) * 2004-08-02 2006-02-16 Fujitsu Ltd 基準信号を用いて同期伝送を行う装置および方法
JP2007043717A (ja) * 2005-08-03 2007-02-15 Altera Corp 広範囲かつダイナミックに再構成可能なクロックデータ回復アーキテクチャ
JP2006301659A (ja) * 2006-06-08 2006-11-02 Internatl Business Mach Corp <Ibm> 画像表示システム、および画像表示装置
JP2008236738A (ja) * 2007-03-16 2008-10-02 Altera Corp プログラマブルロジックデバイスにおける高速シリアルインターフェースのためのプロトコル非依存の自動レートネゴシエーション

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016530769A (ja) * 2013-09-11 2016-09-29 エヌイーシー ラボラトリーズ アメリカ インクＮＥＣ Ｌａｂｏｒａｔｏｒｉｅｓ Ａｍｅｒｉｃａ， Ｉｎｃ． 可変レート光トランスポンダにおけるヒットレスサービス
WO2015050123A1 (ja) * 2013-10-04 2015-04-09 ザインエレクトロニクス株式会社 送信装置、受信装置、送受信システムおよび画像表示システム
US10074340B2 (en) 2013-10-04 2018-09-11 Thine Electronics, Inc. Transmission device, reception device, transmission/reception system, and image display system and clock training thereof
JP2015195535A (ja) * 2014-03-31 2015-11-05 株式会社アクセル 画像データ伝送制御方法及び画像表示処理装置
WO2017199603A1 (ja) * 2016-05-17 2017-11-23 ソニー株式会社 通信システムおよび送信装置
US10498527B2 (en) 2016-05-17 2019-12-03 Sony Corporation Communication system and transmission device
JP2020068458A (ja) * 2018-10-24 2020-04-30 ザインエレクトロニクス株式会社 受信装置および送受信システム
WO2020085171A1 (ja) * 2018-10-24 2020-04-30 ザインエレクトロニクス株式会社 受信装置および送受信システム
US11646862B2 (en) 2018-10-24 2023-05-09 Thine Electronics, Inc. Reception device and transmission and reception system
JP7280587B2 (ja) 2018-10-24 2023-05-24 ザインエレクトロニクス株式会社 受信装置および送受信システム

Also Published As

Publication number Publication date
EP2211524A1 (en) 2010-07-28
US20100266080A1 (en) 2010-10-21
TW201108691A (en) 2011-03-01
EP2211524A4 (en) 2011-06-08
JP5374514B2 (ja) 2013-12-25
KR101307101B1 (ko) 2013-09-11
CN101919228A (zh) 2010-12-15
JPWO2010053021A1 (ja) 2012-04-05
KR20110081053A (ko) 2011-07-13
ES2394262T3 (es) 2013-01-30
CN101919228B (zh) 2013-02-27
US8363771B2 (en) 2013-01-29
EP2211524B1 (en) 2012-07-11
TWI472208B (zh) 2015-02-01

Similar Documents

Publication Publication Date Title
JP5374514B2 (ja) 送信装置、受信装置、及び通信システム
US8074125B2 (en) Apparatus and method for transmitting and receiving data bits
JP5174493B2 (ja) 半導体集積回路装置及びアイ開口マージン評価方法
JPH01161936A (ja) デジタルｐｌｌによるクロック回復装置
JP6703364B2 (ja) 受信装置
US8356201B2 (en) Method, CAN bus driver and CAN bus system for the recovery of a clock frequency of a CAN bus
JPWO2003032567A1 (ja) シリアルデータ伝送装置
US6714612B1 (en) Method and device for synchronization of phase mismatch in communication systems employing a common clock period
US11144088B2 (en) Clocking synchronization method and apparatus
US6385319B1 (en) Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler
JP5704988B2 (ja) 通信装置
KR20050008678A (ko) 초기화 시퀀스를 갖는 클럭 복구용 ｐｌｌ
JP6299302B2 (ja) 通信装置および通信システム
JP6806748B2 (ja) 通信システム、送信装置、通信方法、および、送信方法
JP2006074524A (ja) シリアル信号送信装置、シリアル信号受信装置、シリアル伝送装置、シリアル伝送方法
US20100052754A1 (en) Input-signal recovery circuit and asynchronous serial bus data reception system using the same
KR101512451B1 (ko) 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법
KR20230089958A (ko) 디스플레이를 위한 클럭 데이터 복원 회로
TWI544753B (zh) 非對稱雙向傳輸裝置及其切換系統
KR101539438B1 (ko) 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법
WO2019049198A1 (ja) 通信回路、通信システム及び通信方法
KR20160017591A (ko) 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법
JP2012124824A (ja) データ送信装置及びデータ転送装置並びにデータ転送方法
KR20150045886A (ko) 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법
JP2002204222A (ja) 半導体集積回路間のａｃタイミング確認回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980100897.2

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 20107007519

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2009824721

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12808598

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09824721

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010536739

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE