JP5374514B2 - 送信装置、受信装置、及び通信システム - Google Patents

Description

本発明は、送信装置、受信装置、及びそれらを備える通信システムに関するものである。

従来から、クロックデータリカバリ（ＣＤＲ：Clock Data Recovery）技術が知られている。このＣＤＲ技術では、送信装置及び受信装置の間に単方向の高速シリアル信号線及び低速制御信号線が設けられたシステムにおいて、高速シリアル信号線によってクロックが埋め込まれたシリアルデータ信号を送信装置から送出し、受信装置においてシリアルデータ信号に基づいてデータ及びクロックの復元を行う。そして、復元したクロック（リカバリクロック）を再生し、データとクロックとのエッジの位相の比較を行い位相調整を行うことで、正確なデータを取得するものである。

ところで、送信装置から送出されるシリアルデータ信号のビットレートが変更された場合、受信装置において異常なクロックが再生され、誤ったデータが取得されることがある。このような問題を解消するために、受信装置では、送信装置から送信される変更後のビットレートを確認する処理を実施し、送信装置では、その処理の後に変更後のビットレートを含むシリアルデータ信号を受信装置へと送信する。

上記のような処理を実施するために、送信装置と受信装置との間では、ビットレートの変更通知等のコマンドを送受信する必要がある。そこで、例えば非特許文献１に記載のディスプレイポートでは、高速シリアル信号線及び双方向通信可能な低速の制御信号線を設けている。この引用文献１に記載のディスプレイポートでは、双方向通信の制御信号線により、ビットレート確認のためのコマンドの送受信が可能となっている。

"VESA DisplayPort Standard"、図１−１、図３−１０、［online］、平成２０年１月１１日、Video Electronics Standards Association、［平成２０年１１月４日検索］、インターネット＜URL:https://fs16.formsite.com./VESA/form608559305/secure_index.html>

しかしながら、上記従来の技術では、双方向通信を可能とするためのコントロール回路を必要とし、回路の規模が増大すると共に、送信装置及び受信装置から送信された信号（コマンド）が伝送線路上で衝突しないような複雑なプロトコルを設定しなければならないといった問題がある。これに対し、送信装置から受信装置、及び受信装置から送信装置といった方向の２本の制御信号線を別々に設ける構成を採用したものがあるが、制御信号線の増加は、コスト及び電力増加に繋がるため好ましくない。

本発明は、上記問題点を解消する為になされたものであり、簡易な構成で、且つ変更後のビットレートの確認を確実に実行できる送信装置、受信装置、通信システムを提供することを目的とする。

本発明の通信システムは、以下の送信装置と受信装置とを備えることを特徴とする。すなわち、本発明の送信装置は、クロックが埋め込まれたシリアルデータ信号を受信装置へ送出する信号送信部と、信号送信部により送出されるべきシリアルデータ信号のビットレートが変更される際に、クロックの周期の一定数倍の期間に亘って一定値とされたシリアルデータ信号を信号送信部により受信装置へと送出させるように、制御信号を信号送信部に出力する変更通知送信指示部と、変更通知送信指示部により制御信号が出力された後に、受信装置において変更後のビットレートを確認するためのトレーニングデータを生成し、このトレーニングデータを信号送信部により受信装置へ送出させるトレーニングデータ生成部と、を備えることを特徴とする。

また、本発明の受信装置は、クロックが埋め込まれたシリアルデータ信号を送信装置から受信する信号受信部と、信号受信部により受信されたシリアルデータ信号が、クロックの周期の一定数倍の期間に亘って一定値であるか否かを判断する受信信号一定値判断部と、受信信号一定値判断部によってシリアルデータ信号が一定値であると判断された場合に、送信装置から変更後のビットレートを確認するためのトレーニングデータを受信して変更後のビットレートを確認するクロックリカバリ部と、を備えることを特徴とする。

上記の送信装置及び受信装置を備える通信システムでは、送信装置においてシリアルデータ信号のビットレートが変更される際に、クロックの周期の一定数倍の期間に亘って一定値とされたシリアルデータ信号を受信装置へと送出する。そして、そのシリアルデータ信号を受信した受信装置では、クロックの周期の一定数倍の期間に亘ってシリアルデータ信号が一定値であると判断された場合に、送信装置からトレーニングデータを受信して変更後のビットレートを確認する処理に移行する。従って、受信装置では、送信装置からビットレートが変更される旨の信号を受信しなくとも、シリアルデータ信号を受信することでビットレートの変更を認識し、変更後のビットレートを確認する処理に移行することができる。そのため、制御信号線を増やしたり、双方向通信可能にしなくとも、従来の簡易な構成によって変更後のビットレートの確認を確実に実行できる。

また、本発明の通信システムは、以下の送信装置と受信装置とを備えることを特徴とする。すなわち、本発明の送信装置は、受信装置から変更後のビットレートを確認するためのトレーニングデータを要求する旨を示すトレーニング開始要求信号を受信装置から受信して入力するトレーニング開始判断部を更に備え、トレーニングデータ生成部は、トレーニング開始要求信号を受信装置からトレーニング開始判断部により受信した場合に、トレーニングデータを信号送信部により受信装置に送出させることを特徴とする。

また、本発明の受信装置は、シリアルデータ信号がクロックの周期の一定数倍の期間に亘って一定値であると受信信号一定値判断部により判断された場合に、変更後のビットレートを確認するためのトレーニングデータを要求するトレーニング開始要求信号を送出して、トレーニングデータを送信装置に要求するトレーニング開始信号要求部を更に備えることを特徴とする。

上記の送信装置及び受信装置を備える通信システムでは、受信装置がシリアルデータ信号が一定値であると判断、すなわちビットレートの変更を確認した上で、トレーニング開始要求信号を送信装置に送出し、送信装置がそのトレーニング開始要求信号を受信してトレーニングデータを受信装置に送出する。これにより、受信装置においてビットレートの変更が確実に認識された後、送信装置がトレーニングデータを受信装置に送出することになる。従って、受信装置がビットレートの変更を認識する前に、送信装置が誤ってトレーニングデータや変更された後のビットレートのデータを送出することを防止できる。

また、本発明の通信システムは、以下の送信装置と受信装置とを備えることを特徴とする。すなわち、本発明の送信装置に含まれる信号送信部は、変更後のビットレートの確認が完了した旨を示すトレーニング完了信号を受信装置からトレーニング開始判断部により受信した場合に、変更後のビットレートのシリアルデータ信号を受信装置へ送出することを特徴とする。

また、本発明の受信装置に含まれるトレーニング開始信号要求部は、クロックリカバリ部から出力された変更後のビットレートの確認が完了した旨を示す完了通知信号を入力し、この完了通知信号に応じてトレーニング完了信号を送信装置に送出して、変更後のビットレートの確認の完了を送信装置に通知することを特徴とする。

上記の送信装置及び受信装置を備える通信システムでは、受信装置がビットレートの確認の完了を示すトレーニング完了信号を送信装置に送出し、送信装置がそのトレーニング完了信号を受信した後に、変更後のビットレートのシリアルデータ信号を送出することになる。従って、ビットレートの確認の完了前に、送信装置が誤って変更後のビットレートのシリアルデータ信号を受信装置に送出することを防止できる。

また、本発明の送信装置は、パラレルデータ信号を入力し、このパラレルデータ信号のビットレートに変化があるか否かを判断して、パラレルデータ信号のビットレートが変化したと判断した場合にビットレート変化情報を変更通知送信指示部に出力するビットレート判断部を更に備え、変更通知送信指示部は、ビットレート判断部からビットレート変化情報を受け取った場合に、制御信号を信号送信部に出力することを特徴とする。

また、本発明の送信装置においては、ビットレート判断部を位相同期回路（ＰＬＬ）によって構成することができる。この場合、位相同期回路のロック信号をビットレート変化情報として用いることが好ましい。

本発明によれば、簡易な構成で、且つ変更後のビットレートの確認を確実に実行できる。

図１は、本実施形態に係る通信システムの構成図である。 図２は、データ及びクロックの復元の一例を示すタイミングチャートである。 図３は、通信システムの処理を示すシーケンス図である。 図４は、変形例に係る信号線の構成を示す図である。

以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

図１は、本実施形態に係る通信システムの構成図である。この図に示される通信システム１は、送信装置２と、受信装置３を備える。送信装置２及び受信装置３は、高速シリアル信号線Ｒ１及びこの高速シリアル信号線Ｒ１よりも低速の制御信号線Ｒ２によって接続されている。なお、高速シリアル信号線Ｒ１は、送信装置２から送出される信号を受信装置３へ伝送する信号線である。また、低速の制御信号線Ｒ２は、受信装置３から送出される信号を送信装置２へ伝送する信号線である。

送信装置２は、ビットレート判断部２１と、変更通知信号指示部２２と、トレーニング開始判断部２３と、トレーニングデータ生成部２４と、信号送信部２５とを備えている。送信装置２は、受信装置３に例えば画像（映像）データを送信する装置である。

ビットレート判断部２１は、送信装置２に入力されたパラレルデータ信号Ｐ_ｄａｔａを入力し、このパラレルデータ信号Ｐ_ｄａｔａのビットレートを判断して、そのビットレートに関するビットレート情報Ｓ_{ｃｌｏｃｋ}を信号送信部２５に出力する。また、ビットレート判断部２１は、パラレルデータ信号Ｐ_ｄａｔａのビットレートに変化があるか否かを判断し、パラレルデータ信号Ｐ_ｄａｔａのビットレートが変化したと判断した場合には、ビットレート変化情報Ｓ_{ｃｈａｎｇｅ}を変更通知信号指示部２２に出力する。なお、パラレルデータ信号Ｐ_ｄａｔａは、複数本の信号線によって構成される信号線（パラレルバス）によって送信装置２に入力されており、１本の信号線において送信されるデータは、１クロックあたり１ｂｉｔに限定されず、１クロックあたり複数ｂｉｔであってもよい。

変更通知信号指示部２２は、ビットレート判断部２１から出力されたビットレート変化情報Ｓ_{ｃｈａｎｇｅ}を入力し、受信装置３に送出されるシリアルデータ信号Ｓ_ｄａｔａをクロックの周期の一定倍数に亘って一定値とするように制御する制御信号Ｓ_ｎｏｔｉを信号送信部２５に出力する。

トレーニング開始判断部２３は、受信装置３から制御信号線Ｒ２を介して送出されたトレーニング開始要求信号Ｔ_ｒｅｑを受信して入力し、このトレーニング開始要求信号Ｔ_ｒｅｑに従ってトレーニング開始であると判断し、トレーニング開始信号Ｔ_{ｓｔａｒｔ}をトレーニングデータ生成部２４に出力する。また、トレーニング開始判断部２３は、受信装置３から制御信号線Ｒ２を介して送出されたトレーニング完了信号ＲＴ_ｅｎｄを受信して入力し、このトレーニング完了信号ＲＴ_ｅｎｄをトレーニングデータ生成部２４を介して信号送信部２５に出力する。なお、トレーニングについては後述する。

トレーニングデータ生成部２４は、トレーニング開始判断部２３から出力されたトレーニング開始信号Ｔ_{ｓｔａｒｔ}を入力し、このトレーニング開始信号Ｔ_{ｓｔａｒｔ}に応じてトレーニング用のトレーニングデータＴ_ｄａｔａを信号送信部２５に出力する。トレーニング用のトレーニングデータＴ_ｄａｔａは、より詳細にはビットレートに対応する信号であり、例えば「１」と「０」とが「１０１０・・・」のように連続するデータ（トレーニングパターン）である。

信号送信部２５は、送信装置２に入力されたパラレルデータ信号Ｐ_ｄａｔａを入力し、ビットレート判断部２１から出力されたビットレート情報Ｓ_{ｃｌｏｃｋ}に従ってパラレルデータ信号Ｐ_ｄａｔａをシリアルデータ信号Ｓ_ｄａｔａに変換して高速シリアル信号線Ｒ１を介して受信装置３に送出する。また、信号送信部２５は、変更通知信号指示部２２から出力された制御信号Ｓ_ｎｏｔｉを入力し、この制御信号Ｓ_ｎｏｔｉに従ってクロックの周期の一定倍数の期間に亘って一定値とするシリアルデータ信号Ｓ_ｄａｔａを生成して、高速シリアル信号線Ｒ１を介して受信装置３に送出する。具体的に、信号送信部２５は、クロックの周期の一定数倍に亘って例えばローレベルとなるように、シリアルデータ信号Ｓ_ｄａｔａを設定する。一定数倍の期間は、構成されるシステムによって適宜設定され、例えばシリアルデータ信号のローレベルの最大期間がクロックの６周期に設定されている場合には、その６周期の数倍程度に設定される。

また、信号送信部２５は、トレーニングデータ生成部２４から出力されたトレーニングデータＴ_ｄａｔａを入力することでシリアルデータ信号Ｓ_ｄａｔａの送出を停止し、トレーニングデータＴ_ｄａｔａを高速シリアル信号線Ｒ１を介して受信装置３に送出する。また、信号送信部２５は、トレーニング開始判断部２３から出力されたトレーニング完了信号ＲＴ_ｅｎｄをトレーニングデータ生成部２４を介して入力すると、トレーニングデータＴ_ｄａｔａの送出を停止し、シリアルデータ信号Ｓ_ｄａｔａの送出を再開する。

受信装置３は、信号受信部３１と、受信信号一定値判断部３２と、クロックリカバリ部３３と、トレーニング開始信号要求部３４とを含んで構成されている。受信部３は、送信部２から画像データを受信して画像データを出力する。受信部３は、例えばＬＣＤ（Liquid Crystal Display）パネルの一部を構成している。

信号受信部３１は、送信装置２から高速シリアル信号線Ｒ１を介して送出されたシリアルデータ信号Ｓ_ｄａｔａを受信して入力し、このシリアルデータ信号Ｓ_ｄａｔａからクロックリカバリ部３３から出力されるリカバリクロックＲ_{ｃｌｏｃｋ}（後述）に基づいてデータを取得してパラレル受信データＲＰ_ｄａｔａを生成する。具体的に、信号受信部３１は、リカバリクロックＲ_{ｃｌｏｃｋ}が示すクロックを用いてシリアルデータ信号Ｓ_ｄａｔａから正確なデータを取得し、この取得したデータ及びクロックをパラレル受信データＲＰ_ｄａｔａとして生成する。このパラレル受信データＲＰ_ｄａｔａは、例えば画像データとしてＬＣＤの表示部に出力される。また、信号受信部３１は、入力したシリアルデータ信号Ｓ_ｄａｔａを判断信号Ｒ_{ｓｉｇｎａｌ}として受信信号一定値判断部３２に出力する。

受信信号一定値判断部３２は、信号受信部３１から出力された判断信号Ｒ_{ｓｉｇｎａｌ}を入力し、この判断信号Ｒ_{ｓｉｇｎａｌ}に基づいてクロックの周期の一定数倍の期間に亘ってシリアルデータ信号Ｓ_ｄａｔａが一定値であるかどうかを判断する。受信信号一定値判断部３２は、シリアルデータ信号Ｓ_ｄａｔａが一定値であると判断した場合は、トレーニング開始信号ＲＴ_{ｓｔａｒｔ}をクロックリカバリ部３３及トレーニング開始信号要求部３４に出力する。

クロックリカバリ部３３は、送信装置２から高速シリアル信号線Ｒ１を介して送出されたクロックが埋め込まれたシリアルデータ信号Ｓ_ｄａｔａを受信して入力し、この入力されたシリアルデータ信号Ｓ_ｄａｔａからリカバリクロックＲ_{ｃｌｏｃｋ}を復元して再生する。具体的には、図２を参照しながら説明する。図２は、データ及びクロックの復元の一例を示すタイミングチャートである。同図に示すように、クロックリカバリ部３４は、復元されたリカバリクロックのエッジ（図示矢印部分）とデータのエッジとの位相比較を行うことで、位相の調整を行い、データのビットレートと同じクロックの周波数を再生する。リカバリクロックＲ_{ｃｌｏｃｋ}は、信号受信部３１においてシリアルデータ信号Ｓ_ｄａｔａからパラレル受信信号ＲＰ_ｄａｔａを生成するためサンプリングクロックとして用いられる。

また、クロックリカバリ部３３は、受信信号一定値判断部３２からトレーニング開始信号ＲＴ_{ｓｔａｒｔ}が出力された場合には、そのトレーニング開始信号ＲＴ_{ｓｔａｒｔ}を入力し、トレーニングモードに切り換わる。そして、クロックリカバリ部３３は、送信装置２から高速シリアル信号線Ｒ１を介して送出されたトレーニングデータＴ_ｄａｔａを受信して入力し、このトレーニングデータＴ_ｄａｔａに基づいてトレーニングを実施する。トレーニングは、トレーニングデータＴ_ｄａｔａに表されるトレーニングパターン（例えば、「１０１０…」）を認識することにより、変更後のビットレートのシリアルデータ信号Ｓ_ｄａｔａに対応するための学習である。クロックリカバリ部３３は、トレーニングが完了すると、トレーニング開始信号要求部３４にトレーニングが完了した旨を示す完了通知信号Ｔ_ｅｎｄを出力する。

トレーニング開始信号要求部３４は、受信信号一定値判断部３２から出力されたトレーニング開始信号ＲＴ_{ｓｔａｒｔ}を入力し、このトレーニング開始信号ＲＴ_{ｓｔａｒｔ}に応じてトレーニング開始要求信号Ｔ_ｒｅｑを制御信号線Ｒ２を介して送信装置２に送出する。また、トレーニング開始信号要求部３４は、クロックリカバリ部３３から出力された完了通知信号Ｔ_ｅｎｄを入力し、この完了通知信号Ｔ_ｅｎｄに応じてトレーニング完了信号ＲＴ_ｅｎｄを制御信号線Ｒ２を介して送信装置２に送出する。

続いて、上記のような構成を有する送信装置２及び受信装置３を含む通信システム１の処理について説明する。図３は、通信システムの処理を示すシーケンス図である。

図３において、まず送信装置２の信号送出部２５により送出されるべきシリアルデータ信号Ｓ_ｄａｔａのビットレートの変更がビットレート判断部２１により検出される（Ｓ０１）。そして、ビットレートが変更される際、クロックの周期の一定数倍の期間に亘って一定値とされたシリアルデータ信号Ｓ_ｄａｔａが信号送信部２５により受信装置３へと送出させる（Ｓ０２）。

続いて、受信装置３の信号受信部３１によりシリアルデータ信号Ｓ_ｄａｔａが受信され、受信されたシリアルデータ信号Ｓ_ｄａｔａに基づいて、クロックの周期の一定数倍の期間に亘ってシリアルデータ信号Ｓ_ｄａｔａが一定値であるか否かが受信信号一定値判断部３２により判断される（Ｓ０３）。

シリアルデータ信号Ｓ_ｄａｔａが一定値であると判断されると、変更後のビットレートを確認するためのトレーニングデータＴ_ｄａｔａを要求するレーニング開始要求信号Ｔ_ｒｅｑを、トレーニング開始信号要求部３４により送信装置２に送出させる（Ｓ０４）。

受信装置３から送出されたレーニング開始要求信号Ｔ_ｒｅｑは、送信装置２のトレーニング開始判断部２３より受信され（Ｓ０５）、このレーニング開始要求信号Ｔ_ｒｅｑに応じてレーニングデータＴ_ｄａｔａが信号送信部２５により受信装置３に送出される（Ｓ０６）。続いて、送信装置２から送出されたレーニングデータＴ_ｄａｔａは、受信装置３のクロックリカバリ部３３により受信され、ビットレートの確認が実施される（Ｓ０７）。そして、クロックリカバリ部３３によるトレーニングが完了した後に、トレーニング完了信号ＲＴ_ｅｎｄがトレーニング開始信号要求部３４により送信装置２に送出される（Ｓ０８）。

以上、本実施形態に係る送信装置２及び受信装置３を含む通信システム１では、送信装置２においてシリアルデータ信号Ｓ_ｄａｔａのビットレートが変更される際に、クロックの周期の一定数倍の期間に亘って一定値とされたシリアルデータ信号Ｓ_ｄａｔａを受信装置３へと送出する。そして、そのシリアルデータ信号Ｓ_ｄａｔａを受信した受信装置３では、クロックの周期の一定数倍の期間に亘ってシリアルデータ信号Ｓ_ｄａｔａが一定値であると判断された場合に、送信装置２からトレーニングデータＴ_ｄａｔａを受信して変更後のビットレートを確認する処理に移行する。従って、受信装置３では、送信装置２からビットレートが変更される旨の信号を別経路で受信しなくとも、シリアルデータ信号Ｓ_ｄａｔａを受信することでビットレートの変更を認識し、変更後のビットレートを確認する処理に移行することができる。そのため、制御信号線を増やしたり、双方向通信可能にしなくとも、従来の簡易な構成によって変更後のビットレートの確認を確実に実行できる。

また、受信装置３がシリアルデータ信号Ｓ_ｄａｔａが一定値、すなわちビットレートの変更を確認した上で、トレーニング開始要求信号Ｔ_ｒｅｑを送信装置２に送出し、送信装置２がそのトレーニング開始要求信号Ｔ_ｒｅｑを受信してトレーニングデータＴ_ｄａｔａを受信装置３に送信する。これにより、受信装置３においてビットレートの変更が確実に認識された後、送信装置２がトレーニングデータＴ_ｄａｔａを受信装置３に送出することになる。従って、受信装置３がビットレートの変更を認識する前に、送信装置２が誤ってトレーニングデータＴ_ｄａｔａを送出することを防止できる。

また、受信装置３がビットレートの確認の完了を示すトレーニング完了信号ＲＴ_ｅｎｄを送信装置２に送出し、送信装置２がそのトレーニング完了信号ＲＴ_ｅｎｄを受信した後に、変更後のビットレートを含むシリアルデータ信号Ｓ_ｄａｔａを送出することになる。従って、ビットレートの確認の完了前に、送信装置２が誤って変更後のビットレートのシリアルデータ信号Ｓ_ｄａｔａを受信装置３に送出することを防止できる。

なお、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、ビットレート判断部２１によってビットレート変化を検出してビットレートの変更を判断しているが、送信装置２は、ビットレートが変更される旨の通知を受けることで、ビットレートの変更を検出してもよい。

また、上記実施形態において、ビットレート判断部２１がＰＬＬ（Phase Locked Loop：位相同期回路）によって構成されてもよい。この場合には、ＰＬＬのロック判定機能を用いることにより、ＰＬＬのロック信号をビットレート変化情報として用いることができる。ＰＬＬでは、入力されるパラレルデータ信号Ｐ_ｄａｔａのビットレートが変更された場合に、アンロック状態となる。ＰＬＬにおけるアンロック状態の検出は公知のものであり、詳細な説明を省略するが、例えば以下の通りである。ＰＬＬにおける位相比較器（ＰＤ：Phase Detector）では、入力したパラレルデータ信号Ｐ_ｄａｔａに埋め込まれたクロックとＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）から出力されるクロックとの位相を比較し、例えばパラレルデータ信号Ｐ_ｄａｔａに埋め込まれたクロックにおいてハイレベルまたはローレベルの状態が続いた場合やＶＣＯから出力されたクロックのみが入力された場合には、アンロック状態を検出してデータレートが変更されたと判断する。そして、位相比較器は、パラレルデータ信号Ｐ_ｄａｔａのビットレートが変化したと判断した（アンロック状態を検出した）場合には、変更通知信号指示部２２にビットレート変化情報Ｓ_{ｃｈａｎｇｅ}を出力する。

また、送信装置２が送信する一定値のシリアルデータＳ_ｄａｔａとして、通常データの送信状態である、０や１の状態以外にも、差動信号対が同じ電位である状態や、両方ともにハイインピーダンスの状態、コモンボルテージが大きく異なる状態でも、受信装置３において、解像度変更されたと認識されるので、本発明の実施例として適用する事ができる。さらに、一定値のシリアルデータＳ_ｄａｔａを一定期間送信すれば、受信装置３が確実にＲＴ_{ｓｔａｒｔ}を出力する事がわかっている場合は、送信装置２は一定値のシリアルデータＳ_ｄａｔａを一定期間送信した後、Ｔ_ｒｅｑを受けるより前にＴ_ｄａｔａを出力してもよい。

また、上記実施形態では、送信装置２及び受信装置３を高速シリアル信号線Ｒ１及び低速の制御信号線Ｒ２によって接続しているが、例えば図４に示すような構成としてもよい。図４に示す信号線Ｒ３は、２つの容量Ｃ１及び容量Ｃ２が第１信号線Ｒ４上に直列に接続されている。そして、その第１信号線Ｌ４の容量Ｃ１と容量Ｃ２との間に、送信装置２に接続される第２信号線Ｒ５及び受信装置３に接続される第２信号線Ｒ６のそれぞれの一端が接続されている。第２信号線Ｒ５上には、インダクタＬ１が直列に接続されている。また、第２信号線Ｒ６上には、インダクタＬ２が直列に接続されている。このような構成とすることにより、１本の信号線Ｒ３において、送信装置３から受信装置４へとシリアルデータ信号Ｓ_ｄａｔａを送信できると共に、受信装置３から送信装置２へと制御信号等を送信できる。なお、インダクタＬ１，Ｌ２に代えて、抵抗素子を接続してもよい。

また、上記実施形態では、有線通信としているが、無線通信にも適用することができる。

１…通信システム、２…送信装置、３…受信装置、２１…ビットレート判断部、２２…変更通知信号指示部（変更通知送信指示部）、２３…トレーニング開始判断部、２４…トレーニングデータ生成部、２５…信号送信部、３１…信号受信部、３２…受信信号一定値判断部、３３…クロックリカバリ部、３４…トレーニング開始信号要求部、Ｓ_ｄａｔａ…シリアルデータ信号、Ｓ_ｎｏｔｉ…制御信号、Ｔ_ｄａｔａ…トレーニングデータ、Ｔ_ｒｅｑ…トレーニング開始要求信号、Ｔ_ｅｎｄ…完了通知信号、ＲＴ_ｅｎｄ…トレーニング完了信号。

Claims (12)

1. クロックが埋め込まれたシリアルデータ信号を高速シリアル信号線を介して受信装置へ送出する信号送信部と、
   前記信号送信部により送出されるべきシリアルデータ信号のビットレートが変更される際に、前記クロックの周期の一定数倍の期間に亘って変化を伴わない一定値とされたシリアルデータ信号を前記信号送信部により前記高速シリアル信号線を介して前記受信装置へと送出させるように、制御信号を前記信号送信部に出力する変更通知送信指示部と、
   前記変更通知送信指示部により前記制御信号が出力された後に、前記受信装置において変更後のビットレートを確認するためのトレーニングデータを生成し、このトレーニングデータを前記信号送信部により前記高速シリアル信号線を介して前記受信装置へ送出させるトレーニングデータ生成部と、
   を備えることを特徴とする送信装置。
2. 前記受信装置から前記変更後のビットレートを確認するための前記トレーニングデータを要求する旨を示すトレーニング開始要求信号を前記受信装置から受信して入力するトレーニング開始判断部を更に備え、
   前記トレーニングデータ生成部は、前記トレーニング開始要求信号を前記受信装置から前記トレーニング開始判断部により受信した場合に、前記トレーニングデータを前記信号送信部により前記受信装置に送出させることを特徴とする請求項１記載の送信装置。
3. 前記信号送信部は、前記変更後のビットレートの確認が完了した旨を示すトレーニング完了信号を前記受信装置から前記トレーニング開始判断部により受信した場合に、前記変更後のビットレートのシリアルデータ信号を前記受信装置へ送出することを特徴とする請求項２記載の送信装置。
4. パラレルデータ信号を入力し、このパラレルデータ信号のビットレートに変化があるか否かを判断して、前記パラレルデータ信号のビットレートが変化したと判断した場合にビットレート変化情報を前記変更通知送信指示部に出力するビットレート判断部を更に備え、
   前記変更通知送信指示部は、前記ビットレート判断部から前記ビットレート変化情報を受け取った場合に、前記制御信号を前記信号送信部に出力することを特徴とする請求項１〜３のいずれか一項記載の送信装置。
5. 前記ビットレート判断部は、位相同期回路（ＰＬＬ）によって構成されていることを特徴とする請求項４記載の送信装置。
6. 前記位相同期回路のロック信号を前記ビットレート変化情報として用いることを特徴とする請求項５記載の送信装置。
7. クロックが埋め込まれたシリアルデータ信号を高速シリアル信号線を介して送信装置から受信する信号受信部と、
   前記信号受信部により前記高速シリアル信号線を介して受信された前記シリアルデータ信号が、前記クロックの周期の一定数倍の期間に亘って変化を伴わない一定値であるか否かを判断する受信信号一定値判断部と、
   前記受信信号一定値判断部によって前記シリアルデータ信号が一定値であると判断された場合に、前記送信装置から変更後のビットレートを確認するためのトレーニングデータを前記高速シリアル信号線を介して受信して前記変更後のビットレートを確認するクロックリカバリ部と、
   を備えることを特徴とする受信装置。
8. 前記シリアルデータ信号が前記クロックの周期の一定数倍の期間に亘って一定値であると前記受信信号一定値判断部により判断された場合に、前記変更後のビットレートを確認するためのトレーニングデータを要求するトレーニング開始要求信号を送出して、前記トレーニングデータを前記送信装置に要求するトレーニング開始信号要求部を更に備えることを特徴とする請求項７記載の受信装置。
9. 前記トレーニング開始信号要求部は、前記クロックリカバリ部から出力された前記変更後のビットレートの確認が完了した旨を示す完了通知信号を入力し、この完了通知信号に応じてトレーニング完了信号を前記送信装置に送出して、前記変更後のビットレートの確認の完了を前記送信装置に通知することを特徴とする請求項８記載の受信装置。
10. 請求項１に記載の送信装置と、請求項７に記載の受信装置と、を備えることを特徴とする通信システム。
11. 請求項２に記載の送信装置と、請求項８に記載の受信装置と、を備えることを特徴とする通信システム。
12. 請求項３に記載の送信装置と、請求項９に記載の受信装置と、を備えることを特徴とする通信システム。
    

Images