KR20160017591A - 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법 - Google Patents

싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법 Download PDF

Info

Publication number
KR20160017591A
KR20160017591A KR1020150031836A KR20150031836A KR20160017591A KR 20160017591 A KR20160017591 A KR 20160017591A KR 1020150031836 A KR1020150031836 A KR 1020150031836A KR 20150031836 A KR20150031836 A KR 20150031836A KR 20160017591 A KR20160017591 A KR 20160017591A
Authority
KR
South Korea
Prior art keywords
clock
data
sink
source
transmission
Prior art date
Application number
KR1020150031836A
Other languages
English (en)
Inventor
김태진
신대중
Original Assignee
주식회사 더즈텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 더즈텍 filed Critical 주식회사 더즈텍
Priority to KR1020150031836A priority Critical patent/KR20160017591A/ko
Publication of KR20160017591A publication Critical patent/KR20160017591A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

발명의 일측면에 따르면, 레퍼런스 클럭 없이 송신 클럭을 생성하여 데이터를 전송하는 싱크가 제공된다. 싱크는 소스로부터 수신된 데이터 신호를 이용하여 클럭을 복원하고 복원된 클럭을 이용하여 상기 데이터 신호에서 데이터를 복원하는 수신기 및 상기 복원된 클럭을 이용하여 송신 클럭을 생성하고 생성된 송신 클럭을 이용하여 리턴 데이터를 상기 소스로 전송하는 송신기를 포함한다.

Description

싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법{Apparatus of generating a transmission clock in a sink and method of transmitting by using the transmission clock}
본 발명은 반도체 장치에 관한 것으로서, 상세하게는 싱크에서 레퍼런스 클럭 없이 송신 클럭을 생성하는 장치 및 생성된 송신 클럭을 이용하여 싱크에서 소스로 데이터를 전송하는 방법에 관한 것이다.
데이터 전송 속도가 고속화되면서, 소스는 클럭과 데이터를 함께 전송하고, 싱크가 클럭을 복원하여 사용하게 되었다. 이러한 고속 통신 방식에서, 싱크의 CDR(Clock Data Recovery)은 클럭을 복원하고, 복원된 클럭의 위상을 정렬하는 기능을 담당한다. 소스와 싱크는 소스에서 싱크로 데이터를 고속으로 전송할 수 있는 하나 이상의 단방향 채널을 통해 통신한다. 일부의 통신 방식은 싱크에서 소스로 데이터를 전송하는 단방향 채널 또는 소스와 싱크간 양방향 채널을 포함하기도 한다. 하지만, 양방향 채널은 단방향 채널에 비해 상대적으로 저속으로 데이터를 전송한다. 그리고, 양방향 데이터 전송을 위해 별도로 송신 클럭을 생성할 구성이 소스와 싱크에 각각 포함되어야 한다. 일반적으로 소스에는 레퍼런스 클럭이 제공되지만, 싱크에는 레퍼런스 클럭의 제공 여부가 확실하지 않은 경우가 많다. 이로 인해, 싱크를 제작할 경우에는 레퍼런스 클럭이 없는 경우를 대비해 설계를 진행해야 한다. 또한, 채널의 수가 증가하게 되면 많은 수의 채널을 효율적으로 배치하기가 어려워진다.
미국 등록특허 제7,263,153호 미국 등록특허 제7,839,965호
단방향 채널을 양방향 채널으로 활용할 수 있도록 한다. 싱크에서 소스로 데이터 전송이 필요한 경우 단방향 채널을 양방향 채널으로 활용하여 데이터를 전송할 수 있도록 한다. 이 경우, 싱크에 복잡한 구성을 도입하지 않고서도 송신 클럭을 확보할 수 있다.
단방향 채널을 양방향 채널으로 활용시 싱크와 소스간 전송 방식을 단순화한다. 싱크에서 소스로의 데이터 송신시 클럭 복원 과정을 생략하고 위상 매칭만으로 데이터 송수신이 가능하도록 한다.
발명의 일측면에 따르면, 레퍼런스 클럭 없이 송신 클럭을 생성하여 데이터를 전송하는 싱크가 제공된다. 싱크는 소스로부터 수신된 데이터 신호를 이용하여 클럭을 복원하고 복원된 클럭을 이용하여 상기 데이터 신호에서 데이터를 복원하는 수신기 및 상기 복원된 클럭을 이용하여 송신 클럭을 생성하고 생성된 송신 클럭을 이용하여 리턴 데이터를 상기 소스로 전송하는 송신기를 포함한다.
단방향 채널을 양방향 채널로 활용할 수 있게 된다. 싱크에서 소스로 데이터 전송이 필요한 경우 종래에 단방향으로만 이용되던 채널을 양방향 채널로 활용하여 데이터를 전송할 수 있다. 이 경우, 싱크에 복잡한 구성을 도입하지 않고서도 송신 클럭을 확보할 수 있다.
단방향 채널을 양방향 채널로 활용시 싱크와 소스간 전송 방식이 단순화된다. 싱크는 송신 클럭을 별도로 전송하지 않지만, 싱크에서 소스로의 데이터 송신시 클럭 복원 과정은 생략될 수 있으며 위상 매칭만으로 데이터 송수신이 가능하다.
이하에서, 본 발명은 첨부된 도면에 도시된 실시예를 참조하여 설명된다. 이해를 돕기 위해, 첨부된 전체 도면에 걸쳐, 동일한 구성 요소에는 동일한 도면 부호가 할당되었다. 첨부된 도면에 도시된 구성은 본 발명을 설명하기 위해 예시적으로 구현된 실시예에 불과하며, 본 발명의 범위를 이에 한정하기 위한 것은 아니다.
도 1은 소스와 싱크 구성을 예시적으로 나타낸 도면이다.
도 2a는 싱크의 클럭 생성 장치의 예시적인 구성을 나타낸 도면이다.
도 2b는 싱크의 클럭 생성 장치의 다른 예시적인 구성을 나타낸 도면이다.
도 2c는 싱크의 클럭 생성 장치의 또 다른 예시적인 구성을 나타낸 도면이다.
도 3는 도 2a 내지 도 2c에 도시된 클럭 생성 장치의 동작을 설명하기 위한 도면이다.
도 4는 싱크의 클럭 생성 장치의 또 다른 예시적인 구성을 나타낸 도면이다.
도 5는 도 4에 도시된 싱크의 클럭 생성 장치의 동작을 설명하기 위한 도면이다.
도 6a 및 도 6b는 도 2a 내지 도 2c 및 도 4에 도시된 송신 클럭 설정기의 예시적인 구성을 나타낸 도면이다.
도 7a는 싱크의 클럭 생성 장치의 또 다른 예시적인 구성을 나타낸 도면이다.
도 7b는 싱크의 클럭 생성 장치의 또 다른 예시적인 구성을 나타낸 도면이다.
도 8은 도 7a 내지 도 7b에 도시된 아날로그-디지털 변환기의 예시적인 구성을 나타낸 도면이다.
도 9a 내지 9c는 소스와 싱크간 전송되는 데이터 신호의 구조를 도시한 도면이다.
도 10은 미니 트레이닝 패턴을 도시한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 이를 상세한 설명을 통해 상세히 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1은 소스와 싱크 구성을 예시적으로 나타낸 도면이다.
소스와 싱크는 채널을 통해 전기적으로 연결되며, 소스는 싱크로 데이터 신호를 전송한다. 하나의 채널을 통해 소스는 싱크로 데이터 신호를 고속으로 전송하며, 싱크는 데이터 신호에서 복원된 클럭을 이용하여 송신 클럭을 생성하고 이를 이용하여 리턴 데이터를 소스로 전송한다.
소스와 싱크는 각각 송신기와 수신기를 포함한다. 소스의 수신기와 싱크의 수신기는 데이터 신호에서 클럭과 데이터를 복원하는 CDR(Clock and Data Recovery)이며, 싱크의 송신기는 CDR에 의해 복원된 클럭과 실질적으로 동일한 주파수를 갖는 송신 클럭을 생성한다. 소스의 수신기는 리턴 데이터에서 데이터 및/또는 클럭을 복원할 수 있다. 소스의 경우, 데이터 신호의 전송에 사용한 클럭과 송신 클럭이 실질적으로 동일하므로, 클럭 복원 과정이 생략되거나 단순화될 수 있다.
리턴 데이터는 소스로부터의 데이터 전송이 없는 시구간(이하 리턴 데이터 전송 구간)에 싱크에서 소스로 전송된다. 리턴 데이터 전송 구간은 소스가 데이터 신호의 전송을 완료했음을 싱크에 알리거나 소스가 리턴 데이터의 전송을 싱크에 요청하면 시작한다. 한편, 리턴 데이터 전송 구간은 싱크가 리턴 데이터의 전송을 완료했음을 소스에 알리거나 싱크가 전송할 리턴 데이터가 없음을 소스에 알리면 종료한다. 리턴 데이터 전송 구간 동안 채널의 데이터 전송 방향은 변경되어 싱크만이 데이터를 전송할 수 있게 된다. 어플리케이션의 종류 및/또는 데이터 전송 방식에 따라 달라질 수 있지만, 리턴 데이터 전송 구간은 소스와 싱크간 데이터 신호를 통신하는 동안 적어도 1회 이상 발생할 수 있다. 리턴 데이터 전송 구간은 리턴 데이터의 크기에 따라 길이가 달라질 수 있다.
한편, 데이터 신호가 전송되는 구간과 비교할 때, 리턴 데이터 전송 구간의 길이는 데이터 신호가 전송되는 구간에 비해 상대적으로 짧다. 하지만, 리턴 데이터의 크기를 리턴 데이터 전송 구간보다 작게 구성함으로써, 소스-싱크간 데이터 전송 효율에 전혀 영향을 미치지 않으면서 동시에 양방향 통신을 가능하게 할 수 있다. 한편, 리턴 데이터의 크기가 리턴 데이터 전송 구간보다 커지더라도, 후속 리턴 데이터 전송 구간을 이용하여 리턴 데이터를 분할 전송함으로써 역시 소스-싱크간 데이터 전송 효율에 영향을 주지 않을 수 있다. 또한, 리턴 데이터의 크기가 리턴 데이터 전송 구간보다 클 경우, 데이터의 전송 속도를 증가시켜서 전송할 수도 있다.
도 2a는 싱크의 클럭 생성 장치의 구성을 나타낸 도면이다.
도 2a를 참조하면, 싱크는 수신기(100)와 송신기(300)로 구성되며, 양방향 인터페이스를 통해 소스에 전기적으로 통신가능하게 연결된다. 수신기(100)는 소스로부터 수신된 데이터 신호의 수신 클럭과 복원된 클럭의 위상차를 이용하여 디지털 제어 오실레이터 코드를 생성하고, 생성된 디지털 제어 오실레이터 코드에 의해 복원된 상기 복원된 클럭을 이용하여 상기 데이터 신호에서 데이터를 복원한다. 송신기(300)는 복원된 클럭을 수신 클럭에 라킹시킨 디지털 제어 오실레이터 코드에 의해 송신 클럭을 생성하고, 송신 클럭을 이용하여 리턴 데이터를 소스로 전송한다.
싱크의 클럭 생성 장치는 디지털 위상 검출기(110), 시간-디지털 변환기(120), 제1 디지털 제어 오실레이터(130), 락 검출기(140), 송신 클럭 설정기(200), 제2 디지털 제어 오실레이터(310)를 포함한다.
디지털 위상 검출기(110)는 수신 클럭과 복원된 클럭의 위상차를 검출한다. 양방향 인터페이스를 통해 입력된 데이터 신호의 수신 클럭의 위상을 수신 클럭을 이용하여 복원된 클럭의 위상과 비교하여 복원된 클럭의 위상이 수신 클럭에 비해 늦거나 빠른지를 나타내는 검출된 위상차를 출력한다. 여기서, 데이터 신호는 메인 트레이닝 패턴 및 미니 트레이닝 패턴 중 적어도 어느 하나를 포함할 수 있다. 디지털 위상 검출기(110)는, 예를 들어, Alexander 위상 검출기, Oversampled 위상 검출기, 또는 Bang-Bang 위상 검출기 등과 같은 비선형 검출기일 수 있다. 입력된 데이터 신호와 복원된 클럭의 위상차를 비교하여 그 차이에 비례하는 너비를 가지는 업 신호 펄스(UP) 및 다운 신호 펄스(DN)를 생성하는 선형 위상 검출기에 비해, 비선형 위상 검출기는 위상 오차의 크기에 대한 정보는 무시하고 위상 오차의 극성을 출력할 수 있다.
시간-디지털 변환기(120)는 디지털 위상 검출기(110)의 출력단에 연결되며, 검출된 위상차를 디지털 제어 오실레이터 코드로 변환한다. 예를 들어, 검출된 위상차는, 예를 들어, UP/DN, Early/late, Error/Ref 등과 같이 다양한 형태로 출력될 수 있으며, 복원된 클럭의 위상이 수신 클럭의 위상에 대해 빠름/느림을 나타내며, 시간-디지털 변환기(120)는 검출된 위상차를 n 비트(n은 자연수)의 디지털 신호인 디지털 제어 오실레이터 코드로 변환한다. 따라서 제1 디지털 제어 오실레이터(130)가 라킹(locking)되기 전까지는 서로 다른 값을 갖는 디지털 제어 오실레이터 코드가 계속해서 출력될 수 있다. 제1 디지털 제어 오실레이터(130)가 라킹되면, 시간-디지털 변환기(120)는 고정된 디지털 제어 오실레이터 코드를 출력할 수 있다.
제1 디지털 제어 오실레이터(130)는 시간-디지털 변환기(120)의 출력단에 연결되며, 디지털 제어 오실레이터 코드에 의해 복원된 클럭을 출력한다. 제1 디지털 제어 오실레이터(130)는 n 비트의 디지털 제어 오실레이터 코드에 따라 클럭의 주파수가 증가하거나 감소한다. 예를 들어, 9 비트의 디지털 제어 오실레이터 코드를 이용하는 경우, 디지털 제어 오실레이터는 최대 512개의 서로 다른 주파수를 갖는 클럭을 출력할 수 있다.
한편, 디지털 제어 오실레이터는 다양한 구조를 갖도록 설계될 수 있다. 예를 들어, 디지털-아날로그 변환기와 전압 제어 오실레이터를 결합하여 디지털 제어 오실레이터를 구성할 수 있으며, 디지털 입력을 스위치로 사용하여 오실레이터의 출력을 직접 조절하는 방식으로 디지털 제어 오실레이터를 구성할 수도 있다. 이외에도 다양한 방식을 이용하여 디지털 제어 오실레이터를 구현할 수 있음은 물론이다.
락 검출기(140)는 제1 디지털 제어 오실레이터(130)의 출력단에 연결되며, 제1 디지털 제어 오실레이터(130)의 라킹 여부를 판단한다. 락 검출기(140)는 수신 클럭과 제1 디지털 제어 오실레이터(130)에 의해 복원된 클럭을 비교하여 라킹이 발생하면 라킹 검출 신호를 출력한다. 예를 들어, 수신 클럭과 복원된 클럭의 라이징 엣지를 비교하여 일치하면, 락 검출기(140)는 라킹이 되었다고 판단할 수 있다. 다른 예로서, 락 검출기(140)는 수신 클럭과 복원된 클럭의 라이징 엣지의 위상이 일치하는 회수를 카운팅하여 라킹 여부를 판단할 수도 있다. 이외에도 다양한 방식을 이용하여 라킹 여부를 판단할 수 있음은 물론이다.
한편, 도 2a에서는 락 검출기(140)가 수신기(100)에 위치한 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다. 또한 락 검출기(140)로부터 송신 클럭 설정기(200)로 라킹 검출 신호가 직접 제공되는 것으로 도시되어 있으나, 이는 이해를 돕기 위한 일 예시에 불과하며, 라킹 검출 신호는 싱크의 제어회로(미도시)를 경유해서 단독으로 또는 제어 신호와 함께 제공될 수도 있다.
디시리얼라이저(150)는 양방향 인터페이스를 통해 입력된 직렬 데이터 신호를 복원된 클럭을 이용하여 병렬화한다. 여기서, 데이터 신호는 소스가 싱크의 리턴 데이터 전송을 요청하는 리턴 데이터 요청 식별자 REQUEST를 포함할 수 있다. 한편, 소스가 데이터 전송을 완료했음을 나타내는 전송 종료 식별자 DONE도 리턴 데이터 요청 식별자 REQUEST와 동일한 기능을 할 수 있다. 여기서, 전송할 데이터가 남이 있는 상태에서도, 소스는 리턴 데이터 요청 식별자 REQUEST를 싱크로 전송할 수 있다. 병렬화된 데이터는 싱크의 제어회로로 출력된다. 싱크의 제어회로는 병렬화된 데이터를 처리할 뿐만 아니라, 수신기(100), 송신 클럭 설정기(200), 및 송신기(300)의 동작을 제어하는 기능을 수행한다. 여기서, 싱크의 제어회로는 리턴 데이터 요청 식별자 REQUEST에 의해 리턴 데이터를 송신기(300)를 통해 소스로 전송한다. 한편, 리턴 데이터 요청 식별자 REQUEST를 수신하면, 싱크의 제어회로는 리턴 데이터를 소스로 전송한 후 데이터 신호의 수신을 계속할 수 있다. 한편, 첫 번째 리턴 데이터 요청 식별자 REQUEST를 수신하면, 싱크의 제어회로는 리턴 데이터를 생성한 후 두 번째 리턴 데이터 요청 식별자 REQUEST 수신시 리턴 데이터를 소스로 전송할 수도 있다. 이를 위해, 싱크는 첫 번째 리턴 데이터 요청 식별자 REQUEST에 대한 응답으로 리턴 데이터 요청 수신 확인 식별자 ACK를 소스로 전송할 수 있다.
송신 클럭 설정기(200)는 수신기(100)와 송신기(300) 사이에 위치하며, 송신기(300)에 위치한 제2 디지털 제어 오실레이터(310)에 디지털 제어 오실레이터 코드를 제공한다. 송신 클럭 설정기(200)는 락 검출기(140)로부터 라킹 검출 신호를 수신하면 제2 디지털 제어 오실레이터(310)에 디지털 제어 오실레이터 코드를 제공할 수 있다. 한편, 송신기(300)에 의한 전력 손실을 방지하거나 양방향 인터페이스가 연결된 전송매체에 노이즈가 발생하지 않도록 하기 위해서 싱크의 제어회로는 수신 동작중에는 송신기(300)를 턴 오프하며, 송신 동작중에는 수신기(100)를 턴 오프할 수도 있다. 송신 클럭 설정기(200)는 라킹 검출 신호 및 제어회로로부터의 제어 신호의 조합에 의해 제2 디지털 제어 오실레이터(310)에 디지털 제어 오실레이터 코드를 제공할 수 있다. 송신 클럭 설정기(200) 구조의 예시와 동작은 도 6a 및 6b를 참조하여 설명하기로 한다.
제2 디지털 제어 오실레이터(310)는 송신 클럭을 제공한다. 제2 디지털 제어 오실레이터(310)는 라킹 검출 신호에 상응하는 디지털 제어 오실레이터 코드를 이용하여 송신 클럭을 출력한다. 예를 들어, 제2 디지털 제어 오실레이터(310)와 제1 디지털 제어 오실레이터(130)는 동일한 구조를 가질 수 있다. 따라서 라킹 검출 신호가 출력되도록 한 디지털 제어 오실레이터 코드에 의해서, 제2 디지털 제어 오실레이터(310)와 제1 디지털 제어 오실레이터(130)는 동일한 클럭을 출력할 수 있다.
시리얼라이저(320)는 제어회로가 입력한 리턴 데이터를 직렬화하여 출력한다. 출력된 리턴 데이터는 양방향 인터페이스를 통해 소스로 전송된다. 싱크의 제어 회로는 리턴 데이터를 시리얼라이저(320)를 통해 소스로 전송한다. 한편, 전송할 리턴 데이터가 없는 경우, 싱크의 제어회로는 리턴 데이터 없음 식별자 NO RETURN DATA를 시리얼라이저(320)를 통해 소스로 전송한다. 여기서 싱크의 제어회로는 리턴 데이터 전송 구간의 종료를 나타내는 전송 종료 식별자 DONE을 리턴 데이터 또는 리턴 데이터 없음 식별자 NO RETURN DATA와 함께 전송할 수 있다.
양방향인터페이스(330)는 소스와 싱크간 데이터 전송 방향을 제어한다. 소스로부터 데이터 신호를 수신하는 경우, 양방향인터페이스(330)는 싱크에서 소스로의 리턴 데이터 전송을 중단하며, 싱크로부터 리턴 데이터를 전송하는 경우, 양방향인터페이스(330)는 소스에서 싱크로의 데이터 신호 수신을 중단한다. 양방향인터페이스(330)의 데이터 송신 방향은 싱크의 제어회로의 제어신호에 의해 결정된다. 여기서, 싱크의 제어회로는 소스로부터 수신한 리턴 데이터 요청 식별자 REQUEST에 의해 양방향인터페이스(330)가 싱크에서 소스로 리턴 데이터를 전송할 수 있도록 한다. 아울러, 리턴 데이터의 전송이 종료되면, 싱크의 제어회로는 전송 종료 식별자 DONE을 소스로 전송하고 양방향인터페이스(330)가 소스로부터 데이터 신호를 수신할 수 있도록 한다. 한편, 싱크의 양방향인터페이스(330)의 동작과 유사하게, 소스의 양방향인터페이스도 리턴 데이터 요청 식별자 REQUEST 및 전송 종료 식별자 DONE에 의해 데이터 전송 방향을 변경한다.
도 2b는 싱크의 클럭 생성 장치의 다른 구성을 나타낸 도면이다.
도 2b를 참조하면, 싱크의 클럭 생성 장치는 디지털 위상 검출기(110), 시간-디지털 변환기(120), 제1 디지털 제어 오실레이터(130), 락 검출기(140), 디지털 필터(160), 송신 클럭 설정기(200), 제2 디지털 제어 오실레이터(310)를 포함한다. 도 2a에서 설명된 구성 요소에 대한 설명은 생략한다.
도 2a와 비교할 때, 도 2b에 도시된 싱크의 클럭 생성 장치는 시간-디지털 변환기(120)와 제1 디지털 제어 오실레이터(130) 사이에 위치한 디지털 필터(160)를 더 포함한다. 디지털 필터(160)는 시간-디지털 변환기(120)로부터 출력된 디지털 제어 오실레이터 코드를 디지털 모드로 필터링한다. 디지털 필터(160)에 의해 복원된 클럭 및 송신 클럭의 지터 노이즈 특성이 향상될 수 있다.
도 2c는 싱크의 클럭 생성 장치의 또 다른 구성을 나타낸 도면이다.
도 2c를 참조하면, 싱크의 클럭 생성 장치는 디지털 위상 검출기(110), 시간-디지털 변환기(120), 제1 디지털 제어 오실레이터(130), 락 검출기(140), 디지털 필터(160), 송신 클럭 설정기(200), 제2 디지털 제어 오실레이터(310)를 포함한다. 도 2a에서 설명된 구성 요소에 대한 설명은 생략한다.
디지털 위상 검출기(110)는 수신 클럭과 복원된 클럭의 위상차를 검출한다. 디지털 위상 검출기(110)가 출력하는 위상차는 다양한 형태가 될 수 있다. 예를 들어, 위상차는 빠름/느림을 나타내는 펄스이거나, Reference/Error를 나타내는 펄스일 수 있다. 위상차가 어떠한 방식으로 출력되는지 여부와는 무관하게, 디지털 제어 오실레이터(130)가 라킹되면, 검출값은 일정한 형태를 유지하게 된다. 예를 들어, 빠름/느림을 나타내는 펄스로 출력되는 경우, 빠름 펄스와 느림 펄스가 동일 시점에 출력되거나, 아주 짧은 펄스로 출력될 수 있다. 이외에도 다양한 형태로 라킹 상태가 표현될 수 있다. 따라서 락 검출기(140)는 라킹 상태에 출력되는 위상차의 형태를 이용하여 라킹 여부를 판단할 수 있다.
도 3은 도 2a 내지 도 2c에 도시된 클럭 생성 장치의 동작을 설명하기 위한 도면이다.
수신기(100)에서는, 양방향 인터페이스를 통해 데이터 신호가 입력되면(400), 입력된 데이터 신호의 수신 클럭에 복원된 클럭이 라킹되도록 제1 디지털 제어 오실레이터(130)가 동작한다(410). 수신 클럭과 복원된 클락 사이에 라킹이 발생하면 락 검출기(140)는 라킹 검출 신호를 출력한다(420). 이후, 송신기가 동작하는 동안에는, 제어회로의 제어에 의해 수신기(100)는 턴 오프된다(430).
송신기(300)에서는, 라킹 검출 신호에 상응하는 n 비트의 디지털 제어 발진기 코드가 송신 클럭 설정기(200)에 의해 제2 디지털 제어 오실레이터(310)에 전달된다(440). 이후, n 비트의 디지털 제어 오실레이터 코드에 의해 제2 디지털 제어 오실레이터(310)는 고정된 주파수를 갖는 송신 클럭을 출력한다(450). 송신기(300)는 송신 클럭을 이용하여 리턴 데이터를 소스로 전송한다(460).
일 실시예로서, 라킹 검출 신호가 출력되면, 송신기(300)가 턴온되어 송신 클럭을 발생할 수 있다. 다른 실시예로서, 라킹 검출 신호가 출력되더라도 제어회로의 제어에 의해서만 송신기(300)가 턴온 될 수도 있다. 또 다른 실시예로서, 라킹 검출 신호가 출력되더라도 수신기(100)가 턴 오프되어야만 송신기(300)가 턴온 될 수도 있다. 따라서 도 2에서는 단계 420과 440이 동일 시점에 수행되는 것으로 도시되어 있으나, 실시예에 따라서는 서로 다른 시점에 수행될 수도 있다. 마찬가지로, 단계 430과 450이 반드시 동일 시점에 수행되어야 하는 것은 아니다.
도 4는 싱크의 클럭 생성 장치의 또 다른 구성을 나타낸 도면이다.
도 4를 참조하면, 싱크의 클럭 생성 장치는 디지털 위상 검출기(110), 시간-디지털 변환기(120), 제1 디지털 제어 오실레이터(130), 락 검출기(140), 송신 클럭 설정기(200), 시그마-델타 변환기(210), 제2 디지털 제어 오실레이터(310)를 포함한다. 도 1a에서 설명된 구성 요소에 대한 설명은 생략한다.
도 2a와 비교할 때, 도 4에 도시된 싱크의 클럭 생성 장치는 시간-디지털 변환기(120)와 송신 클럭 설정기(200) 사이에 위치한 시그마-델타 변환기(210)를 더 포함한다. 시그마-델타 변환기(210)는 시간-디지털 변환기(120)로부터 출력된 디지털 제어 오실레이터 코드를 누적하여 평균값을 출력한다. 상세하게는, 시그마-델타 변환기(210)는 두 개의 디지털 제어 오실레이터 코드의 차이를 이용한 에러 피드백 연산을 통해 디지털 제어 오실레이터 코드의 비트 수를 변경한다. 본 실시예에서는 시그마-델타 변환기(210)는 K(K는 자연수) 비트의 디지털 제어 오실레이터 코드를 출력할 수 있다. 시그마-델타 변환기(210)에 의해 복원된 클럭 및 송신 클럭의 지터 노이즈 특성이 향상될 수 있다. 한편, 다른 실시예에서, 시그마-델타 변환기(210)는 누적기(Accumulator)로 교체될 수 있다.
도 5는 도 4에 도시된 싱크의 클럭 생성 장치의 동작을 설명하기 위한 도면이다.
수신기(100)에서는, 양방향 인터페이스를 통해 데이터 신호가 입력되면(400), 입력된 데이터 신호의 수신 클럭에 복원된 클럭이 라킹되도록 제1 디지털 제어 오실레이터(130)가 동작한다(410). 수신 클럭과 복원된 클락 사이에 라킹이 발생하면 락 검출기(140)는 라킹 검출 신호를 출력한다(420). 이후, 송신기가 동작하는 동안에는, 제어회로의 제어에 의해 수신기(100)는 턴 오프된다(430).
송신기(300)에서는, 라킹 검출 신호에 상응하는 n 비트의 디지털 제어 발진기 코드가 시그마-델타 변환기(210)에 전달된다(470). 본 실시예에서는 n 비트의 디지털 값을 시그마-델타 변환기(210)는 수신한 n 비트의 디지털 제어 발진기 코드를 누적하여 평균값을 산출하여 K 비트의 디지털 제어 발진기 코드를 생성한다(475). 라킹 검출 신호가 출력되면, 시그마-델타 변환기(210)는 K 비트의 디지털 제어 발진기 코드를 고정하여 출력한다(480). 이후, K 비트의 디지털 제어 오실레이터 코드에 의해 제2 디지털 제어 오실레이터(310)는 고정된 주파수를 갖는 송신 클럭을 출력한다(485). 송신기(300)는 송신 클럭을 이용하여 리턴 데이터를 소스로 전송한다(490).
일 실시예로서, 수신 동작시에 시그마-델타 변환기(210)를 구동하면 송신 클럭 확보에 소요되는 시간이 감소될 수 있다. 다른 실시예로서, 라킹 검출 신호가 출력되면, 시그마-델타 변환기(210) 및 송신기(300)가 턴온되어 송신 클럭을 발생할 수 있다. 또 다른 실시예로서, 라킹 검출 신호가 출력되더라도 제어회로의 제어에 의해서만 송신기(300)가 턴온 될 수도 있다. 또 다른 실시예로서, 라킹 검출 신호가 출력되더라도 수신기(100)가 턴 오프되어야만 송신기(300)가 턴온 될 수도 있다. 따라서 도 5에서는 단계 410과 470이 동일 시점에 수행되는 것으로 도시되어 있으나, 실시예에 따라서는 서로 다른 시점에 수행될 수도 있다. 마찬가지로, 단계 420과 480이 반드시 동일 시점에 수행되어야 하는 것은 아니며, 단계 430과 485 역시 마찬가지이다.
도 6a 및 도 6b는 도 2a 내지 도 2c 및 도 4에 도시된 송신 클럭 설정기의 예시적인 구성을 나타낸 도면이다.
도 6a를 참조하면, 송신 클럭 설정기(200)는 2개의 입력을 가진 2:1 멀티플렉서를 이용하여 구현될 수 있다. 멀티플렉서의 제1 입력단은 시간-디지털 변환기(120), 디지털 필터(160) 또는 시그마-델타 변환기(210)에 연결되어 디지털 제어 오실레이터 코드를 입력받는다. 멀티플렉서의 제2 입력단은 멀티플렉서의 출력단에 연결되어, 출력되는 디지털 제어 오실레이터 코드를 다시 입력받는다. 이 연결 구조에 의해, 수신기(100)가 턴 오프되어 디지털 제어 오실레이터 코드가 제공되지 않을 때에도 디지털 제어 오실레이터 코드가 제2 디지털 제어 오실레이터(310)에 제공될 수 있다. 다운스트림의 제어회로가 제공한 제어 신호는 멀티플렉서를 턴온 또는 턴 오프하는 인에이블 신호로 작용하거나, 라킹 검출 신호와 함께 멀티플렉서의 입력단을 선택하는 작용을 할 수 있다.
일실시예로, 멀티플렉서의 입력단을 선택하는 신호는 락 검출기(140)로부터 제공된 라킹 검출 신호일 수 있다. 라킹 검출 신호에 의해 제1 입력단이 선택될 수 있다. 한편, 멀티플렉서는 라킹 검출 신호가 입력되지 않으면 제2 입력단을 기본적으로 선택하도록 구성될 수 있다. 이로 인해, 라킹 검출 신호가 제공되기 전에는 디지털 제어 오실레이터 코드가 제2 디지털 제어 오실레이터(310)에 제공되지 않을 수 있다. 또한, 락 검출기(140)가 수신기(100)에 포함되어 턴 오프되더라도 라킹 검출 신호에 상응하는 디지털 제어 오실레이터 코드가 지속적으로 제2 디지털 제어 오실레이터(310)에 제공될 수 있다.
다른 실시예로, 멀티플렉서의 입력단을 선택하는 신호는 라킹 검출 신호와 제어 신호의 조합일 수 있다. 이를 위해, 라킹 검출 신호와 제어 신호를 입력 받아 논리 연산한 후 멀티플렉서에 입력하는 논리회로(미도시)가 멀티플렉서에 연결될 수 있다. 한편, 라킹 검출 신호는 제어 회로에 제공되며, 제어 회로는 라킹 검출 신호를 수신한 후 송신기(300)를 턴 온 할 수 있다.
도 6b를 참조하면, 송신 클럭 설정기(200)는 디지털 제어 오실레이터 코드를 저장하는 래치로 구성될 수 있다. 래치가 디지털 제어 오실레이터 코드를 저장함으로써, 송신 클럭을 제공하는 동작이 시작되기 전 또는 송신기(300)가 턴 온 되기 전에 수신기(100)가 턴 오프되더라도 라킹 검출 신호에 상응하는 디지털 제어 오실레이터 코드가 제2 디지털 제어 오실레이터(310)에 제공되도록 할 수 있다.
한편, 래치의 출력단에 도 6a의 멀티플렉서의 제1 입력단이 연결된 것으로 도시되어 있으나, 제어 회로가 래치로의 입출력을 제어함으로써 멀티플렉서가 생략되거나, 예를 들어 스위치와 같은 단순한 회로 요소로 교체될 수도 있다.
도 7a는 싱크의 클럭 생성 장치의 구성을 나타낸 도면이고, 도 7b는 싱크의 클럭 생성 장치의 다른 구성을 나타낸 도면이다.
도 7a 및 7b를 참조하면, 싱크는 수신기(100)와 송신기(300)로 구성되며, 양방향 인터페이스를 통해 소스에 전기적으로 통신가능하게 연결된다. 수신기(100)는 소스로부터 수신된 데이터 신호의 수신 클럭과 복원된 클럭의 위상차를 이용하여 디지털 제어 오실레이터 코드를 생성하고, 생성된 디지털 제어 오실레이터 코드에 의해 복원된 상기 복원된 클럭을 이용하여 상기 데이터 신호에서 데이터를 복원한다. 송신기(300)는 복원된 클럭을 수신 클럭에 라킹시킨 디지털 제어 오실레이터 코드에 의해 송신 클럭을 생성하고, 송신 클럭을 이용하여 리턴 데이터를 소스로 전송한다.
싱크의 클럭 생성 장치는 선형 위상 검출기(115), 차지 펌프/LPF(125), 제1 디지털 제어 오실레이터(130), 락 검출기(140), 송신 클럭 설정기(200), 제2 디지털 제어 오실레이터(310)를 포함한다.
선형 위상 검출기(115)는 수신 클럭과 복원된 클럭의 위상차를 검출한다. 양방향인터페이스(330)를 통해 입력된 데이터 신호의 수신 클럭의 위상을 수신 클럭을 이용하여 복원된 클럭의 위상과 비교하여 복원된 클럭의 위상이 수신 클럭에 비해 늦거나 빠른지를 나타내는 검출된 위상차를 출력한다. 여기서, 데이터 신호는 메인 트레이닝 패턴 및 미니 트레이닝 패턴 중 적어도 어느 하나를 포함할 수 있다. 대표적인 선형 위상 검출기(115)인 Hogge 타입 위상 검출기는 D플립플롭과 XOR 게이트로 이루어진 단순 위상 검출기를 2개 연결한 구조이지만, 반드시 이에 한정되는 것은 아니며, 다양한 구성을 갖는 선형 위상 검출기가 적용될 수 있다. 선형 위상 검출기(115)는 데이터 신호와 복원된 클럭의 위상차를 비교하며, 예를 들어, 위상차에 비례하는 너비를 가지는 업 신호 펄스 UP 및 다운 신호 펄스 DN을 생성한다.
차지 펌프/LPF(125)는 차지 펌프와 로우 패스 필터를 포함하며, 선형 위상 검출기(115)의 출력단에 연결된다. 차지 펌프/LPF(125)는 검출된 위상차에 따른 제어 전압 Vctrl을 출력한다. 가장 단순한 구성을 예로 들면, 차지 펌프는 두 개의 정전류원과 각 정전류원에 의한 전류 공급을 제어하는 두 개의 스위치로 구성될 수 있으나, 반드시 이에 한정되는 것은 아니다. 각 정전류원이 공급하는 전류는 선형 위상 검출기(115)에서 출력된 업 신호 펄스 UP 및 다운 신호 펄스 DN에 의해 스위칭하는 스위치에 의해 달라진다. 마찬가지로, 가장 단순한 구성을 예로 들면, 로우 패스 필터는 차지 펌프의 출력단에 연결된 저항 및 커패시터의 조합으로 구성된 RC 필터일 수 있으나, 반드시 이에 한정되는 것은 아니다. 업 신호 펄스 UP 및 다운 신호 펄스 DN에 의해서, 차지 펌프는, 예를 들어, 로우 패스 필터에 포함된 커패시터로부터 전하를 흡수하는 Pull 동작 또는 전하를 공급하는 push 동작을 할 수 있다. 차지 펌프의 Pull 동작에 의해 로우 패스 필터로부터 출력되는 제어 전압 Vctrl은 낮아지며, Push 동작에 의해 제어 전압 Vctrl은 높아질 수 있다.
아날로그-디지털 변환기(128)는 제어 전압 Vctrl을 n 비트의 디지털 제어 오실레이터 코드로 변환한다. 따라서 제1 디지털 제어 오실레이터(130)가 라킹(locking)되기 전까지는 서로 다른 값을 갖는 디지털 제어 오실레이터 코드가 계속해서 출력될 수 있다. 제1 디지털 제어 오실레이터(130)가 라킹되면, 아날로그-디지털 변환기(128)는 실질적으로 고정된 디지털 제어 오실레이터 코드를 출력할 수 있다. 여기서, 실질적으로 고정은 허용 가능한 오차 범위(마진)내에서 디지털 제어 오실레이터 코드가 변화하는 경우를 의미한다.
한편, 아날로그-디지털 변환기(128)는 다양한 구조를 갖도록 설계될 수 있다. 도 8에는 아날로그-디지털 변환기의 예시적인 구성이 도시되어 있다. 도 8에 도시된 아날로그-디지털 변환기(128)는 제어 전압 Vctrl을 8 비트의 디지털 제어 오실레이터 코드로 변환할 수 있으나, 정밀한 제어를 위해 디지털 제어 오실레이터 코드의 비트수는 증가될 수도 있다. 아날로그-디지털 변환기(128)는 기준 전압 Vref를 전압분배하는 8개의 저항(R1 내지 R8) 및 제어 전압과 전압 분배된 Vref를 비교하는 8개의 비교기 C0 내지 C7(128a 내지 128h)로 구성될 수 있다. R1 내지 R8은 동일한 저항값을 가지며 Vref를 1/8씩 전압 분배한다. 여기서, Vref는 Vctrl의 최대값을 고려해서 결정될 수 있다. 비교기 C0 내지 C7(128a 내지 128h)은 입력된 제어 전압 Vctrl을 분배된 Vref와 비교하여 최상위비트 C7부터 최하위비트 C0를 각각 출력한다. 출력된 C7 내지 C0는 8 비트의 디지털 제어 오실레이터 코드를 구성할 수 있다. 한편, 도 8에는 도시되어 있지 않으나, 아날로그-디지털 변환기(128)는 출력된 C7 내지 C0를 제1 및 제2 디지털 제어 오실레이터를 제어하기 위한 디지털 제어 오실레이터 코드로 변환하는 코드 변환기를 더 포함할 수도 있다.
제1 디지털 제어 오실레이터(130)는 아날로그-디지털 변환기(128)의 출력단에 연결되며, 디지털 제어 오실레이터 코드에 의해 복원된 클럭을 출력한다. 제1 디지털 제어 오실레이터(130)는 n 비트의 디지털 제어 오실레이터 코드에 따라 클럭의 주파수가 증가하거나 감소한다. 예를 들어, 8 비트의 디지털 제어 오실레이터 코드를 이용하는 경우, 디지털 제어 오실레이터는 최대 256개의 서로 다른 주파수를 갖는 클럭을 출력할 수 있다. 한편, 디지털 제어 오실레이터는 다양한 구조를 갖도록 설계될 수 있다. 예를 들어, 디지털 입력을 스위치로 사용하여 오실레이터의 출력을 직접 조절하는 방식으로 디지털 제어 오실레이터를 구성할 수도 있다. 이외에도 다양한 방식을 이용하여 디지털 제어 오실레이터를 구현할 수 있음은 물론이다.
락 검출기(140)는 복원된 클럭이 수신 클럭에 일치하면 라킹 검출 신호를 출력한다. 복원된 클럭이 수신 클럭에 일치하는지를 판단하는 방법은 다양하게 구현될 수 있다. 도 7a와 같이, 락 검출기(140)가 선형 위상 검출기(115)의 출력단에 연결되는 경우에, 제1 디지털 제어 오실레이터(130)가 라킹되어 복원된 클럭이 수신 클럭에 실질적으로 일치하면, 업 신호 펄스 UP 및 다운 신호 펄스 DN는 특정한 패턴으로 출력된다. 예를 들어, 업 신호 펄스 UP 및 다운 신호 펄스 DN는 짧은 펄스(short pulse)로 출력되거나 아무런 펄스도 출력되지 않는 경우, 또는 업 신호 펄스 UP 및 다운 신호 펄스 DN이 동일한 시간 동안 동일한 위상으로 출력 되는 경우에 락 검출기(140)는 라킹 검출 신호를 출력할 수 있다. 도 7b와 같이 락 검출기(140)가 제1 디지털 제어 오실레이터(130)의 출력단에 연결되는 경우에, 제1 디지털 제어 오실레이터(130)의 라킹되면, 락 검출기(140)는 수신 클럭과 제1 디지털 제어 오실레이터(130)에 의해 복원된 클럭을 비교하여 일치하면 라킹 검출 신호를 출력할 수도 있다. 예를 들어, 수신 클럭과 복원된 클럭의 라이징 엣지를 비교하여 일치하면, 락 검출기(140)는 라킹이 되었다고 판단할 수 있다. 다른 예로서, 락 검출기(140)는 수신 클럭과 복원된 클럭의 라이징 엣지의 위상이 일치하는 회수를 카운팅하여 라킹 여부를 판단할 수도 있다. 이외에도 다양한 방식을 이용하여 라킹 여부를 판단할 수 있음은 물론이다. 또한, 락 검출기(140)는 아날로그-디지털 변환기(128)의 출력단에 연결되는 경우에, 디지털 제어 오실레이터 코드가 실질적으로 고정되면, 락 검출기(140)는 라킹 검출 신호를 출력할 수도 있다.
한편, 락 검출기(140)로부터 송신 클럭 설정기(200)로 라킹 검출 신호가 직접 제공되는 것으로 도시되어 있으나, 이는 이해를 돕기 위한 일 예시에 불과하며, 라킹 검출 신호는 싱크의 제어회로(미도시)를 경유해서 단독으로 또는 제어 신호와 함께 제공될 수도 있다.
디시리얼라이저(150)는 양방향 인터페이스를 통해 입력된 직렬 데이터를 복원된 클럭을 이용하여 병렬화한다. 여기서, 데이터 신호는 리턴 데이터 요청 식별자 REQUEST를 포함할 수 있다. 병렬화된 데이터는 싱크의 제어회로로 출력된다. 싱크의 제어회로는 병렬화된 데이터를 처리할 뿐만 아니라, 수신기(100), 송신 클럭 설정기(200), 및 송신기(300)의 동작을 제어하는 기능을 수행한다. 여기서, 싱크의 제어회로는 리턴 데이터 요청 식별자 REQUEST에 의해 리턴 데이터를 송신기(300)를 통해 소스로 전송한다.
송신 클럭 설정기(200)는 수신기(100)와 송신기(300) 사이에 위치하며, 송신기(300)에 위치한 제2 디지털 제어 오실레이터(310)에 디지털 제어 오실레이터 코드를 제공한다. 송신 클럭 설정기(200)는 락 검출기(140)로부터 라킹 검출 신호를 수신하면 제2 디지털 제어 오실레이터(310)에 디지털 제어 오실레이터 코드를 제공할 수 있다. 한편, 송신기(300)에 의한 전력 손실을 방지하거나 양방향 인터페이스가 연결된 전송매체에 노이즈가 발생하지 않도록 하기 위해서 싱크의 제어회로는 수신 동작중에는 송신기(300)를 턴 오프하며, 송신 동작중에는 수신기(100)를 턴 오프할 수도 있다. 송신 클럭 설정기(200)는 라킹 검출 신호 및 제어회로로부터의 제어 신호의 조합에 의해 제2 디지털 제어 오실레이터(310)에 디지털 제어 오실레이터 코드를 제공할 수 있다. 송신 클럭 설정기(200) 구조의 예시와 동작은 도 3에서 설명된 내용과 동일하다.
제2 디지털 제어 오실레이터(310)는 송신 클럭을 제공한다. 제2 디지털 제어 오실레이터(310)는 라킹 검출 신호에 상응하는 디지털 제어 오실레이터 코드를 이용하여 송신 클럭을 출력한다. 예를 들어, 제2 디지털 제어 오실레이터(310)와 제1 디지털 제어 오실레이터(130)는 동일한 구조를 가질 수 있다. 따라서 라킹 검출 신호가 출력되도록 한 디지털 제어 오실레이터 코드에 의해서, 제2 디지털 제어 오실레이터(310)와 제1 디지털 제어 오실레이터(130)는 동일한 클럭을 출력할 수 있다.
시리얼라이저(320)는 제어회로가 입력한 리턴 데이터를 직렬화하여 출력한다. 출력된 리턴 데이터는 양방향 인터페이스를 통해 소스로 전송된다. 싱크의 제어회로는 리턴 데이터를 시리얼라이저(320)를 통해 소스로 전송한다.
양방향인터페이스(330)는 소스와 싱크간 데이터 전송 방향을 제어한다. 소스로부터 데이터를 수신하는 경우, 양방향인터페이스(330)는 싱크에서 소스로의 리턴 데이터 전송을 중단하며, 싱크로부터 리턴 데이터를 전송하는 경우, 양방향인터페이스(330)는 소스에서 싱크로의 데이터 수신을 중단한다. 양방향인터페이스(330)의 데이터 송신 방향은 제어회로의 제어신호에 의해 결정된다. 여기서, 싱크의 제어회로는 소스로부터 수신한 리턴 데이터 요청 식별자 REQUEST에 의해 양방향인터페이스(330)가 싱크에서 소스로 리턴 데이터를 전송할 수 있도록 한다.
도 9a 내지 9c는 소스와 싱크간 전송되는 데이터 신호의 구조를 도시한 도면이다.
도 9a는 메인 트레이닝 패턴(900)과 미니 트레이닝 패턴(910)을 모두 포함하는 데이터 신호의 구조를 나타내고, 도 9b는 메인 트레이닝 패턴(900)을 포함하는 데이터 신호의 구조를 나타내며, 도 9c는 미니 트레이닝 패턴(910)을 포함하는 데이터 신호의 구조를 나타낸다. 메인 트레이닝 패턴(900)은 수신 클럭을 복원하기 위한 메인 트레이닝에 이용되며, 미니 트레이닝 패턴(910)은 복원된 클럭과 수신 클럭의 위상을 일치시키는 미니 트레이닝에 이용된다. 싱크의 수신기(100) 구조 및/또는 데이터 전송 방식에 따라 메인 트레이닝 및 미니 트레이닝 중 어느 하나는 생략될 수 있다. 즉, 데이터 신호가 도 9a 내지 도 9c 중 어느 하나의 구조를 반드시 가져야 하는 것은 아니다.
다양한 어플리케이션에서 싱크가 소스로 리턴 데이터를 전송할 필요가 있다. 예를 들어, 터치 스크린은 감지된 사용자의 터치를 어플리케이션 프로세서로 전송해야 한다. 또 다른 예로, 데이터 드라이버가 상태 정보를 타이밍 컨트롤러로 전송할 수 있다. 종래에는 싱크에서 소스로 데이터를 전송하기 위하여 별도의 채널을 구비하여야 했지만, 송신 클럭을 이용한 송신 방법을 이용하면 별도 채널을 이용하지 않아도 된다.
소스가 전송하는 데이터 신호는 싱크가 수신 클럭을 복원하기 위한 메인 트레이닝 패턴(900)과 소스 데이터로 구성된다. 메인 트레이닝 패턴(900)은 소스와 싱크간 통신이 개시될 때 가장 먼저 싱크로 전송된다. 한편, 도 9c에 도시된 바와 같이, 싱크가 수신 클럭을 이미 복원한 경우이거나 메인 트레이닝 패턴(900) 없이도 수신 클럭을 복원할 수 있는 경우 메인 트레이닝 패턴(900)의 전송은 생략될 수 있다. 이후 소스 데이터가 싱크로 전송된다.
메인 트레이닝 패턴(900)이 전송된 후 싱크가 복원된 클럭의 위상을 수신 클럭에 일치시키도록 하기 위한 미니 트레이닝 패턴(910)이 전송된다. 한편, 도 9b에 도시된 바와 같이, 싱크가 수신 클럭의 위상을 이미 일치시킨 경우이거나 미니 트레이닝 패턴(910) 없이도 수신 클럭의 위상을 일치시킬 수 있는 경우 미니 트레이닝 패턴(900)의 전송은 생략될 수 있다. 또한, 리턴 데이터 요청 식별자 REQUEST에 의해 소스 데이터의 전송이 잠시 중단된 경우에도 미니 트레이닝 패턴(900)의 전송은 생략될 수 있다. 미니 트레이닝 패턴(910)이 전송된 후, 소스 데이터가 싱크로 전송된다. 소스 데이터의 구조는 소스와 싱크가 적용되는 어플리케이션에 따라 달라질 수 있으며, 예를 들어, 디스플레이의 경우 소스 데이터는 복수의 프레임들로 구성된다. 도 9a 내지 9c에서, 소스 데이터는 헤더(920)와 데이터(930)를 포함한다. 헤더(920)는 데이터(930)의 시작을 나타내며, 선택적으로, 데이터(930)에 대한 정보, 예를 들어, 데이터의 크기 등을 포함할 수 있다. 헤더(920)와 데이터(930)로 구성된 적어도 하나 이상의 소스 데이터는 전송 종료 식별자 DONE 또는 리턴 데이터 요청 식별자 REQUEST(940)가 전송되기 전까지 싱크로 전송된다.
맨 마지막 소스 데이터가 전송되면, 소스는 전송 종료 식별자 DONE를 싱크로 전송한다. 한편, 소스는 맨 마지막 소스 데이터가 전송되기 전에 리턴 데이터 요청 식별자 REQUEST(940)를 주기적으로 또는 필요시 싱크로 전송할 수 있다. 전송 종료 식별자 DONE 또는 리턴 데이터 요청 식별자 REQUEST(940)가 수신되면, 싱크의 양방향인터페이스(330)은 싱크로부터 소스로의 리턴 데이터(950) 전송을 허용한다.
소스로부터 전송된 전송 종료 식별자 DONE 또는 리턴 데이터 요청 식별자 REQUEST(940)에 의해 리턴 데이터 전송 구간이 시작하며, 싱크로부터 전송된 전송 종료 식별자 DONE(960)에 의해 리턴 데이터 전송 구간이 종료한다. 즉 리턴 데이터(950)는 리턴 데이터 전송 구간에 위치한다. 도 9a를 참조하면, 리턴 데이터(950)는 미니 트레이닝(956), 헤더(952) 및 옵션 데이터(954)를 포함하며, 추가적으로 라킹 데이터를 더 포함할 수 있다. 라킹 데이터는 싱크의 라킹 상태를 나타내는 데이터로서, 헤더(952) 또는 옵션 데이터(954)에 포함될 수도 있다. 헤더(952)는 헤더의 크기, 옵션 데이터의 크기, 옵션 데이터의 종류 및 이들의 조합 중 어느 하나를 포함한다. 옵션 데이터(954)는 싱크가 소스로 전송할 데이터로서, 예를 들어, 싱크의 상태 정보(라킹 상태 등), 싱크의 제어회로에 연결된 센서로부터 입력된 센싱값, 터치 스크린에서 감지된 사용자의 터치 등과 같이 어플리케이션의 종류에 따라 다양하게 구성될 수 있다.
리턴 데이터 전송 구간의 길이는 어플리케이션의 종류 및/또는 데이터 전송 방식에 따라 달라질 수 있다. 한편, 동일한 어플리케이션 및/또는 동일한 데이터 전송 방식은 동일한 길이의 리턴 데이터 전송 구간을 가질 수 있다.
리턴 데이터 전송 구간의 길이는 소스 또는 싱크에 의해서 지정될 수 있다. 리턴 데이터 전송 구간의 길이가 소스에 의해 정해지는 경우, 소스는 전송 종료 식별자 DONE 또는 리턴 데이터 요청 식별자 REQUEST(940)에, 예를 들어, 싱크가 리턴 데이터(950)를 전송할 수 있는 전송 허용 시간, 싱크가 전송할 수 있는 리턴 데이터(950)의 전송 허용 크기 등을 더 포함시킬 수 있다. 이에 따라, 소스는 전송 허용 시간 동안 데이터 신호의 전송을 중지하거나, 전송 허용 크기의 리턴 데이터(950)의 수신이 종료될 때까지 데이터 신호의 전송을 중지할 수 있다. 한편, 싱크는 전송 허용 시간 내에서 리턴 데이터(950)를 소스로 전송할 수 있거나 전송 허용 크기 이하로 리턴 데이터(950)를 소스로 전송할 수 있다.
리턴 데이터 전송 구간의 길이가 싱크에 의해 정해지는 경우, 싱크는 헤더(962)에, 예를 들어, 옵션 데이터(954)를 전송할 전송 가능 시간, 전송할 옵션 데이터(954)의 전송 크기 등을 더 포함시킬 수 있다. 이에 따라, 소스는 전송 가능 시간 동안 데이터 신호의 전송을 중지하거나, 전송 크기를 갖는 리턴 데이터(950)의 수신이 종료될 때까지 데이터 신호의 전송을 중지할 수 있다.
한편, 소스로 전송할 리턴 데이터(950)가 없는 경우, 싱크는 리턴 데이터 없음 식별자 NO RETURN DATA를 헤더(952) 및 옵션 데이터(954) 중 어느 하나에 포함시키거나, 헤더(952) 및 옵션 데이터(954)를 대신하여 소스로 전송할 수 있다. 추가적으로, 싱크는 리턴 데이터 없음 식별자 NO RETURN DATA 전송 후 전송 종료 식별자 DONE(950)를 소스로 전송할 수 있다.
리턴 데이터 전송 구간이 종료되면, 싱크는 전송 종료 식별자 DONE(960)를 전송하여 전송할 리턴 데이터가 더 이상 없음을 소스에 통지한다. 전송 종료 식별자 DONE(960)가 전송되면, 싱크의 양방향인터페이스(330)은 소스로부터의 데이터 신호 수신을 허용한다.
전송 종료 식별자 DONE(960)가 수신되면, 소스는 미니 트레이닝 패턴(970)을 전송한 후, 소스 데이터를 싱크로 전송한다.
도 10은 미니 트레이닝 패턴을 도시한 도면이다.
미니 트레이닝 패턴은 이를 수신한 수신측이 복원된 클럭의 위상을 조정하는 미니 트레이닝을 수행하기 위해 필요한 트레이닝 패턴이다. 도 10을 참조하면, 3개의 미니 트레이닝 패턴이 예시되어 있다. 수신 클럭을 복원하기 위한 메인 트레이닝 패턴에 비해, 미니 트레이닝 패턴은 복원된 클럭과 수신 클럭의 위상을 일치시키기 위하여 이용되므로 메인 트레이닝 패턴에 비해 단순한 형태를 갖도록 생성될 수 있다. 그러나 미니 트레이닝 패턴은 메인 트레이닝 패턴과 동일한 패턴을 가져도 무방하다. 한편, 전송 속도를 높이기 위해 송신 클럭을 수신 클럭보다 빠르게 하는 것도 가능하므로, 미니 트레이닝 패턴은 소스의 클럭보다 n(n은 자연수)배 빠른 패턴이 되도록 생성될 수도 있다.
복원된 클럭을 이용하여 생성된 송신 클럭을 이용하여 리턴 데이터를 전송하므로, 미니 트레이닝 패턴의 라이징 엣지 또는 폴링 에지는 송신 클럭의 라이징 엣지 또는 폴링 에지에 정렬될 수 있다. 미니 트레이닝 패턴을 수신한 소스는 미니 트레이닝 패턴의 라이징 엣지 또는 폴링 에지를 데이터 신호를 전송하는데 사용한 클럭, 즉 수신 클럭과 비교하여 위상을 일치시킬 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타나며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 수신기
110 : 디지털 위상 검출기
115 : 선형 위상 검출기
120 : 시간-디지털 변환기
125 : 차치펌프/LPF
128 : 아날로그-디지털 변환기
130 : 제1 디지털 제어 오실레이터
140 : 락 검출기
150 : 디시리얼라이저
160 : 디지털 필터
200 : 송신 클럭 설정기
210 : 시그마-델타 변환기
300 : 송신기
310 : 제2 디지털 제어 오실레이터
320 : 시리얼라이저
330: 양방향인터페이스

Claims (1)

  1. 레퍼런스 클럭 없이 송신 클럭을 생성하여 데이터를 전송하는 싱크에 있어서,
    소스로부터 수신된 데이터 신호를 이용하여 클럭을 복원하고 복원된 클럭을 이용하여 상기 데이터 신호에서 데이터를 복원하는 수신기; 및
    상기 복원된 클럭을 이용하여 송신 클럭을 생성하고 생성된 송신 클럭을 이용하여 리턴 데이터를 상기 소스로 전송하는 송신기를 포함하는 싱크.
KR1020150031836A 2015-03-06 2015-03-06 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법 KR20160017591A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150031836A KR20160017591A (ko) 2015-03-06 2015-03-06 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150031836A KR20160017591A (ko) 2015-03-06 2015-03-06 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140100640A Division KR101512451B1 (ko) 2013-10-18 2014-08-05 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법

Publications (1)

Publication Number Publication Date
KR20160017591A true KR20160017591A (ko) 2016-02-16

Family

ID=55448049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150031836A KR20160017591A (ko) 2015-03-06 2015-03-06 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법

Country Status (1)

Country Link
KR (1) KR20160017591A (ko)

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
미국 등록특허 제7,263,153호
미국 등록특허 제7,839,965호

Similar Documents

Publication Publication Date Title
EP2183674B1 (en) Transmitter and receiver connected through a serial channel
US7684531B2 (en) Data recovery method and data recovery circuit
KR100989848B1 (ko) 클럭 및 데이터 복원 회로
US7532697B1 (en) Methods and apparatus for clock and data recovery using a single source
US5566204A (en) Fast acquisition clock recovery system
KR102577232B1 (ko) 하이브리드 클럭 데이터 복원 회로 및 수신기
US8803573B2 (en) Serializer-deserializer clock and data recovery gain adjustment
US5734301A (en) Dual phase-locked loop clock synthesizer
KR101438478B1 (ko) 지연고정루프 기반의 클럭 복원부가 구비된 수신부 장치의 데이터 수신방법
CN107078743B (zh) 用于时钟和数据恢复的电路布置和方法
US20120155589A1 (en) Frequency acquisition utilizing a training pattern with fixed edge density
KR101470599B1 (ko) 복원된 클럭을 이용하여 송신한 데이터를 수신하는 장치
US8144826B2 (en) Clock signal recovery device and method for recovering clock signals
KR20140135113A (ko) 클록 및 데이터 복원 회로에서 수신된 데이터 신호를 추적하는 시스템 및 방법
US10164767B2 (en) Device for generating transmission clock of sink and transmission method using generated transmission clock
KR101512451B1 (ko) 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법
KR20160017591A (ko) 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법
KR101539438B1 (ko) 싱크의 송신 클럭 생성 장치 및 생성된 송신 클럭을 이용한 송신 방법
KR101654767B1 (ko) 온 칩 레퍼런스 클럭으로 동작하는 위상 고정 루프, 클럭 데이터 복원 회로, 및 데이터 수신 장치
KR20140135112A (ko) 클록 및 데이터 복원 회로에서 수신된 데이터 신호를 획득하는 시스템 및 방법
KR101482233B1 (ko) 데이터 송수신 장치
KR101427332B1 (ko) 송신 클럭 생성 장치 및 이를 포함하는 싱크
KR101478191B1 (ko) 복원된 클럭을 이용하여 송신한 데이터를 수신하는 장치
KR101638154B1 (ko) 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로, 데이터 수신 장치 및 그 방법
KR101438064B1 (ko) 다운스트림 디바이스의 송신 클럭 생성 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Withdrawal due to no request for examination