ES2394262T3 - Dispositivo de transmisor, dispositivo de receptor y sistema de comunicación - Google Patents
Dispositivo de transmisor, dispositivo de receptor y sistema de comunicación Download PDFInfo
- Publication number
- ES2394262T3 ES2394262T3 ES09824721T ES09824721T ES2394262T3 ES 2394262 T3 ES2394262 T3 ES 2394262T3 ES 09824721 T ES09824721 T ES 09824721T ES 09824721 T ES09824721 T ES 09824721T ES 2394262 T3 ES2394262 T3 ES 2394262T3
- Authority
- ES
- Spain
- Prior art keywords
- signal
- unit
- bit rate
- training
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims description 29
- 238000012549 training Methods 0.000 claims abstract description 124
- 230000005540 biological transmission Effects 0.000 claims abstract description 110
- 230000008054 signal transmission Effects 0.000 claims abstract description 34
- 238000011084 recovery Methods 0.000 claims description 25
- 238000012790 confirmation Methods 0.000 claims description 21
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000002452 interceptive effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Un dispositivo (2) de transmisión, que comprende:una unidad (25) de transmisión de señal, para enviar una señal de datos serie incluida en una señal de reloj hasta undispositivo (3) de recepción;una unidad (22) de comando de transmisión de aviso de cambio, para presentar en la salida para la unidad detransmisión de señal, una señal de control para el envío por la unidad (25) de transmisión de señal hasta eldispositivo (3) de recepción de una señal de datos serie que ha sido establecida como un valor constante a través deun período de un múltiplo constante de un ciclo de la señal de reloj cuando ha cambiado la tasa de bits de una señalde datos serie que va a ser enviada por la unidad (25) de transmisión de señal, yuna unidad (24) de creación de datos de entrenamiento, para crear datos de entrenamiento para confirmar la tasa debits cambiada en el dispositivo (3) de recepción después de que la señal de control haya sido dispuesta en la salidade la unidad (22) de comando de transmisión de aviso de cambio, y provocar que la unidad (25) de transmisión deseñal envíe los datos de entrenamiento al dispositivo (3) de recepción.
Description
Dispositivo de transmisor, dispositivo de receptor y sistema de comunicación
La presente invención se refiere a un dispositivo de transmisión, un dispositivo de recepción y un sistema de comunicación que incluye los dispositivos anteriores.
Con anterioridad, se conoce la tecnología de recuperación de datos de reloj (CDR: Recuperación de Datos de Reloj). Con esta tecnología de CDR, en un sistema en el que se proporciona una línea de señal serie unidireccional de alta velocidad y una línea de señal de control de baja velocidad entre el dispositivo de transmisión y el dispositivo de
15 recepción, una señal de datos serie incluida en una señal de reloj es enviada desde el dispositivo de transmisión a través de la línea de señal serie de alta velocidad, y el dispositivo de recepción restablece los datos y restaura la señal de reloj en base a la señal de datos serie. A continuación, el sistema reproduce la señal recuperada (señal de reloj de recuperación), compara la fase del borde de los datos y la señal de reloj para ajustar la fase, y adquiere con ello datos seguros.
Mientras tanto, si la tasa de bits de la señal de datos serie que es enviada desde el dispositivo de transmisión cambia, se reproduce una señal de reloj anormal en el dispositivo de recepción, y se pueden adquirir datos erróneos. Con el fin de subsanar el problema anterior, el dispositivo de recepción implementa un procesamiento para confirmar la tasa de bits cambiada que ha sido enviada desde el dispositivo de transmisión, y el dispositivo de transmisión
25 envía una señal de datos serie que incluye la tasa de bits cambiada hasta el dispositivo de recepción después del procesamiento anterior.
Con el fin de implementar el procesamiento anterior, es necesario transferir un comando tal como un aviso de cambio de tasa de bits o similar entre el dispositivo de transmisión y el dispositivo de recepción. De ese modo, por ejemplo, el puerto de visualización descrito en el documento 1 no patente, está dotado de una línea de señal serie de alta velocidad, y de una línea de señal de control de baja velocidad capacitadas para una comunicación interactiva. El puerto de visualización descrito en el citado documento 1 no patente, está capacitado para transferir un comando para confirmación de la tasa de bits por la línea de señal de control de comunicación interactiva.
35 El documento patente 1 divulga un procedimiento de recuperación de señal de reloj y un aparato de transmisión/recepción asociado para una señal de video digital. El aparato de transmisión divulgado introduce un código de reloj en la señal de video digital que indica la tasa de datos de la señal de reloj. El código de reloj es utilizado por el aparato de recepción para generar una señal de reloj en base a la señal de reloj de referencia.
DOCUMENTOS DE LA TÉCNICA ANTERIOR
Documento no patente
Documento no patente 1: “Estándar de Puerto de Visualización VESA”, Fig. 1-1, Fig. 3-10, [online], 11 Enero de
45 2008, Video Electronics Standards Association, [Buscado el 4 de noviembre de 2008], Internet <URL: https://fs16.formsite.com/VESA/form608559305/secure_index_html>.
Documento patente
Documento patente 1: EP 1478119 A2.
Problemas a ser resueltos por la invención
55 Sin embargo, con la tecnología convencional citada anteriormente, se requiere un circuito de control que permita la comunicación interactiva y, además de que el tamaño del circuito resulta incrementado, existe el problema de que se debe establecer un protocolo complicado con el fin de impedir que las señales (comandos) enviadas desde el dispositivo de transmisión y el dispositivo de recepción colisionen en la línea de transmisión. Mientras tanto, aunque existe también una configuración de provisión por separado de dos líneas de señal de control para las direcciones respectivas, en especial desde el dispositivo de transmisión hasta el dispositivo de recepción y desde el dispositivo de recepción hasta el dispositivo de transmisión, el incremento del número de líneas de señales de control es indeseable desde la perspectiva del incremento de costes y de consumo de potencia.
65 La presente invención ha sido ideada con el fin de subsanar los problemas anteriores. Así, un objeto de esta invención consiste en proporcionar un dispositivo de transmisión, un dispositivo de recepción y un sistema de comunicación que tengan una configuración simple y que estén capacitados para ejecutar de forma fiable la confirmación de la tasa de bits cambiada.
Medios para resolver el problema
5 El sistema de comunicación de la presente invención está caracterizado porque comprende el dispositivo de transmisión y el dispositivo de recepción que siguen. Específicamente, el dispositivo de transmisión de la presente invención comprende: una unidad de transmisión de señal para enviar una señal de datos serie incorporada en una señal de reloj hasta un dispositivo de recepción; una unidad de comando de transmisión de aviso de cambio para enviar desde su salida hasta la unidad de transmisión de señal, una señal de control para su envío por la unidad de transmisión de señal hasta el dispositivo de recepción de una señal de datos serie que ha sido establecida como un valor constante a través de un período de un múltiplo constante de un ciclo de la señal de reloj cuando se cambia una tasa de bits de una señal de datos serie que va a ser enviada por la unidad de transmisión de señal; y una unidad de creación de datos de entrenamiento para crear datos de entrenamiento para confirmar la tasa de bits
15 cambiada en el dispositivo de recepción después de que la señal de control ha sido presentada a la salida de la unidad de comando de transmisión de aviso de cambio, y provocar que la unidad de transmisión de señal envíe los datos de entrenamiento al dispositivo de recepción.
Adicionalmente, el dispositivo de recepción de la presente invención comprende: una unidad de recepción de señal para recibir una señal de datos serie incluida en una señal de reloj procedente de un dispositivo de transmisión, una unidad de determinación de valor constante de señal recibida para determinar si la señal de datos serie recibida por la unidad de recepción de señal es un valor constante a través de un período de un múltiplo constante de un ciclo de reloj, siendo dicho valor constante indicativo de un cambio en una tasa de bits de la señal de datos serie; y una unidad de recuperación de señal de reloj para recibir datos de entrenamiento que van a ser usados para confirmar la
25 tasa de bits cambiada procedente del dispositivo de transmisión y confirmar la tasa de bits cambiada cuando la unidad de determinación de valor constante de señal recibida determine que la señal de datos serie es un valor constante.
El sistema de comunicación que comprende el dispositivo de transmisión y el dispositivo de recepción mencionados anteriormente envía, al dispositivo de recepción, una señal de datos serie que ha sido establecida como un valor constante a través de un período de un múltiplo constante de un ciclo de la señal de reloj cuando va a ser cambiada una tasa de bits de una señal de datos serie que va a ser enviada desde la unidad de transmisión de señal. El dispositivo de recepción que recibió la señal de datos serie recibe los datos de entrenamiento procedentes del dispositivo de transmisión si se determina que la señal de datos serie es un valor constante a través de un período
35 de un múltiplo constante de un ciclo de la señal de reloj, y procede al procesamiento de confirmación de la tasa de bits cambiada. En consecuencia, el dispositivo de recepción está capacitado para reconocer el cambio de la tasa de bits mediante la recepción de la señal de datos serie y proceder a su procesamiento para confirmar la tasa de bits cambiada sin tener que recibir una señal desde el dispositivo de transmisión que indique que la tasa de bits va a ser cambiada. De ese modo, la confirmación de la tasa de bits cambiada puede ser ejecutada de forma fiable con una simple configuración convencional sin tener que incrementar la línea de señal de control o habilitar una comunicación interactiva.
Además, el sistema de comunicación de la presente invención está caracterizado porque comprende el dispositivo de transmisión y el dispositivo de recepción que siguen. Específicamente, el dispositivo de transmisión de la
45 presente invención comprende además una unidad de determinación de inicio de entrenamiento para recibir, desde el dispositivo de recepción, y disponer a la entrada de una señal de petición de inicio de entrenamiento indicativa de que se requieren desde el dispositivo de recepción los datos de entrenamiento para confirmar la tasa de bits cambiada, en el que, cuando la unidad de determinación de inicio de entrenamiento recibe la señal de petición de inicio de entrenamiento procedente del dispositivo de recepción, la unidad de creación de datos de entrenamiento provoca que la unidad de transmisión de señal envíe los datos de entrenamiento al dispositivo de recepción.
Adicionalmente, el dispositivo de recepción de la presente invención comprende además una unidad de petición de señal de inicio de entrenamiento para enviar una señal de petición de inicio de entrenamiento para solicitar datos de entrenamiento que van a ser usados para confirmar la tasa de bits cambiada y solicitar al dispositivo de transmisión
55 los datos de entrenamiento cuando la unidad de determinación de valor constante de señal recibida determine que la señal de datos serie es un valor constante a través de un período de un múltiplo constante de un ciclo de la señal de reloj.
Con el sistema de comunicación que comprende el dispositivo de transmisión y el dispositivo de recepción descritos anteriormente, el dispositivo de recepción envía una señal de petición de inicio de entrenamiento al dispositivo tras la determinación de que la señal de datos serie es un valor constante; es decir, tras la confirmación de que la tasa de bits ha sido cambiada, y el dispositivo de transmisión recibe la señal de petición de inicio de entrenamiento y envía a continuación datos de entrenamiento al dispositivo de recepción. En consecuencia, el dispositivo de transmisión enviará los datos de entrenamiento al dispositivo de recepción después de que el dispositivo de recepción reconozca 65 de forma fiable el cambio de la tasa de bits. En consecuencia, es posible impedir que el dispositivo de transmisión envíe erróneamente los datos de entrenamiento o los datos de la tasa de bits cambiada con anterioridad a que el
dispositivo de recepción reconozca el cambio de la tasa de bits.
Además, el sistema de comunicación de la presente invención está caracterizado porque comprende el dispositivo de transmisión y el dispositivo de recepción que siguen. Específicamente, cuando la unidad de determinación de
5 inicio de entrenamiento recibe una señal de fin de entrenamiento indicativa de que la confirmación de la tasa de bits cambiada está completa desde el dispositivo de recepción, la unidad de transmisión de señal incluida en el dispositivo de transmisión de la presente invención envía una señal de datos serie de la tasa de bits cambiada al dispositivo de recepción.
Además, la unidad de petición de señal de inicio de entrenamiento incluida en el dispositivo de recepción de la presente invención introduce una señal de aviso final indicativa de que la confirmación de la tasa de bits cambiada presente en la salida de la unidad de recuperación de reloj está completa, envía una señal de fin de entrenamiento al dispositivo de transmisión de acuerdo con la señal de aviso final, y notifica con ello al dispositivo de transmisión de que la confirmación de la tasa de bits cambiada está completa.
15 Con el sistema de comunicación que comprende el dispositivo de transmisión y el dispositivo de recepción que anteceden, el dispositivo de recepción envía una señal de fin de entrenamiento al dispositivo de transmisión que indica que la confirmación de la tasa de bits está completa, y el dispositivo de transmisión envía la señal de datos serie de la tasa de bits cambiada después de la recepción de la señal de fin de entrenamiento que antecede. Por consiguiente, es posible impedir que el dispositivo de transmisión envíe erróneamente una señal de datos serie de la tasa de bits cambiada al dispositivo de recepción con anterioridad a la confirmación de que la tasa de bits está completa.
Además, el dispositivo de transmisión de la presente invención comprende adicionalmente una unidad de
25 determinación de tasa de bits para presentar a la entrada una señal de datos paralelo y determinar si existe algún cambio en la tasa de bits de la señal de datos paralelo, y presentar a la salida información de cambio de tasa de bits para la unidad de comando de transmisión de aviso de cambio tras la determinación de que la tasa de bits de la señal de datos paralelo ha cambiado, en el que, la unidad de comando de transmisión de aviso de cambio, tras la recepción de la información de cambio de tasa de bits procedente de la unidad de determinación de tasa de bits, presenta a la salida la señal de control para la unidad de transmisión de señal.
Además, con el dispositivo de transmisión de la presente invención, la unidad de determinación de tasa de bits puede ser configurada a modo de circuito de fase sincronizada (PLL). En el caso que antecede, se utiliza con preferencia una señal de sincronización del circuito de sincronización de fase como información de cambio de tasa
35 de bits.
Efecto de la invención
De acuerdo con la presente invención, la confirmación de la tasa de bits cambiada puede ser ejecutada de manera fiable con una configuración simple.
La figura 1 es un diagrama de configuración del sistema de comunicación de acuerdo con la presente realización.
45 La figura 2 es un diagrama de tiempos que muestra un ejemplo de la restauración de la señal de datos y de la señal de reloj.
La figura 3 es un diagrama secuencial que muestra el procesamiento que va a ser realizado por el sistema de comunicación.
La figura 4 es un diagrama que muestra la configuración de la línea de señal de acuerdo con un ejemplo modificado.
55 El mejor modo de llevar a cabo la presente invención va a ser explicado ahora con referencia a los dibujos anexos. Eventualmente, los mismos componentes durante la explicación de los dibujos están indicados con los mismos números de referencia, y se omite la explicación redundante de los mismos.
La figura 1 es un diagrama de configuración del sistema de comunicación de acuerdo con la presente realización. El sistema 1 de comunicación mostrado en la figura comprende un dispositivo 2 de transmisión y un dispositivo 3 de recepción. El dispositivo 2 de transmisión y el dispositivo 3 de recepción están conectados por medio de una línea R1 de señal serie de alta velocidad, y una línea R2 de señal de control de velocidad más baja que la línea R1 de señal serie de alta velocidad. La línea R1 de señal serie de alta velocidad es una línea de señal para transmitir
65 señales enviadas desde el dispositivo 2 de transmisión hasta el dispositivo 3 de recepción. La línea R2 de señal de control de baja velocidad es una línea de señal para la transmisión de señales enviadas desde el dispositivo 3 de
recepción hasta el dispositivo 2 de transmisión.
El dispositivo 2 de transmisión comprende una unidad 21 de determinación de tasa de bits, una unidad 22 de comando de señal de aviso de cambio, una unidad 23 de determinación de inicio de entrenamiento, una unidad 24 5 de creación de datos de entrenamiento, y una unidad 25 de transmisión de señal. El dispositivo 2 de transmisión es un dispositivo para enviar, por ejemplo, datos de imagen (video) hasta el dispositivo 3 de recepción.
La unidad 21 de determinación de tasa de bits posee un suministro de entrada de una señal Pdatos de datos paralelo que ha sido la entrada en el dispositivo 2 de transmisión para determinar la tasa de bits de la señal Pdatos de datos paralelo, y presenta a la salida la información Sreloj de tasa de bits relacionada con la tasa de bits para la unidad 25 de transmisión de señal. La unidad 21 de determinación de tasa de bits determina si existe algún cambio en la tasa de bits de la señal Pdatos de datos paralelo y, tras determinar que la tasa de bits de la señal Pdatos de datos paralelo ha cambiado, presenta a la salida la información Scambio de cambio de tasa de bits para la unidad 22 de comando de señal de aviso de cambio. La señal Pdatos de datos paralelo se suministra como entrada al dispositivo 2 de
15 transmisión a través de una línea de señal (bus paralelo) que está configurada a partir de una pluralidad de líneas de señal, y los datos que van a ser enviados por una única línea de señal no se limitan a 1 bit por reloj, pudiendo ser una pluralidad de bits por reloj.
La unidad 22 de comando de señal de aviso de cambio es alimentada a la entrada con la información Scambio de cambio de tasa de bits que fue presentada a la salida de la unidad 21 de determinación de tasa de bits, y presenta a la salida para la unidad 25 de transmisión de señal una señal Snoti de control para controlar la señal Sdatos de datos serie que va a ser enviada al dispositivo 3 de recepción de modo que sea un valor constante a través de un período de un múltiplo constante de un ciclo de la señal de reloj.
25 La unidad 23 de determinación de inicio de entrenamiento que recibe desde el dispositivo 3 de recepción, y que dispone a la entrada de, una señal Treq de petición de inicio de entrenamiento que fue enviada a través de la línea R2 de señal de control, determina que el entrenamiento ha de ser iniciado de acuerdo con la señal Treq de petición de inicio de entrenamiento, y presenta a la salida la señal Tinicio de inicio de entrenamiento para la unidad 24 de creación de datos de entrenamiento. La unidad 23 de determinación de inicio de entrenamiento recibe desde el dispositivo 3 de recepción, y dispone a su entrada de, una señal RTfin de fin de entrenamiento que fue enviada a través de la línea R2 de señal de control, y presenta a la salida la señal RTfin de fin de entrenamiento para la unidad 25 de transmisión de señal a través de la unidad 24 de creación de datos de entrenamiento. El entrenamiento va a ser descrito en lo que sigue.
35 La unidad 24 de creación de datos de entrenamiento posee a la entrada la señal Tinicio de inicio de entrenamiento que fue presentada a la salida de la unidad 23 de determinación de inicio de entrenamiento, y presenta a la salida datos Tdatos de entrenamiento que van a ser usados en el entrenamiento por la unidad 25 de transmisión de señal de acuerdo con la señal Tinicio de inicio de entrenamiento. Los datos Tdatos de entrenamiento que van a ser usados en el entrenamiento son, de manera más específica, una señal correspondiente a la tasa de bits, y son datos (patrón de entrenamiento) en los que, por ejemplo, el “1” y el “0” están en serie, tal como “1010...”.
La unidad 25 de transmisión de señal que posee a la entrada una señal Pdatos de datos paralelo que fue presentada a la entrada en el dispositivo 2 de transmisión, convierte la señal Pdatos de datos paralelo en una señal Sdatos de datos serie de acuerdo con la información Sreloj de tasa de bits que fue presentada a la salida de la unidad 21 de
45 determinación de tasa de bits, y la envía al dispositivo 3 de recepción a través de la línea R1 de señal serie de alta velocidad. Además, la unidad 25 de transmisión de señal posee a la entrada una señal Snoti de control que fue presentada a la salida de la unidad 22 de comando de señal de aviso de cambio, crea una señal Sdatos de datos serie para establecer un valor constante a través de un período de un múltiplo constante de un ciclo de la señal de reloj de acuerdo con la señal Snoti de control, y envía ésta al dispositivo 3 de recepción a través de la línea R1 de señal serie de alta velocidad. Específicamente, la unidad 25 de transmisión de señal establece la señal Sdatos de datos serie de modo que será de nivel bajo a través de un múltiplo constante de un ciclo de la señal de reloj. El período del múltiplo constante se establece adecuadamente de acuerdo con el sistema que va a ser configurado y, por ejemplo, si el período máximo del nivel bajo de la señal de datos serie se establece en 6 ciclos de la señal de reloj, se establece en aproximadamente varias veces dichos 6 ciclos.
55 Además, la unidad 25 de transmisión de señal interrumpe la transmisión de la señal Sdatos de datos serie presentando a la entrada los datos Tdatos de entrenamiento que fueron presentados a la salida de la unidad 24 de creación de datos de entrenamiento, y envía los datos Rdatos de entrenamiento al dispositivo 3 de recepción a través de la línea R1 de señal serie de alta velocidad. Además, cuando la unidad 25 de transmisión de señal posee a la entrada, a través de la unidad 24 de creación de datos de entrenamiento, la señal RTfin de final de entrenamiento que fue presentada a la salida de la unidad 23 de determinación de inicio de entrenamiento, interrumpe la transmisión de los datos Tdatos de entrenamiento y resume la transmisión de la señal Sdatos de datos serie.
El dispositivo 3 de recepción se configura con la inclusión de una unidad 31 de recepción de señal, una unidad 32 de
65 determinación de valor constante de la señal recibida, una unidad 33 de recuperación de señal de reloj, y una unidad 34 de petición de señal de inicio de entrenamiento. La unidad 3 de recepción recibe datos de imagen procedentes de la unidad 2 de transmisión y presenta a su salida tales datos de imagen. La unidad 3 de recepción configura una parte de, por ejemplo, un panel LCD (Visualizador de Cristal Líquido).
La unidad 31 de recepción de señal recibe y posee en su entrada, la señal Sdatos de datos serie que fue enviada
5 desde el dispositivo 2 de transmisión a través de la línea R1 de señal serie de alta velocidad, y crea los datos RPdatos paralelo recibidos tras la adquisición, desde la señal Sdatos de datos serie, de datos basados en la señal de reloj Rreloj de recuperación (descrita más adelante) que está presente en la salida de la unidad 33 de recuperación de señal de reloj. Específicamente, la unidad 31 de recepción de señal adquiere datos precisos procedentes de la señal Sdatos de datos serie utilizando una señal de reloj indicada mediante la señal de reloj de recuperación Rreloj, y crea los datos adquiridos y la señal de reloj según los datos RPdatos paralelo recibidos. Los datos RPdatos paralelo recibidos están presentes a la salida, por ejemplo, como datos de imagen para la unidad de visualización de un LCD. Además, la unidad 31 de recepción de señal presenta en su salida la señal Sdatos de datos serie de entrada como señal Rseñal de determinación para la unidad 32 de determinación de valor constante de la señal recibida.
15 La unidad 32 de determinación de valor constante de señal recibida posee a la entrada la señal Rseñal de determinación que fue presentada a la salida de la unidad 31 de recepción de señal, y determina, en base a la señal Rseñal de determinación, si la señal Sdatos de datos serie es un valor constante a través de un período de un múltiplo constante de un ciclo de la señal de reloj. Si la unidad 32 de determinación de valor constante de la señal recibida determina que la señal Sdatos de datos serie es un valor constante, presenta en la salida la señal RTinicio de inicio de entrenamiento para la unidad 33 de recuperación de señal de reloj y para la unidad 34 de petición de señal de inicio de entrenamiento.
La unidad 33 de recuperación de la señal de reloj recibe desde el dispositivo 2 de transmisión, y posee en la entrada, la señal Sdatos de datos serie incluida en una señal de reloj que fue enviada a través de la línea R1 de señal
25 serie de alta velocidad, y restablece y reproduce la señal de reloj Rreloj de recuperación a partir de la señal Sdatos de datos serie de entrada. Esto va a ser explicado ahora con detalle con referencia a la figura 2. La figura 2 es un diagrama de tiempos que muestra un ejemplo de la restauración de los datos y la señal de reloj. Según se muestra en la figura 2, la unidad 34 de recuperación de señal de reloj reproduce la misma frecuencia de reloj que la tasa de bits de datos mediante comparación de la fase del borde de la señal de reloj de recuperación restablecida (indicada con flechas en esta figura) y del borde de los datos, y ajusta con ello la fase. La señal de reloj de recuperación Rreloj se utiliza como señal de reloj de muestreo puesto que crea una señal RPdatos paralelo recibida a partir de la señal Sdatos de datos serie en la unidad 31 de recepción de señal.
Además, si una señal RTinicio de inicio de entrenamiento se encuentra presente a la salida de la unidad 32 de
35 determinación de valor constante de la señal recibida, la unidad 33 de recuperación de señal de reloj posee a la entrada la señal RTinicio de inicio de entrenamiento y conmuta al modo de entrenamiento. La unidad 33 de recuperación de señal de reloj recibe desde el dispositivo 2 de transmisión y posee en su entrada, los datos Tdatos de entrenamiento que fueron enviados a través de la línea R1 de señal serie de alta velocidad, e implementa el entrenamiento en base a los datos Tdatos de entrenamiento. El entrenamiento se refiere al proceso de aprendizaje para tratar la señal Sdatos de datos serie de la tasa de bits cambiada mediante reconocimiento del patrón de entrenamiento (por ejemplo, “1010...”) que está representado en los datos Tdatos de entrenamiento. Cuando el entrenamiento está completo, la unidad 33 de recuperación de señal de reloj presenta a la salida una señal Tfin de aviso de finalización, que indica que el entrenamiento se ha completado a la unidad 34 de petición de señal de inicio de entrenamiento.
45 La unidad 34 de petición de señal de inicio de entrenamiento dispone a la entrada de la señal RTinicio de señal de inicio de entrenamiento que fue presentada a la salida de la unidad 32 de determinación de valor constante de la señal recibida, y dispone en su salida la señal Treq de petición de inicio de entrenamiento para el dispositivo 2 de transmisión a través de la línea R2 de señal de control de acuerdo con la señal RTinicio de inicio de entrenamiento. Además, la unidad 34 de petición de señal de inicio de entrenamiento posee en su entrada la señal Tfin de aviso de finalización que fue presentada a la salida de la unidad 33 de recuperación de señal de reloj, y envía la señal RTfin de final de entrenamiento al dispositivo 2 de transmisión a través de la línea R2 de señal de control de acuerdo con la señal Tfin de aviso de finalización.
55 Ahora se va a explicar el procesamiento que va a ser realizado por el sistema 1 de comunicación que incluye al dispositivo 2 de transmisión y al dispositivo 3 de recepción, configurado según se ha descrito en lo que antecede. La figura 3 es un diagrama secuencial que muestra el procesamiento del sistema de comunicación.
En la figura 3, en la parte delantera, la unidad 21 de determinación de tasa de bits detecta el cambio en la tasa de bits de la señal Sdatos de datos serie que va a ser enviada desde la unidad 25 de transmisión del dispositivo 2 de transmisión (S01). A continuación, cuando cambia la tasa de bits, la unidad 25 de transmisión de señal envía una señal Sdatos de datos serie que se establece de modo que sea un valor constante a través de un período de un múltiplo constante de un ciclo de la señal de reloj, hasta el dispositivo 3 de recepción (S02).
65 Posteriormente, la unidad 31 de recepción de señal del dispositivo 3 de recepción recibe la señal Sdatos de datos serie y la unidad 32 de determinación de valor constante de la señal recibida determina, en base a la señal Sdatos de datos serie recibida, si la señal Sdatos de datos serie es un valor constante a través del período de un múltiplo constante de un ciclo de la señal de reloj (S03).
Si se determina que la señal Sdatos de datos serie es un valor constante, la unidad 34 de petición de señal de inicio 5 de entrenamiento envía al dispositivo 2 de transmisión una señal Treq de petición de inicio de entrenamiento para solicitar los datos Tdatos de entrenamiento que van a ser usados en la confirmación de la tasa de bits cambiada (S04).
La unidad 23 de determinación de inicio de entrenamiento del dispositivo 2 de transmisión recibe la señal Treq de petición de inicio de entrenamiento que fue enviada desde el dispositivo 3 de recepción (S05), y la unidad 25 de transmisión de señal envía los datos Tdatos de entrenamiento al dispositivo 3 de recepción de acuerdo con la señal Treq de petición de inicio de entrenamiento (S06). A continuación, la unidad 33 de recuperación de señal de reloj del dispositivo 3 de recepción recibe los datos Tdatos de entrenamiento que fueron enviados desde el dispositivo 2 de transmisión, y de ese modo se implementa la confirmación de la tasa de bits (S07). Después de que el entrenamiento por parte de la unidad 33 de recuperación de señal de reloj se ha completado, la unidad 34 de
15 petición de señal de inicio de entrenamiento envía una señal RTfin de fin de entrenamiento al dispositivo 2 de transmisión (S08).
En consecuencia, el sistema 1 de comunicación que incluye el dispositivo 2 de transmisión y el dispositivo 3 de recepción de la presente realización envía, hasta el dispositivo 3 de recepción, una señal Sdatos de datos serie que ha sido establecida como un valor constante a través de un período de un múltiplo constante de un ciclo de la señal de reloj cuando una tasa de bits de una señal Sdatos de datos serie ha de ser cambiada en el dispositivo 2 de transmisión. A continuación, el dispositivo 3 de recepción que recibió la señal Sdatos de datos serie recibe los datos Tdatos de entrenamiento procedentes del dispositivo 2 de transmisión si se determina que la señal Sdatos de datos serie es un valor constante a través de un período de un múltiplo constante de un ciclo de la señal de reloj, y
25 procede al procesamiento de confirmación de la tasa de bits cambiada. En consecuencia, el dispositivo 3 de recepción está capacitado para reconocer el cambio de la tasa de bits con la recepción de la señal Sdatos de datos serie, y proceder a su procesamiento para confirmar la tasa de bits cambiada sin tener que recibir, a través de una vía diferente, una señal desde el dispositivo 2 que indique que la tasa de bits va a ser cambiada. De ese modo, se puede llevar a cabo de forma fiable la confirmación de la tasa de bits cambiada con una configuración convencional simple sin tener que incrementar la comunicación por la línea de señal de control o habilitar una comunicación interactiva.
Además, el dispositivo 3 de recepción envía una señal Treq de petición de inicio de entrenamiento al dispositivo 2 de transmisión tras la determinación de que la señal Sdatos de datos serie es un valor constante; es decir, tras confirmar
35 que la tasa de bits ha sido cambiada, y el dispositivo 2 de transmisión ha recibido la señal Treq de petición de inicio de entrenamiento y haya enviado a continuación los datos Tdatos de entrenamiento al dispositivo 3 de recepción. En consecuencia, el dispositivo 2 de transmisión enviará los datos Tdatos de entrenamiento al dispositivo 3 de recepción después de que el dispositivo 3 de recepción reconozca de manera fiable el cambio de la tasa de bits.
Por consiguiente, es posible impedir que el dispositivo 2 de transmisión envíe erróneamente los datos Tdatos de entrenamiento o los datos de la tasa de bits cambiada antes de que el dispositivo 3 de recepción reconozca el cambio de la tasa de bits.
Además, el dispositivo 3 de recepción envía una señal RTfin de fin de entrenamiento al dispositivo 2 de transmisión
45 indicando la confirmación de que la tasa de bits está completa, y el dispositivo 2 de transmisión envía la señal Sdatos de datos serie de la tasa de bits cambiada después de la recepción de la señal RTfin de fin de entrenamiento mencionada anteriormente. En consecuencia, es posible impedir que el dispositivo 2 de transmisión envíe erróneamente una señal Sdatos de datos serie de la tasa de bits cambiada al dispositivo 3 de recepción con anterioridad a la confirmación de que la tasa de bits está completa.
Eventualmente, la presente invención no se limita a la realización que antecede. Por ejemplo, en la realización anterior, aunque la unidad 21 de determinación de tasa de bits haya detectado el cambio de tasa de bits y determine el valor cambiado en la tasa de bits, el dispositivo 2 de transmisión puede detectar el cambio en la tasa de bits al recibir un aviso que indique que la tasa de bits va a ser cambiada.
55 Adicionalmente, en la realización que antecede, la unidad 21 de determinación de tasa de bits puede estar configurada a modo de PLL (Circuito de Fase Sincronizada). En el caso anterior, como resultado de usar la función de determinación del PLL, la señal de sincronización del PLL puede ser usada como información de cambio de la tasa de bits. Con el PLL, si se cambia la tasa de bits de la señal Pdatos de datos paralelo de entrada, se obtiene como resultado un estado no sincronizado. La detección de un estado no sincronizado en el PLL es conocido públicamente, y se omite la explicación detalladla del mismo, aunque se describe un ejemplo en lo que sigue. Un detector de fase (PD: Detector de fase) en el PLL, compara la fase del bloque incluida en la señal Pdatos de datos paralelo de entrada y la señal de reloj que está presente en la salida del VCO (Oscilador Controlado por Tensión), y detecta el estado no sincronizado y determina que la tasa de datos ha cambiado, por ejemplo, cuando sigue un
65 estado de alto nivel o un estado de bajo nivel en la señal de reloj incluida en la señal Pdatos de datos paralelo, o cuando la entrada consiste solamente en la señal de reloj que fue presentada en la salida del VCO. Si el detector de fase determina que la tasa de bits de la señal Pdatos de datos paralelo ha cambiado (detecta un estado no sincronizado), presenta a la salida la información Scambio de cambio de tasa de bits para la unidad 22 de comando de señal de aviso de cambio.
5 Además, los datos Sdatos serie del valor constante que va a ser enviado por el dispositivo 2 de transmisión, adicionalmente al estado de 0 y 1 como estado de transmisión de datos normales, a saber un estado en el que el par de la señal diferencial son del mismo potencial, un estado en el que ambos son de alta impedancia, y un estado en el que la tensión común es considerablemente diferente, serán reconocidos por el dispositivo 3 de recepción como cambio en la resolución, y pueden ser aplicados como una realización de la presente invención. Además, si los
10 datos Sdatos serie del valor constante son enviados durante un período de tiempo dado, y se sabe por anticipado que el dispositivo 3 de recepción dispondrá en la salida la señal RTinicio de manera fiable, el dispositivo 2 de transmisión puede disponer en la salida Tdatos con anterioridad a recibir Treq después del envío de los datos Sdatos serie del valor constante durante un período de tiempo dado.
15 Además, en la realización anterior, aunque el dispositivo 2 de transmisión y el dispositivo 3 de recepción están conectados a través de la línea R1 de señal serie de alta velocidad y de la línea R2 de señal de control de baja velocidad, la configuración puede ser también, por ejemplo, según se muestra en la figura 4. Con la línea R3 de señal mostrada en la figura 4, dos capacidades, a saber la capacidad C1 y la capacidad C2, están conectadas en serie en la primera línea R4 de señal. Adicionalmente, un extremo de la segunda línea de señal R5 que ha de ser
20 conectada al dispositivo 2 de transmisión y un extremo de la segunda línea de señal R6 que ha de ser conectada al dispositivo 3 de recepción, están conectados entre la capacidad C1 y la capacidad C2 de la primera línea de señal L4. Un inductor L1 se ha conectado en serie en la segunda línea de señal R5. Además, un inductor L2 se ha conectado en serie en la segunda línea de señal R6. De acuerdo con esta clase de configuración, la señal Sdatos de datos serie puede ser enviada desde el dispositivo 3 de transmisión hasta el dispositivo 4 de recepción, y las señales
25 de control y similares pueden ser enviadas desde el dispositivo 3 de recepción hasta el dispositivo 2 de transmisión utilizando la línea de señal R3. Se pueden conectar también elementos resistivos como sustitutos de los inductores L1, L2.
Adicionalmente, aunque la realización que antecede está basada en comunicación inalámbrica, puede ser aplicada 30 también a comunicación alámbrica.
Explicación de los números de referencia
1, sistema de comunicación; 2, dispositivo de transmisión; 3, dispositivo de recepción; 21, unidad de determinación
35 de tasa de bits; 22, unidad de comando de señal de aviso de cambio (unidad de comando de transmisión de aviso de cambio); 23, unidad de determinación de inicio de entrenamiento; 24, unidad de creación de datos de entrenamiento; 25, unidad de transmisión de señal; 31, unidad de recepción de señal; 32, unidad de determinación de valor constante de la señal recibida; 33, unidad de recuperación de la señal de reloj; 34, unidad de petición de señal de inicio de entrenamiento; Sdatos, señal de datos serie; Snoti, señal de control; Tdatos, datos de entrenamiento;
40 Treq, señal de petición de inicio de entrenamiento; Tfin, señal de aviso de finalización; RTfin, señal de fin de entrenamiento.
Claims (10)
- REIVINDICACIONES1.- Un dispositivo (2) de transmisión, que comprende:5 una unidad (25) de transmisión de señal, para enviar una señal de datos serie incluida en una señal de reloj hasta un dispositivo (3) de recepción;una unidad (22) de comando de transmisión de aviso de cambio, para presentar en la salida para la unidad de transmisión de señal, una señal de control para el envío por la unidad (25) de transmisión de señal hasta el dispositivo (3) de recepción de una señal de datos serie que ha sido establecida como un valor constante a través de un período de un múltiplo constante de un ciclo de la señal de reloj cuando ha cambiado la tasa de bits de una señal de datos serie que va a ser enviada por la unidad (25) de transmisión de señal, yuna unidad (24) de creación de datos de entrenamiento, para crear datos de entrenamiento para confirmar la tasa de15 bits cambiada en el dispositivo (3) de recepción después de que la señal de control haya sido dispuesta en la salida de la unidad (22) de comando de transmisión de aviso de cambio, y provocar que la unidad (25) de transmisión de señal envíe los datos de entrenamiento al dispositivo (3) de recepción.
- 2.- El dispositivo (2) de transmisión de acuerdo con la reivindicación 1, que comprende además una unidad (23) de determinación de inicio de entrenamiento para recibir, desde el dispositivo (3) de recepción, y disponer a la entrada de una señal de petición de inicio de entrenamiento indicativa de que los datos de entrenamiento para confirmación de la tasa de bit cambiada han sido solicitados desde el dispositivo (3) de recepción; en el que, cuando la unidad(23) de determinación de inicio de entrenamiento recibe la señal de petición de inicio de entrenamiento desde eldispositivo (3) de recepción, la unidad (24) de creación de datos de entrenamiento provoca que la unidad (25) de 25 transmisión de señal envíe los datos de entrenamiento al dispositivo (3) de recepción.
- 3.- El dispositivo (2) de transmisión de acuerdo con la reivindicación 2, en el que, cuando la unidad (23) de determinación de inicio de entrenamiento recibe una señal de fin de entrenamiento indicativa de la confirmación de que la tasa de bits cambiada está completa desde el dispositivo (3) de recepción, la unidad (23) de transmisión de señal envía una señal de datos serie de la tasa de bits cambiada hasta el dispositivo (3) de recepción.
- 4.- El dispositivo (2) de transmisión de acuerdo con una cualquiera de las reivindicaciones 1 a 3, que comprende además una unidad (21) de determinación de tasa de bits para presentar a la entrada una señal de datos paralelo y determinar si existe algún cambio en la tasa de bits de la señal de datos paralelo, y presentar a la salida información35 de cambio de tasa de bits para la unidad (22) de comando de transmisión de aviso de cambio tras la determinación de que la tasa de bits de la señal de datos paralelo ha cambiado; en el que, la unidad (22) de comando de transmisión de aviso de cambio, tras la recepción de la información de cambio de la tasa de bits procedente de la unidad (21) de determinación de tasa de bits, presenta en la salida la señal de control para la unidad (23) de transmisión de señal.
- 5.- El dispositivo (2) de transmisión de acuerdo con la reivindicación 4, en el que la unidad (21) de determinación de tasa de bits está configurada según un circuito de fase sincronizada (PLL).
- 6.- El dispositivo (2) de transmisión de acuerdo con la reivindicación 5, en el que una señal de sincronización del 45 circuito de fase sincronizada se utiliza como información de cambio de la tasa de bits.
- 7.- Un dispositivo (3) de recepción, que comprende:una unidad (31) de recepción de señal, para recibir una señal de datos serie incluida en una señal de reloj procedente de un dispositivo (2) de transmisión;una unidad (32) de determinación de valor constante de la señal recibida, para determinar si la señal de datos serie recibida por la unidad (31) de recepción de señal es un valor constante a través de un período de un múltiplo constante de un ciclo de la señal de reloj, indicando dicho valor constante un cambio en una tasa de bits de la señal55 de datos serie; yuna unidad (33) de recuperación de señal de reloj, para recibir datos de entrenamiento que van a ser usados para confirmar la tasa de bits cambiada procedente del dispositivo (2) de transmisión, y para confirmar la tasa de bits cambiada cuando la unidad (32) de determinación de valor constante de la señal recibida determina que la señal de datos serie es un valor constante.
- 8.- El dispositivo (3) de recepción de acuerdo con la reivindicación 7, que comprende además una unidad (34) de petición de señal de inicio de entrenamiento para enviar una señal de petición de inicio de entrenamiento para solicitar datos de entrenamiento que van a ser usados para confirmar la tasa de bits cambiada, y solicitar al 65 dispositivo (2) de transmisión los datos de entrenamiento cuando la unidad (32) de determinación de valor constante de la señal recibida determina que la señal de datos serie es un valor constante a través de un período de unmúltiplo constante de un ciclo de la señal de reloj.
- 9.- El dispositivo (3) de recepción de acuerdo con la reivindicación 8, en el que la unidad (34) de petición de señal de inicio de entrenamiento presenta en la entrada una señal de aviso de finalización indicativa de que la confirmación5 de la tasa de bits cambiada que se encuentra en la salida de la unidad (33) de recuperación de la señal de reloj está completa, envía una señal de fin de entrenamiento al dispositivo (2) de transmisión de acuerdo con la señal de aviso de finalización, y notifica con ello al dispositivo (2) de transmisión que la confirmación de tasa de bits cambiada está completa.10 10.- Un sistema (1) de comunicación, que comprende:el dispositivo (2) de transmisión de acuerdo con la reivindicación 1, yel dispositivo (3) de recepción de acuerdo con la reivindicación 7. 15 11.- Un sistema (1) de comunicación, que comprende:el dispositivo (2) de transmisión de acuerdo con la reivindicación 2, y20 el dispositivo (3) de recepción de acuerdo con la reivindicación 8.
- 12.- Un sistema (1) de comunicación, que comprende:el dispositivo (2) de transmisión de acuerdo con la reivindicación 3, y 25 el dispositivo (3) de recepción de acuerdo con la reivindicación 9.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008284519 | 2008-11-05 | ||
| JP2008284519 | 2008-11-05 | ||
| PCT/JP2009/068405 WO2010053021A1 (ja) | 2008-11-05 | 2009-10-27 | 送信装置、受信装置、及び通信システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2394262T3 true ES2394262T3 (es) | 2013-01-30 |
Family
ID=42152830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES09824721T Active ES2394262T3 (es) | 2008-11-05 | 2009-10-27 | Dispositivo de transmisor, dispositivo de receptor y sistema de comunicación |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8363771B2 (es) |
| EP (1) | EP2211524B1 (es) |
| JP (1) | JP5374514B2 (es) |
| KR (1) | KR101307101B1 (es) |
| CN (1) | CN101919228B (es) |
| ES (1) | ES2394262T3 (es) |
| TW (1) | TWI472208B (es) |
| WO (1) | WO2010053021A1 (es) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5961345B2 (ja) * | 2011-03-31 | 2016-08-02 | ラピスセミコンダクタ株式会社 | 通信装置、制御信号生成方法、シャッターメガネ、及び通信システム |
| JP5901133B2 (ja) * | 2011-03-31 | 2016-04-06 | ラピスセミコンダクタ株式会社 | 受信機、シャッターメガネ、及び通信システム |
| KR102011953B1 (ko) * | 2012-11-28 | 2019-08-19 | 엘지디스플레이 주식회사 | 데이터 비트 뎁쓰 검출 방법과 이를 이용한 표시장치의 인터페이스 장치 |
| US9479446B2 (en) * | 2013-09-11 | 2016-10-25 | Nec Corporation | Hitless service in a variable rate optical transponder |
| JP6034273B2 (ja) * | 2013-10-04 | 2016-11-30 | ザインエレクトロニクス株式会社 | 送信装置、受信装置、送受信システムおよび画像表示システム |
| JP5805725B2 (ja) | 2013-10-04 | 2015-11-04 | ザインエレクトロニクス株式会社 | 送信装置、受信装置、送受信システムおよび画像表示システム |
| JP5799320B1 (ja) * | 2014-03-31 | 2015-10-21 | 株式会社アクセル | 画像データ伝送制御方法及び画像表示処理装置 |
| US9800398B2 (en) * | 2014-12-09 | 2017-10-24 | Mediatek Inc. | Apparatus and method for transmitting and receiving data |
| JP6580346B2 (ja) | 2015-03-04 | 2019-09-25 | ザインエレクトロニクス株式会社 | 送信装置、受信装置および送受信システム |
| KR101701623B1 (ko) * | 2015-07-09 | 2017-02-13 | 라인 가부시키가이샤 | VoIP 통화음성 대역폭 감소를 은닉하는 시스템 및 방법 |
| WO2017199603A1 (ja) * | 2016-05-17 | 2017-11-23 | ソニー株式会社 | 通信システムおよび送信装置 |
| CN108762103A (zh) * | 2018-05-08 | 2018-11-06 | 安徽众家云物联网科技有限公司 | 一种智能家电互联互通云服务系统 |
| JP6806748B2 (ja) * | 2018-10-01 | 2021-01-06 | ファナック株式会社 | 通信システム、送信装置、通信方法、および、送信方法 |
| JP7280587B2 (ja) * | 2018-10-24 | 2023-05-24 | ザインエレクトロニクス株式会社 | 受信装置および送受信システム |
| WO2020182119A1 (en) * | 2019-03-11 | 2020-09-17 | Telefonaktiebolaget Lm Ericsson (Publ) | Methods and apparatuses for plmn rate control |
| CN111258295A (zh) * | 2020-01-15 | 2020-06-09 | 重庆长安汽车股份有限公司 | 验证大数据采集和上传准确性的系统及方法 |
| CN113345359A (zh) * | 2020-03-03 | 2021-09-03 | 硅工厂股份有限公司 | 用于驱动显示装置的数据处理装置、数据驱动装置和系统 |
| CN115982087B (zh) * | 2023-02-20 | 2023-09-19 | 中科可控信息产业有限公司 | 信号传输方法、计算机设备和存储介质 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079849A (ja) * | 1983-10-06 | 1985-05-07 | Nec Corp | プログラマブル変復調装置 |
| JPS61101136A (ja) * | 1984-10-24 | 1986-05-20 | Fujitsu Ten Ltd | 同期信号作成方式 |
| JPH01188060A (ja) * | 1988-01-21 | 1989-07-27 | Fujitsu Ltd | 調歩同期伝送の自動伝送速度設定方式 |
| JPH0646073A (ja) * | 1992-07-24 | 1994-02-18 | Nec Corp | マルチポイント通信システム |
| JPH0690269A (ja) | 1992-09-09 | 1994-03-29 | Canon Inc | データ伝送方法 |
| DE4308418A1 (de) * | 1993-03-17 | 1994-09-22 | Elsa Gmbh | Bitratenerkennung |
| JPH06291809A (ja) * | 1993-04-05 | 1994-10-18 | Seiko Epson Corp | データ通信装置 |
| JPH07162401A (ja) * | 1993-12-07 | 1995-06-23 | Matsushita Electric Ind Co Ltd | 通信装置 |
| KR0136048B1 (ko) * | 1994-12-23 | 1998-06-01 | 구자홍 | 동기신호 검출장치 |
| US6760596B1 (en) * | 1999-12-03 | 2004-07-06 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and system for bit-rate adaptation to improve coverage |
| JP4639420B2 (ja) | 2000-03-08 | 2011-02-23 | ソニー株式会社 | 信号伝送装置および信号伝送方法 |
| WO2004059919A1 (ja) * | 2002-12-26 | 2004-07-15 | Matsushita Electric Industrial Co., Ltd. | データ伝送装置、データ伝送システム、およびその方法 |
| KR100487191B1 (ko) * | 2003-05-16 | 2005-05-04 | 삼성전자주식회사 | 시간 분할 다중화된 디지털 영상 신호의 사용자 클럭코드를 이용한 클럭 복원 방법 및 상기 방법에 사용되는송/수신 장치 |
| KR100547831B1 (ko) * | 2003-06-18 | 2006-01-31 | 삼성전자주식회사 | 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치 |
| US7149825B2 (en) * | 2003-08-08 | 2006-12-12 | Hewlett-Packard Development Company, L.P. | System and method for sending data at sampling rate based on bit transfer period |
| WO2005078969A1 (ja) * | 2004-02-16 | 2005-08-25 | Nippon Telegraph And Telephone Corporation | ビットレート自動制御回路 |
| JP4456432B2 (ja) * | 2004-08-02 | 2010-04-28 | 富士通株式会社 | 基準信号を用いて同期伝送を行う装置および方法 |
| KR100603180B1 (ko) * | 2004-08-06 | 2006-07-20 | 학교법인 포항공과대학교 | 주파수 트래킹 기법을 이용한 씨모오스 버스트 모드 클럭데이터 복원 회로 |
| CN101057439B (zh) * | 2004-11-17 | 2011-07-27 | 夏普株式会社 | 发送器 |
| US20080198877A1 (en) * | 2005-06-13 | 2008-08-21 | Nxp B.V. | Electronic Device, Method for Frame Synchronization, and Mobile Device |
| US8189729B2 (en) * | 2005-08-03 | 2012-05-29 | Altera Corporation | Wide range and dynamically reconfigurable clock data recovery architecture |
| JP4191206B2 (ja) * | 2006-06-08 | 2008-12-03 | エーユー オプトロニクス コーポレイション | 画像表示システム、および画像表示装置 |
| US8831140B2 (en) * | 2007-03-16 | 2014-09-09 | Altera Corporation | Protocol-agnostic automatic rate negotiation for high-speed serial interface in a programmable logic device |
-
2009
- 2009-10-27 ES ES09824721T patent/ES2394262T3/es active Active
- 2009-10-27 EP EP09824721A patent/EP2211524B1/en active Active
- 2009-10-27 WO PCT/JP2009/068405 patent/WO2010053021A1/ja active Application Filing
- 2009-10-27 KR KR1020107007519A patent/KR101307101B1/ko active IP Right Grant
- 2009-10-27 US US12/808,598 patent/US8363771B2/en active Active
- 2009-10-27 JP JP2010536739A patent/JP5374514B2/ja active Active
- 2009-10-27 CN CN2009801008972A patent/CN101919228B/zh active Active
- 2009-11-04 TW TW98137396A patent/TWI472208B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| EP2211524A1 (en) | 2010-07-28 |
| US20100266080A1 (en) | 2010-10-21 |
| WO2010053021A1 (ja) | 2010-05-14 |
| TW201108691A (en) | 2011-03-01 |
| EP2211524A4 (en) | 2011-06-08 |
| JP5374514B2 (ja) | 2013-12-25 |
| KR101307101B1 (ko) | 2013-09-11 |
| CN101919228A (zh) | 2010-12-15 |
| JPWO2010053021A1 (ja) | 2012-04-05 |
| KR20110081053A (ko) | 2011-07-13 |
| CN101919228B (zh) | 2013-02-27 |
| US8363771B2 (en) | 2013-01-29 |
| EP2211524B1 (en) | 2012-07-11 |
| TWI472208B (zh) | 2015-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2394262T3 (es) | Dispositivo de transmisor, dispositivo de receptor y sistema de comunicación | |
| CN107087132B (zh) | 接收器及信号传输方法 | |
| TWI556205B (zh) | 信號傳送與接收系統及相關顯示器之時序控制器 | |
| JP6822400B2 (ja) | 送信装置、受信装置、および通信システム、ならびに、信号送信方法、信号受信方法、および通信方法 | |
| JP6210187B2 (ja) | 集積回路装置、物理量測定装置、電子機器および移動体 | |
| CN101646986A (zh) | 基于usb的同步和定时系统 | |
| US7340023B1 (en) | Auto baud system and method and single pin communication interface | |
| JP2017195500A (ja) | 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法 | |
| JP2009065399A (ja) | ディジタルデータ送信装置、ディジタルデータ受信装置、ディジタルデータ送受信システム、ディジタルデータ送信方法、ディジタルデータ受信方法、ディジタルデータ送受信方法、および電子情報機器 | |
| US20110013037A1 (en) | Head-Separated Camera Device | |
| JP2011035473A (ja) | ボーレートエラー検出回路、ボーレートエラー検出方法 | |
| TW201137818A (en) | A method for handling image data transfer in a display driver and display system | |
| US7990295B2 (en) | Data transfer apparatus | |
| US7342984B1 (en) | Counting clock cycles over the duration of a first character and using a remainder value to determine when to sample a bit of a second character | |
| KR102176447B1 (ko) | 디스플레이포트 표준 기반 ＰＣＩｅ ＦＰＧＡ 프레임 그래버 | |
| US20180139404A1 (en) | Image capturing apparatus | |
| US7110822B1 (en) | Remote status and control device for a cochlear implant system | |
| JP2008148302A (ja) | 多様なデータ量を有する高速データ間のインターフェース変換方法及び装置 | |
| JP2009177331A (ja) | 画像信号転送システム、方法及び該転送システムを具備する撮像装置 | |
| CN114159007A (zh) | 内窥镜、内窥镜影像系统以及手术机器人 | |
| JPH06216859A (ja) | データ転送装置 | |
| TWI544753B (zh) | 非對稱雙向傳輸裝置及其切換系統 | |
| KR101879053B1 (ko) | 보 레이트가 자동으로 설정되는 테스트 장치 | |
| KR102223496B1 (ko) | 표시장치 | |
| EP1653371A2 (en) | Electronic system for the transfer of digital data strictly in real time |