JP6822400B2 - 送信装置、受信装置、および通信システム、ならびに、信号送信方法、信号受信方法、および通信方法 - Google Patents

送信装置、受信装置、および通信システム、ならびに、信号送信方法、信号受信方法、および通信方法 Download PDF

Info

Publication number
JP6822400B2
JP6822400B2 JP2017524818A JP2017524818A JP6822400B2 JP 6822400 B2 JP6822400 B2 JP 6822400B2 JP 2017524818 A JP2017524818 A JP 2017524818A JP 2017524818 A JP2017524818 A JP 2017524818A JP 6822400 B2 JP6822400 B2 JP 6822400B2
Authority
JP
Japan
Prior art keywords
signal
blanking
circuit
differential
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017524818A
Other languages
English (en)
Other versions
JPWO2016203987A1 (ja
Inventor
高橋　宏雄
宏雄 高橋
松本　英之
英之 松本
宏暁 林
宏暁 林
直弘 越坂
直弘 越坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2016203987A1 publication Critical patent/JPWO2016203987A1/ja
Application granted granted Critical
Publication of JP6822400B2 publication Critical patent/JP6822400B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
    • H04L7/065—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length and superimposed by modulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Description

本開示は、データ信号とクロック信号との伝送に適用される送信装置、受信装置、および通信システム、ならびに、信号送信方法、信号受信方法、および通信方法に関する。
近年、スマートフォンなどの携帯デバイスやカメラデバイスなどでは、扱う画像データの大容量化が進み、デバイス内または異なるデバイス間でのデータ伝送に高速化、かつ低消費電力化が求められている。このような要求に応えるため、携帯デバイスやカメラデバイス向けの接続インタフェースとして、ＭＩＰＩ(Mobile Industry Processor Interface)アライアンスが策定したＣ−ＰＨＹ規格やＤ−ＰＨＹ規格といった高速インタフェース規格の標準化が進められている。Ｃ−ＰＨＹ規格やＤ−ＰＨＹ規格は、通信プロトコルの物理層（physical layer：ＰＨＹ）のインタフェース規格である。また、Ｃ−ＰＨＹ規格やＤ−ＰＨＹ規格の上位プロトコル・レイヤとして、携帯デバイスのディスプレイ向けのＤＳＩ（Display Serial Interface）や、カメラデバイス向けのＣＳＩ（Camera Serial Interface）が存在する。特許文献１には、Ｄ−ＰＨＹ規格の信号伝送の安定化を図る技術が提案されている。
特表２０１４−５２２２０４号公報
上記したＣ−ＰＨＹ規格やＤ−ＰＨＹ規格では、実質的なデータ信号の伝送には高速（High Speed：ＨＳ）差動信号を用いている。また、クロック信号およびデータ信号のブランキング期間には低電力（Low Power：ＬＰ）信号を用いている。ＨＳ差動信号とＬＰ信号は共通の伝送路で伝送される。例えばＤ−ＰＨＹ規格では、クロック信号を伝送する１つの伝送路（クロックレーン）と、データ信号を伝送する１または複数の伝送路（データレーン）とが存在する。クロックレーンとデータレーンとのそれぞれにおける信号の伝送期間には、ＨＳ差動信号で伝送を行う期間とＬＰ信号で伝送を行う期間とが存在する。クロックレーンとデータレーンとのそれぞれにおいて、ＨＳ差動信号とＬＰ信号とが共通の伝送路で伝送される。しかしながら、ＬＰ信号は、差動信号ではなくシングルエンド信号であり、また、信号伝送に必要とされる電圧値がＨＳ差動信号とは異なっている。このため、ＨＳ差動信号とＬＰ信号とのそれぞれを送受信するための回路が別々に必要とされる。
データ伝送時の低消費電力化を図ることができるようにした送信装置、受信装置、および通信システム、ならびに、信号送信方法、信号受信方法、および通信方法を提供することが望ましい。
本開示の一実施の形態に係る送信装置は、クロック信号をクロック信号線に出力するクロック信号送信回路と、データ信号をデータ信号線に出力するデータ信号送信回路と、データ信号のブランキング期間に同期して、ブランキング期間内において、クロック信号送信回路からクロック信号線に、クロック信号に代えて第１の所定のブランキング信号と第１の所定のブランキング信号とは異なる第２の所定のブランキング信号とが出力されるよう、クロック信号送信回路を制御するブランキング制御部とを備え、クロック信号送信回路は、クロック信号として差動のクロック信号をクロック信号線に出力する差動クロック信号送信回路であり、データ信号送信回路は、データ信号として差動のデータ信号をデータ信号線に出力する差動データ信号送信回路であり、ブランキング制御部は、データ信号のブランキング期間の開始時刻に同期して、差動クロック信号送信回路からクロック信号線に、第１の所定のブランキング信号として、所定の期間以上に亘って所定の第１の信号値が連続する差動ブランキング信号が出力されるよう、差動クロック信号送信回路を制御するものである。
本開示の一実施の形態に係る受信装置は、データ信号をデータ信号線を介して受信するデータ信号受信回路と、クロック信号をクロック信号線を介して受信すると共に、データ信号のブランキング期間に同期してブランキング期間内に出力された、第１の所定のブランキング信号と第１の所定のブランキング信号とは異なる第２の所定のブランキング信号とを、クロック信号線を介して受信するクロック信号受信回路とを備え、データ信号受信回路は、データ信号として差動のデータ信号をデータ信号線を介して受信する差動データ信号受信回路であり、クロック信号受信回路は、クロック信号として差動のクロック信号を受信すると共に、第１の所定のブランキング信号としてデータ信号のブランキング期間の開始時刻に同期して所定の期間以上に亘って所定の第１の信号値が連続するように出力された差動ブランキング信号を受信する差動クロック信号受信回路であるものである。
本開示の一実施の形態に係る通信システムは、クロック信号をクロック信号線に出力し、データ信号をデータ信号線に出力し、データ信号のブランキング期間に同期して、ブランキング期間内にクロック信号に代えて、第１の所定のブランキング信号と第１の所定のブランキング信号とは異なる第２の所定のブランキング信号とをクロック信号線に出力する送信装置と、データ信号をデータ信号線を介して受信し、クロック信号と第１の所定のブランキング信号と第２の所定のブランキング信号とをクロック信号線を介して受信する受信装置とを備え、送信装置は、第１のシングルエンド信号を出力する第１のシングルエンド信号送信回路と、クロック信号線にクロック信号と第１のシングルエンド信号とのいずれか一方の信号出力がなされるよう、信号を切り替える第１の送信切り替え回路と、第２のシングルエンド信号を出力する第２のシングルエンド送信回路と、データ信号線にデータ信号と第２のシングルエンド信号とのいずれか一方の信号出力がなされるよう、信号を切り替える第２の送信切り替え回路とを有し、受信装置は、第１のシングルエンド信号をクロック信号線を介して受信する第１のシングルエンド信号受信回路と、第１のシングルエンド信号を受信するか否かを切り替える第１の受信切り替え回路と、第２のシングルエンド信号をデータ信号線を介して受信する第２のシングルエンド信号受信回路と、第２のシングルエンド信号を受信するか否かを切り替える第２の受信切り替え回路とを有するものである。
本開示の一実施の形態に係る信号送信方法は、差動のクロック信号をクロック信号線に出力することと、差動のデータ信号をデータ信号線に出力することと、データ信号のブランキング期間の開始時刻に同期して、ブランキング期間内において、クロック信号線に、クロック信号に代えて第１の所定のブランキング信号として、所定の期間以上に亘って所定の第１の信号値が連続する差動ブランキング信号を出力することと、第１の所定のブランキング信号が出力された後、ブランキング期間内において、第１の所定のブランキング信号とは異なる第２の所定のブランキング信号をクロック信号線に出力することとを含むものである。
本開示の一実施の形態に係る信号受信方法は、差動のデータ信号をデータ信号線を介して受信することと、差動のクロック信号をクロック信号線を介して受信することと、データ信号のブランキング期間の開始時刻に同期して、ブランキング期間内に所定の期間以上に亘って所定の第１の信号値が連続するように出力された、第１の所定のブランキング信号としての差動ブランキング信号を、クロック信号線を介して受信することと、第１の所定のブランキング信号が出力された後、ブランキング期間内において出力された、第１の所定のブランキング信号とは異なる第２の所定のブランキング信号をクロック信号線を介して受信することとを含むものである。
本開示の一実施の形態に係る通信方法は、差動のクロック信号をクロック信号線に出力することと、差動のデータ信号をデータ信号線に出力することと、データ信号のブランキング期間の開始時刻に同期して、ブランキング期間内において、クロック信号線に、クロック信号に代えて第１の所定のブランキング信号として、所定の期間以上に亘って所定の第１の信号値が連続する差動ブランキング信号を出力することと、第１の所定のブランキング信号が出力された後、ブランキング期間内において、第１の所定のブランキング信号とは異なる第２の所定のブランキング信号をクロック信号線に出力することと、データ信号をデータ信号線を介して受信することと、クロック信号と、第１の所定のブランキング信号と、第２の所定のブランキング信号とをクロック信号線を介して受信することとを含むものである。
本開示の一実施の形態に係る送信装置もしくは通信システム、または、信号送信方法もしくは通信方法では、データ信号のブランキング期間に同期して、クロック信号線に、クロック信号に代えて所定のブランキング信号が出力される。
本開示の一実施の形態に係る受信装置もしくは通信システム、または、信号受信方法もしくは通信方法では、クロック信号線を介して、クロック信号と、データ信号のブランキング期間に同期して出力された所定のブランキング信号とが受信される。
本開示の一実施の形態に係る送信装置もしくは通信システム、または、信号送信方法もしくは通信方法によれば、データ信号のブランキング期間に同期して、クロック信号線に、クロック信号に代えて所定のブランキング信号を出力するようにしたので、データ伝送時の低消費電力化を図ることができる。
本開示の一実施の形態に係る受信装置もしくは通信システム、または、信号受信方法もしくは通信方法によれば、クロック信号線を介して、クロック信号と、データ信号のブランキング期間に同期して出力された所定のブランキング信号とを受信するようにしたので、データ伝送時の低消費電力化を図ることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
データ信号とクロック信号とを伝送する通信システムの概要を示すブロック図である。 図１に示した通信システムを実現する比較例に係る通信システムの一構成例を示すブロック図である。 図２に示した通信システムの具体的な回路構成例を示す回路図である。 図２に示した通信システムにおいてクロックレーンとデータレーンとに伝送されるそれぞれの信号波形の一例を示す説明図である。 本開示の第１の実施の形態に係る通信システムの概要を示すブロック図である。 図５に示した通信システムの具体的な回路構成例を示す回路図である。 図５に示した通信システムにおいてクロックレーンとデータレーンとに伝送されるそれぞれの信号波形の一例を示す説明図である。 差動信号についての説明図である。 第２の実施の形態に係る通信システムの具体的な回路構成例を示す回路図である。 図９に示した通信システムにおいてクロックレーンとデータレーンとに伝送されるそれぞれの信号波形の一例を示す説明図である。 第２の実施の形態の第１の変形例に係る通信システムにおいてクロックレーンとデータレーンとに伝送されるそれぞれの信号波形の一例を示す説明図である。 第２の実施の形態の第２の変形例に係る通信システムにおいてクロックレーンとデータレーンとに伝送されるそれぞれの信号波形の一例を示す説明図である。 第２の実施の形態の第３の変形例に係る通信システムにおいてクロックレーンとデータレーンとに伝送されるそれぞれの信号波形の一例を示す説明図である。 第２の実施の形態の第４の変形例に係る通信システムにおいてクロックレーンとデータレーンとに伝送されるそれぞれの信号波形の一例を示す説明図である。 第２の実施の形態の第５の変形例に係る通信システムにおいてクロックレーンとデータレーンとに伝送されるそれぞれの信号波形の一例を示す説明図である。 第３の実施の形態に係る通信システムの概要を示すブロック図である。 図１６に示した通信システムの具体的な適用例を示すブロック図である。 図１７に示した適用例におけるデータ送信処理の一例を示す流れ図である。 第４の実施の形態に係る通信システムの概要を示すブロック図である。 第４の実施の形態に係る通信システムにおいてクロックレーンとデータレーンとに伝送されるそれぞれの信号波形の第１の例を示す説明図である。 第４の実施の形態に係る通信システムにおいてクロックレーンとデータレーンとに伝送されるそれぞれの信号波形の第２の例を示す説明図である。 各実施の形態に係る通信システムが適用されるスマートフォンの外観構成の一例を表す斜視図である。 各実施の形態に係る通信システムが適用されたアプリケーションプロセッサの一構成例を表すブロック図である。 各実施の形態に係る通信システムが適用されたイメージセンサの一構成例を表すブロック図である。 各実施の形態に係る通信システムが適用される車載用カメラの設置例の一例を示す説明図である。 車載用カメラに各実施の形態の通信システムを適用した一構成例を示すブロック図である。
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
０．ＬＰ信号およびＨＳ差動信号を用いる通信システム（比較例）（図１〜図４）
１．第１の実施の形態（ＨＳ差動信号のみを用いる通信システムの第１の例）（図５〜図７）
２．第２の実施の形態（ＨＳ差動信号のみを用いる通信システムの第２の例）
２．１ 構成および動作（図９〜図１０）
２．２ 変形例（図１１〜図１５）
３．第３の実施の形態（２つの通信モードを切り替え可能な通信システム）（図１６〜図１８）
４．第４の実施の形態（終端制御を省略した通信システム）（図１９〜図２１）
５．適用例
５．１ 第１の適用例（図２２〜図２４）
５．２ 第２の適用例（図２５〜図２６）
６．その他の実施の形態
＜０．ＬＰ信号およびＨＳ差動信号を用いる通信システム＞
本実施の形態に係る通信システムを説明する前に、まず、比較例として、ＬＰ信号およびＨＳ差動信号を用いる通信システムの概要を説明する。
図１は、例えばＣ−ＰＨＹ規格やＤ−ＰＨＹ規格の通信インタフェースに対応した通信システムの概要を示している。図１に示した通信システムは、送信部ＴＸと、受信部ＲＸとを備えている。また、この通信システムは、送信部ＴＸと受信部ＲＸとに跨がって、クロック信号を伝送するクロックレーンＣＬと、例えば画像データ等のデータ信号を伝送するデータレーンＤＬとを備えている。なお、図１では、データレーンＤＬとして、４つのデータレーンＤＬ１，ＤＬ２，ＤＬ３，ＤＬ４を有した例を示しているが、データレーンＤＬの数はこれに限らず、例えば１つのデータレーンＤＬ１のみであってもよい。
送信部ＴＸは、送信デジタル回路ＴＸ−ＤＩＧＩＴＡＬと、送信アナログ回路ＴＸ−ＡＮＡＬＯＧとを有している。送信デジタル回路ＴＸ−ＤＩＧＩＴＡＬと送信アナログ回路ＴＸ−ＡＮＡＬＯＧとの間では、例えば１６ビットや８ビットのパラレル信号が伝送される。
受信部ＲＸは、受信デジタル回路ＲＸ−ＤＩＧＩＴＡＬと、受信アナログ回路ＲＸ−ＡＮＡＬＯＧとを有している。データレーンＤＬ１，ＤＬ２，ＤＬ３，ＤＬ４において、受信アナログ回路ＲＸ−ＡＮＡＬＯＧと受信デジタル回路ＲＸ−ＤＩＧＩＴＡＬとの間では、例えば１６ビットや８ビットのパラレル信号が伝送される。クロックレーンＣＬにおいて、受信アナログ回路ＲＸ−ＡＮＡＬＯＧと受信デジタル回路ＲＸ−ＤＩＧＩＴＡＬとの間では、例えば２ビットのシリアル信号が伝送される。
クロックレーンＣＬにおいて、送信アナログ回路ＴＸ−ＡＮＡＬＯＧと受信アナログ回路ＲＸ−ＡＮＡＬＯＧとの間は、差動のクロック信号を伝送するクロック信号線３０で接続されている。データレーンＤＬ１，ＤＬ２，ＤＬ３，ＤＬ４において、送信アナログ回路ＴＸ−ＡＮＡＬＯＧと受信アナログ回路ＲＸ−ＡＮＡＬＯＧとの間は、差動のデータ信号を伝送するデータ信号線３１，３２，３３，３４で接続されている。クロック信号線３０とデータ信号線３１，３２，３３，３４とはそれぞれ、差動信号を伝送する一対のポジティブ信号線Ｄｐとネガティブ信号線Ｄｎとを有している。クロック信号線３０とデータ信号線３１，３２，３３，３４とにはそれぞれ、例えば２ビットのシリアル信号が伝送される。
図２は、図１に示した通信システムを実現する、比較例に係る通信システムの一構成例を示している。なお、図２では、図１におけるデータレーンＤＬとして、１つのデータレーンＤＬ１のみを示すが、他のデータレーンＤＬ２，ＤＬ３，ＤＬ４についても略同様の構成であってもよい、
この比較例に係る通信システムは、図１の送信部ＴＸに相当する送信部１０１と、図１の受信部ＲＸに相当する受信部１０２とを備えている。
クロックレーンＣＬにおいて、送信部１０１は、ＨＳ差動信号の処理を行うＣＬ−ＨＳ回路１１１と、ＬＰ信号の処理を行うＣＬ−ＬＰ回路１１２とを有している。データレーンＤＬ１において、送信部１０１は、ＨＳ差動信号の処理を行うＤＬ−ＨＳ回路１１３と、ＬＰ信号の処理を行うＤＬ−ＬＰ回路１１４とを有している。
クロックレーンＣＬにおいて、受信部１０２は、ＨＳ差動信号の処理を行うＣＬ−ＨＳ回路１２１と、ＬＰ信号の処理を行うＣＬ−ＬＰ回路１２２とを有している。データレーンＤＬ１において、受信部１０２は、ＨＳ差動信号の処理を行うＤＬ−ＨＳ回路１２３と、ＬＰ信号の処理を行うＤＬ−ＬＰ回路１２４とを有している。
図３は、図２に示した比較例に係る通信システムの具体的な回路構成例を示している。また、図４は、図２に示した比較例に係る通信システムにおいてクロックレーンＣＬとデータレーンＤＬ１とに伝送されるそれぞれの信号波形の一例を示している。
図４に示したように、この比較例に係る通信システムでは、クロックレーンＣＬにおいて、送信部１０１からクロック信号線３０に出力される信号のステータスは、ＨＳ差動信号で伝送する状態となるＨＰＳ（High Speed State）の期間と、ＬＰ信号で伝送する状態となるＬＰＳ（Low Power State）の期間とが存在する。実質的なクロック信号は、ＨＰＳの期間にＨＳ差動信号で出力される。
同様に、データレーンＤＬ１において、送信部１０１からデータ信号線３１に出力される信号のステータスは、ＨＳ差動信号で伝送する状態となるＨＰＳの期間と、ＬＰ信号で伝送する状態となるＬＰＳの期間とが存在する。実質的なデータ信号は、ＨＰＳの期間にＨＳ差動信号で出力される。なお、図４において、実質的なデータ信号の部分をＨＳＴと記す。また、ＨＰＳの期間には、ＴＲＡＩＬ期間ＴHS-TRAILやＳＹＮＣ（同期）期間ＴHS-SYNC等が含まれる。実質的なデータ信号の部分を含まないブランキング期間は、ＬＰＳの期間に含まれる。実質的なデータ信号は、例えばＢｙｔｅ単位で出力される。
図３に示したように、この通信システムは、送信部１０１内の各回路部にクロック信号を供給する水晶発振器（ＸＴＡＬ）８２およびＰＬＬ回路８１と、受信部１０２内の各回路部にクロック信号を供給する水晶発振器（ＸＴＡＬ）８３とを有している。
ＣＬ−ＨＳ回路１１１は、ＨＳステートマシン（ＨＳ ＦＳＭ）５１と、セレクタ５２と、パラレル／シリアル（ＰＳ）変換回路５３と、クロック分周器（ＤＩＶ）５４と、ＨＳドライバ（ＨＳ ＤＲＶ）５５とを有している。セレクタ５２は、Ｔｏｇｇｌｅ信号と、値０の信号（ＡＬＬ０）と、値１の信号（ＡＬＬ１）とを選択的に出力する。Ｔｏｇｇｌｅ信号は、例えば８ビットのクロック信号（１０１０＿１０１０）である。
ＣＬ−ＬＰ回路１１２は、ＬＰステートマシン（ＬＰ ＦＳＭ）４１と、ＬＰエンコーダ（ＬＰ ＥＮＣ）４２と、ＬＰドライバ（ＬＰ ＤＲＶ）４３とを有している。ＬＰステートマシン４１には、クロックレーン制御信号が入力される。
ＤＬ−ＨＳ回路１１３は、ＨＳステートマシン（ＨＳ ＦＳＭ）７１と、セレクタ７２と、パラレル／シリアル（ＰＳ）変換回路７３と、ＨＳドライバ（ＨＳ ＤＲＶ）７４とを有している。ＨＳステートマシン７１からは、データ送信準備完了信号ＴｘＲｅａｄｙＨＳが出力される。セレクタ７２は、送信データＴｘＤａｔａＨＳと、同期コード信号ＳＹＮＣと、値０の信号（ＡＬＬ０）と、値１の信号（ＡＬＬ１）とを選択的に出力する。
ＤＬ−ＬＰ回路１１４は、ＬＰステートマシン（ＬＰ ＦＳＭ）６１と、ＬＰエンコーダ（ＬＰ ＥＮＣ）６２と、ＬＰドライバ（ＬＰ ＤＲＶ）６３とを有している。ＬＰステートマシン６１には、データ送信要求信号ＴｘＲｅｑｕｅｓｔＨＳが入力される。
なお、送信部１０１において、ＬＰドライバ４３と、ＨＳドライバ５５と、ＬＰドライバ６３と、ＨＳドライバ７４は、図１における送信アナログ回路ＴＸ−ＡＮＡＬＯＧに相当する。
ＣＬ−ＨＳ回路１２１は、クロック信号終端回路としての終端回路（ＴＥＲＭ）５６と、ＨＳレシーバ（ＨＳ ＲＣＶ）５７と、クロック分周器（ＤＩＶ）５８とを有している。終端回路５６は、終端抵抗を有している。
ＣＬ−ＬＰ回路１２２は、ＬＰレシーバ（ＬＰ ＲＣＶ）４４と、ＬＰデコーダ（ＬＰ ＤＥＣ）４５と、ＬＰステートマシン（ＬＰ ＦＳＭ）４６とを有している。ＬＰステートマシン４６は、クロックレーンＣＬのステータス信号を出力する。
ＤＬ−ＨＳ回路１２３は、データ信号終端回路としての終端回路（ＴＥＲＭ）７５と、ＨＳレシーバ（ＨＳ ＲＣＶ）７６と、クロック分周器（ＤＩＶ）７７と、ワードアライン補正回路（ＡＬＮ）７８とを有している。終端回路７５は、終端抵抗を有している。ワードアライン補正回路（ＡＬＮ）７８は、受信同期信号ＲｘＳｙｎｃＨＳと、受信有効信号ＲｘＶａｌｉｄＨＳと、受信データＲｘＤａｔａＨＳとを出力する。
ＤＬ−ＬＰ回路１２４は、ＬＰレシーバ（ＬＰ ＲＣＶ）６４、ＬＰデコーダ（ＬＰ ＤＥＣ）６５、ＬＰステートマシン（ＬＰ ＦＳＭ）６６とを有している。ＬＰステートマシン６６は、受信アクティブ信号ＲｘＡｃｔｉｖｅＨＳを出力する。
なお、受信部１０２において、主として、ＬＰレシーバ４４と、終端回路５６と、ＨＳレシーバ５７と、ＬＰレシーバ６４と、終端回路７５と、ＨＳレシーバ７６とが、図１における受信アナログ回路ＲＸ−ＡＮＡＬＯＧに相当する。
＜１．第１の実施の形態＞
次に、本開示の第１の実施の形態について説明する。以下では、上記比較例と略同様の構成および作用を有する部分については、適宜説明を省略する。
図５は、図１に示した通信システムを実現する、本開示の第１の実施の形態に係る通信システムの概要を示している。図６は、図５に示した通信システムの具体的な回路構成例を示している。また、図７は、図５に示した通信システムにおいてクロックレーンＣＬとデータレーンＤＬ１とに伝送されるそれぞれの信号波形の一例を示している。なお、図５ないし図７では、図１におけるデータレーンＤＬとして、１つのデータレーンＤＬ１のみを示すが、他のデータレーンＤＬ２，ＤＬ３，ＤＬ４についても略同様の構成であってもよい。
本実施の形態に係る通信システムは、図１の送信部ＴＸに相当する送信部１（送信装置）と、図１の受信部ＲＸに相当する受信部２（受信装置）とを備えている。
図７に示したように、本実施の形態に係る通信システムでは、クロックレーンＣＬにおいて、送信部１からクロック信号線３０に出力される信号は、ブランキング期間も含めてすべてＨＳ差動信号のみとなっている。後述するように、クロックレーンＣＬにおいて、ブランキング期間には、送信部１からクロック信号線３０に、所定のブランキング信号として、所定の第１の信号値（例えばＨＳ−０）の差動ブランキング信号と、所定の第１の信号値とは異なる所定の第２の信号値（例えばＨＳ−１）の差動信号とが出力される。
なお、ＨＳ−０は値０（差動０（Differential-0））となる差動信号、ＨＳ−１は値１（差動１（Differential-1））となる差動信号を示す。より具体的には、図８に示したように、ＨＳ−０の信号は、差動信号の伝送線におけるポジティブ信号線Ｄｐの電圧レベルがＬｏｗとなり、ネガティブ信号線Ｄｎの電圧レベルがＨｉｇｈとなる差動信号のことを言う。また、ＨＳ−１の信号は、差動信号の伝送線におけるポジティブ信号線Ｄｐの電圧レベルがＨｉｇｈとなり、ネガティブ信号線Ｄｎの電圧レベルがＬｏｗとなる差動信号のことを言う。
同様に、データレーンＤＬ１において、送信部１からデータ信号線３１に出力される信号は、ブランキング期間も含めてすべてＨＳ差動信号のみとなっている。
なお、図７において、実質的なデータ信号の部分をＨＳＴと記す。実質的なデータ信号の前後の期間にはＳＹＮＣ（同期）期間ＴHS-SYNCとＴＲＡＩＬ期間ＴHS-TRAILとが含まれていてもよい。データレーンＤＬ１において、ブランキング期間には、送信部１からデータ信号線３１に、所定のデータブランキング信号として、任意の差動信号（例えばＨＳ−０またはＨＳ−１）をブランキング期間の全体に亘って出力してもよい。
図６に示したように、本実施の形態に係る通信システムは、送信部１内の各回路部にクロック信号を供給する水晶発振器（ＸＴＡＬ）８２およびＰＬＬ回路８１と、受信部２内の各回路部にクロック信号を供給する水晶発振器（ＸＴＡＬ）８３およびＰＬＬ回路８４とを有している。
クロックレーンＣＬにおいて、送信部１は、ＨＳ差動信号の処理を行うＣＬ−ＨＳ回路１１を有している。データレーンＤＬ１において、送信部１は、ＨＳ差動信号の処理を行うＤＬ−ＨＳ回路１３を有している。
ＣＬ−ＨＳ回路１１は、差動のクロック信号を含むＨＳ差動信号をクロック信号線３０に出力する差動クロック信号送信回路であってもよい。ＤＬ−ＨＳ回路１３は、差動のデータ信号をデータ信号線３１に出力する差動データ信号送信回路であってもよい。
本実施の形態における送信部１には、上記比較例におけるＬＰ信号の処理を行うＣＬ−ＬＰ回路１１２およびＤＬ−ＬＰ回路１１４に相当する回路は含まれていなくともよい。
ＣＬ−ＨＳ回路１１は、図６に示したように、図３におけるＣＬ−ＨＳ回路１１１と略同様の回路を有していてもよい。すなわち、ＣＬ−ＨＳ回路１１は、ＨＳステートマシン（ＨＳ ＦＳＭ）５１と、セレクタ５２と、パラレル／シリアル（ＰＳ）変換回路５３と、クロック分周器（ＤＩＶ）５４と、ＨＳドライバ（ＨＳ ＤＲＶ）５５とを有していてもよい。セレクタ５２は、Ｔｏｇｇｌｅ信号と、所定の第１の信号値（ＨＳ−０）となる値０の信号（ＡＬＬ０）と、所定の第２の信号値（ＨＳ−１）となる値１の信号（ＡＬＬ１）とを選択的に出力する。Ｔｏｇｇｌｅ信号は、例えば８ビットのクロック信号（１０１０＿１０１０）である。本実施の形態では、クロックレーン制御信号とデータ送信要求信号ＴｘＲｅｑｕｅｓｔＨＳとが、ＨＳステートマシン５１に入力される。
ＤＬ−ＨＳ回路１３は、図６に示したように、図３におけるＤＬ−ＨＳ回路１１３と略同様の回路を有していてもよい。すなわち、ＤＬ−ＨＳ回路１３は、ＨＳステートマシン（ＨＳ ＦＳＭ）７１と、セレクタ７２と、パラレル／シリアル（ＰＳ）変換回路７３と、ＨＳドライバ（ＨＳ ＤＲＶ）７４とを有していてもよい。ＨＳステートマシン７１からは、データ送信準備完了信号ＴｘＲｅａｄｙＨＳが出力される。セレクタ７２は、送信データＴｘＤａｔａＨＳと、同期コード信号ＳＹＮＣと、所定の第１の信号値（ＨＳ−０）となる値０の信号（ＡＬＬ０）と、所定の第２の信号値（ＨＳ−１）となる値１の信号（ＡＬＬ１）とを選択的に出力する。
送信部１は、ブランキング制御部２０を有している。図６に示したように、ブランキング制御部２０は、ＨＳステートマシン５１とＨＳステートマシン７１とを有していてもよい。
ブランキング制御部２０は、データ信号のブランキング期間の開始時刻に同期して、ＤＬ−ＨＳ回路１３からデータ信号線３１に、データ信号に代えて、所定のデータブランキング信号が出力されるよう、ＤＬ−ＨＳ回路１３を制御する。また、ブランキング制御部２０は、データ信号のブランキング期間の開始時刻に同期して、ＣＬ−ＨＳ回路１１からクロック信号線３０に、クロック信号に代えて所定の期間以上に亘って所定の第１の信号値（例えばＨＳ−０）が連続する差動ブランキング信号が出力されるよう、ＣＬ−ＨＳ回路１１を制御する。ここで、所定の期間とは、クロック信号のクロック周期よりも長い期間である。差動ブランキング信号を、クロック信号のクロック周期よりも長い期間に亘って所定の第１の信号値が連続する信号とすることで、後述する受信部２のクロック状態判別回路５９において、信号の変化を検出することができ、ブランキング期間が開始されたことを検出することが可能となる。
また、ブランキング制御部２０は、データ信号のブランキング期間の終了時刻に同期して、ＣＬ−ＨＳ回路１１からクロック信号線３０に、差動ブランキング信号に代えて、差動ブランキング信号とは異なる所定の差動信号が出力されるよう、ＣＬ−ＨＳ回路１１を制御する。具体的には、所定の差動信号として、所定の第１の信号値とは異なる所定の第２の信号値（例えばＨＳ−１）が所定の期間以上に亘って連続する差動の信号が出力されるよう、ＣＬ−ＨＳ回路１１を制御する。なお、以上の説明における所定の第１の信号値をＨＳ−１、所定の第２の信号値をＨＳ−０にしてもよい。所定の差動信号を、所定の第１の信号値とは異なる所定の第２の信号値が所定の期間以上に亘って連続する差動の信号とすることで、後述する受信部２のクロック状態判別回路５９において、信号の変化を検出することができ、ブランキング期間が終了し、データ信号の転送が開始されることを検出することが可能となる。
クロックレーンＣＬにおいて、受信部２は、ＨＳ差動信号の処理を行うＣＬ−ＨＳ回路２１を有している。データレーンＤＬ１において、受信部２は、ＨＳ差動信号の処理を行うＤＬ−ＨＳ回路２３を有している。
ＤＬ−ＨＳ回路２３は、差動のデータ信号をデータ信号線３１を介して受信する差動データ信号受信回路であってもよい。ＣＬ−ＨＳ回路２１は、差動のクロック信号と、上記したＣＬ−ＨＳ回路１１から出力された差動ブランキング信号とを、クロック信号線３０を介して受信する差動クロック信号受信回路であってもよい。
本実施の形態における受信部２には、上記比較例におけるＬＰ信号の処理を行うＣＬ−ＬＰ回路１２２およびＤＬ−ＬＰ回路１２４に相当する回路は含まれていなくともよい。
ＤＬ−ＨＳ回路２３は、図６に示したように、図３におけるＤＬ−ＨＳ回路１２３と略同様の回路を有していてもよい。すなわち、データ信号線３１に接続されたデータ信号終端回路としての終端回路（ＴＥＲＭ）７５と、ＨＳレシーバ（ＨＳ ＲＣＶ）７６と、クロック分周器（ＤＩＶ）７７と、ワードアライン補正回路（ＡＬＮ）７８とを有していてもよい。終端回路７５は、終端抵抗を有している。ワードアライン補正回路（ＡＬＮ）７８は、受信同期信号ＲｘＳｙｎｃＨＳと、受信有効信号ＲｘＶａｌｉｄＨＳと、受信データＲｘＤａｔａＨＳとを出力する。
ＣＬ−ＨＳ回路２１は、図６に示したように、図３におけるＣＬ−ＨＳ回路１２１と略同様の回路を有していてもよい。すなわち、ＣＬ−ＨＳ回路２１は、クロック信号線３０に接続されたクロック信号終端回路としての終端回路（ＴＥＲＭ）５６と、ＨＳレシーバ（ＨＳ ＲＣＶ）５７と、クロック分周器（ＤＩＶ）５８とを有していてもよい。終端回路５６は、終端抵抗を有している。
ＣＬ−ＨＳ回路２１は、さらに、クロック（ＣＬ）状態判別回路５９を有している。クロック状態判別回路５９には、ＨＳレシーバ５７を介して送信部１のＣＬ−ＨＳ回路１１からのクロック信号と、所定の第１の信号値（例えばＨＳ−０）の差動ブランキング信号（例えばＨＳ−０）と、所定の第２の信号値（例えばＨＳ−１）の差動信号とが入力される。
クロック状態判別回路５９は、終端制御回路としての機能を有し、差動ブランキング信号に基づいて、データ信号終端回路（終端回路７５）およびクロック信号終端回路（終端回路５６）に対してそれぞれの終端抵抗をオフさせる制御を行う。また、クロック状態判別回路５９は、データ信号のブランキング期間の終了時刻に同期して出力された、所定の第２の信号値（例えばＨＳ−１）の差動信号に基づいて、終端回路７５および終端回路５６に対してそれぞれの終端抵抗をオンさせる制御を行う。
なお、終端抵抗のオン／オフに伴い、図７に示したように、クロックレーンＣＬおよびデータレーンＤＬ１のブランキング期間における信号の電圧振幅が変化する。また、ブランキング期間において終端抵抗をオフさせることにより、クロック信号線３０およびデータ信号線３１に流れる電流値を低減することができる。
また、クロック状態判別回路５９は、受信アクティブ信号ＲｘＡｃｔｉｖｅＨＳを出力しワードアライン補正回路７８に対して、ワードアライン制御を行う機能を有している。ブランキング期間が終了し、データ信号の転送が開始されることをクロック状態判別回路５９において適切に検出することで、同期コード信号ＳＹＮＣを検出し、ワードアライン補正回路７８で適切にワードアライン制御を行うことができる。
［効果］
以上のように、本実施の形態によれば、データ信号のブランキング期間の開始時刻に同期して、クロック信号線３０に、クロック信号に代えて所定の期間以上に亘って所定の第１の信号値が連続する差動ブランキング信号を出力するようにしたので、データ伝送時の低消費電力化を図ることができる。
また、クロック信号線３０を介して、差動のクロック信号と、データ信号のブランキング期間の開始時刻に同期して所定の期間以上に亘って所定の第１の信号値が連続するように出力された差動ブランキング信号とを受信するようにしたので、データ伝送時の低消費電力化を図ることができる。
また、本実施の形態によれば、上記した比較列に係る通信システムでは有効に活用されていなかったＬＰ信号部分（ブランキング期間）にもＨＳ差動信号によるデータ信号を転送することが可能となり、ＨＳ差動信号によるデータ信号の転送レートを下げ、全体として低消費電力化を実現することができる。また、本実施の形態によれば、上記した比較列に係る通信システムと比べて、ＬＰ信号の処理を行う回路が不要となり、回路規模を削減することができる。
なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。以降の他の実施の形態の効果についても同様である。
＜２．第２の実施の形態＞
次に、本開示の第２の実施の形態について説明する。以下では、上記比較例、上記第１の実施の形態と略同様の構成および作用を有する部分については、適宜説明を省略する。
図９は、本実施の形態に係る通信システムの具体的な回路構成例を示している。また、図１０は、本実施の形態に係る通信システムにおいてクロックレーンＣＬとデータレーンＤＬ１とに伝送されるそれぞれの信号波形の一例を示している。なお、図９および図１０では、図１におけるデータレーンＤＬとして、１つのデータレーンＤＬ１のみを示すが、他のデータレーンＤＬ２，ＤＬ３，ＤＬ４についても略同様の構成であってもよい。なお、本実施の形態に係る通信システムの概要を示すブロック構成は、図５と略同様であってもよい。
本実施の形態においても、上記第１の実施の形態と同様に、ブランキング制御部２０が、データ信号のブランキング期間の終了時刻に同期して、ＣＬ−ＨＳ回路１１からクロック信号線３０に、差動ブランキング信号に代えて、差動ブランキング信号とは異なる所定の差動信号が出力されるよう、ＣＬ−ＨＳ回路１１を制御する。上記第１の実施の形態では、所定の差動信号として、所定の第２の信号値（例えばＨＳ−１）が所定の期間以上に亘って連続する差動の信号が出力されるよう、ＣＬ−ＨＳ回路１１を制御する。これに対して、本実施の形態では、所定の差動信号として、所定の期間以上に亘ってクロック信号が出力されるよう、ＣＬ−ＨＳ回路１１を制御する。所定の差動信号を、所定の期間以上に亘るクロック信号とすることで、受信部２Ａのクロック状態判別回路５９において、信号の変化を検出することができ、ブランキング期間が終了し、データ信号の転送が開始されることを検出することが可能となる。
本実施の形態では、図７に示したように、クロックレーンＣＬにおいて、ブランキング期間には、送信部１からクロック信号線３０に、所定の第１の信号値（例えばＨＳ−０またはＨＳ−１）の差動ブランキング信号と、クロック信号とが出力される。
図６の回路構成と比較して、図９の回路では、受信部２ＡのＣＬ−ＨＳ回路２１におけるクロック状態判別回路５９に入力される信号が異なっている。すなわち、図６の回路構成の受信部２では、クロック状態判別回路５９には、ＨＳレシーバ５７からの信号が直接入力される。これに対して、図９の回路構成の受信部２Ａでは、クロック状態判別回路５９には、ＨＳレシーバ５７からの信号は直接入力されず、クロック分周器５８で分周された信号が入力される。これにより、ブランキング期間の開始時刻および終了時刻を検出する。
その他の構成および動作は、上記第１の実施の形態に係る通信システムと略同様であってもよい。
［２．２ 変形例］
次に、第２の実施の形態の通信システムの第１ないし第５の変形例にっいて説明する。
図１１〜図１５は、第１ないし第５の変形例に係る通信システムにおいてクロックレーンＣＬとデータレーンＤＬ１とに伝送されるそれぞれの信号波形の一例を示している。なお、図１１〜図１５では、図１におけるデータレーンＤＬとして、１つのデータレーンＤＬ１のみを示すが、他のデータレーンＤＬ２，ＤＬ３，ＤＬ４についても略同様であってもよい。また、本実施の形態に係る通信システムの概要を示すブロック構成は、図５と略同様であってもよい。
（第１の変形例）
図１１に示した第１の変形例では、図１０に示した例に対して、ブランキング期間に送信部１からデータレーンＤＬ１に出力される信号が異なっている。データレーンＤＬ１において、ブランキング期間には、送信部１のＤＬ−ＨＳ回路１３から、まず、所定のデータブランキング信号として、ＨＳＴの期間に伝送される実質的なデータ信号の最後の値の反転値の差動信号が出力される。その後、ＤＬ−ＨＳ回路１３から、差動０（ＨＳ−０）の差動信号が出力される。
ブランキング制御部２０は、ブランキング期間の開始時刻に同期して、ＤＬ−ＨＳ回路１３からデータ信号線３１に、データ信号の最後の値の反転値の差動信号が出力されるよう、ＤＬ−ＨＳ回路１３を制御する。また、ブランキング制御部２０は、ブランキング期間の終了時刻に同期して、データ信号の最後の値の反転値の差動信号に代えて、ＤＬ−ＨＳ回路１３からデータ信号線３１に、ＨＳ−０の差動信号が出力されるよう、ＤＬ−ＨＳ回路１３を制御する。なお、クロック信号線３０には、図１０の例と同様に、ブランキング期間の終了時刻に同期して、送信部１のＣＬ−ＨＳ回路１１からクロック信号線３０に所定の期間以上に亘ってクロック信号が出力される。ブランキング期間に出力されるＨＳ−０の差動信号とクロック信号とのそれぞれの出力の開始時刻は、異なっていてもよい。
この第１の変形例によれば、データレーンＤＬ１におけるブランキング期間の最後の期間をＨＳ−０の差動信号にすることで、ブランキング期間の最後の期間の信号値と、次に続くＳＹＮＣ（同期）期間ＴHS-SYNCの開始時の信号値とが同じ値になり、受信側の同期の処理を容易にすることができる。また、一般に、データレーンＤＬ１におけるＴＲＡＩＬ期間ＴHS-TRAILの信号は、データ信号の最後の値の反転値の差動信号となっている。このため、この第１の変形例によれば、ブランキング期間の開始時の信号値をＴＲＡＩＬ期間ＴHS-TRAILの信号に合わせることができる。
その他は、図１０の信号波形と略同様であってもよい。
（第２の変形例）
図１２に示した第２の変形例では、図１１に示した第１の変形例に対して、送信部１のＣＬ−ＨＳ回路１１からクロック信号線３０に出力される信号が一部異なっている。クロックレーンＣＬにおいて、ブランキング期間には、送信部１のＣＬ−ＨＳ回路１１から、まず、図７に示した上記第１の実施の形態と同様に、所定の第１の信号値（例えばＨＳ−０またはＨＳ−１）の差動信号が出力される。その後、上記第１の実施の形態と同様に、ＣＬ−ＨＳ回路１１から、所定の第１の信号値とは異なる所定の第２の信号値（例えばＨＳ−１またはＨＳ−０）の差動信号が出力される。その後、終端抵抗をオンさせる時刻を経過した後、ＣＬ−ＨＳ回路１１からクロック信号が出力される。ＣＬ−ＨＳ回路１１から、所定の第２の信号値の差動信号を出力した後、終端抵抗をオンさせる時刻を挟んで、次に、クロック信号を出力する点が、上記第１の実施の形態とは異なっている。ブランキング制御部２０は、ＣＬ−ＨＳ回路１１から適切なタイミングで差動信号とクロック信号とが出力されるよう、ＣＬ−ＨＳ回路１１を制御する。
この第２の変形例によれば、第１の変形例のようにクロック信号の出力期間中に終端抵抗をオンさせる場合に比べて、クロックレーンＣＬにおける終端抵抗オフ時のクロック信号の反射による波形の乱れの影響を低減することができる。
その他は、図１１の第１の変形例と略同様であってもよい。
（第３の変形例）
図１３に示した第３の変形例では、図１２に示した第２の変形例に対して、ブランキング期間に送信部１からデータレーンＤＬ１に出力される信号が異なっている。この第３の変形例では、ブランキング期間全体に亘って、送信部１のＤＬ−ＨＳ回路１３から、所定のデータブランキング信号として、ＨＳ−０の差動信号が出力される。ブランキング制御部２０は、ＤＬ−ＨＳ回路１３から適切なタイミングでＨＳ−０の差動信号が出力されるよう、ＤＬ−ＨＳ回路１３を制御する。
その他は、図１２の第２の変形例と略同様であってもよい。
（第４の変形例）
図１４に示した第４の変形例では、図１１に示した第１の変形例に対して、ブランキング期間に送信部１からデータレーンＤＬ１に出力される信号が一部異なっている。この第４の変形例では、データレーンＤＬ１において、ブランキング期間には、送信部１のＤＬ−ＨＳ回路１３から、まず、所定のデータブランキング信号として、ＨＳ−１の差動信号が出力される。その後、ＤＬ−ＨＳ回路１３から、ＨＳ−０の差動信号が出力される。ブランキング制御部２０は、ＤＬ−ＨＳ回路１３から適切なタイミングでＨＳ−１の差動信号とＨＳ−０の差動信号とが出力されるよう、ＤＬ−ＨＳ回路１３を制御する。
その他は、図１１の第１の変形例と略同様であってもよい。
（第５の変形例）
図１５に示した第５の変形例では、図１２に示した第２の変形例に対して、ブランキング期間に送信部１からデータレーンＤＬ１に出力される信号が一部異なっている。この第５の変形例では、データレーンＤＬ１において、ブランキング期間には、送信部１のＤＬ−ＨＳ回路１３から、まず、所定のデータブランキング信号として、ＨＳ−１の差動信号が出力される。その後、ＤＬ−ＨＳ回路１３から、ＨＳ−０の差動信号が出力される。ブランキング制御部２０は、ＤＬ−ＨＳ回路１３から適切なタイミングでＨＳ−１の差動信号とＨＳ−０の差動信号とが出力されるよう、ＤＬ−ＨＳ回路１３を制御する。
その他は、図１２の第２の変形例と略同様であってもよい。
＜３．第３の実施の形態＞
次に、本開示の第３の実施の形態について説明する。以下では、上記比較例、上記第１の実施の形態または上記第２の実施の形態と略同様の構成および作用を有する部分については、適宜説明を省略する。
図１６は、本開示の第３の実施の形態に係る通信システムの概要を示している。本実施の形態に係る通信システムは、図１の送信部ＴＸに相当する送信部１Ｂ（送信装置）と、図１の受信部ＲＸに相当する受信部２Ｂ（受信装置）とを備えている。
上記第１および第２の実施の形態に係る通信システムでは、クロックレーンＣＬとデータレーンＤＬ１とのそれぞれにおいて伝送される信号を、ブランキング期間も含めてすべてＨＳ差動信号のみにしている。これに対して、本実施の形態に係る通信システムは、ＬＰ信号での通信も可能にする切り替え回路を備え、ＬＰ信号を用いずにＨＳ差動信号のみで通信を行うモードと、ＬＰ信号とＨＳ差動信号との双方を用いて通信を行うモードとを切り替え可能にしたものである。
本実施の形態に係る通信システムにおいて、送信部１Ｂは、上記第１および第２の実施の形態に係る通信システムと略同様の機能を実現するブランキング制御部２０を有している。
また、送信部１Ｂは、クロックレーンＣＬにおいて、ＨＳ差動信号の処理を行うＣＬ−ＨＳ回路１１と、ＬＰ信号の処理を行うＣＬ−ＬＰ回路１２と、切り替えスイッチ１５と、セレクタ１７とを有している。
ＣＬ−ＬＰ回路１２は、ＬＰ信号として第１のシングルエンド信号を出力する第１のシングルエンド信号送信回路であってもよい。ＣＬ−ＬＰ回路１２は、図２におけるＣＬ−ＬＰ回路１１２と略同様の機能を有するものであってもよい。切り替えスイッチ１５は、クロック信号線３０に、ＣＬ−ＨＳ回路１１とＣＬ−ＬＰ回路１２とのいずれか一方から信号出力がなされるよう、信号出力の経路を切り替える第１の送信切り替え回路であってもよい。セレクタ１７は、ＬＰ信号を用いずにＨＳ差動信号のみで通信を行うモードではブランキング制御部２０からの制御信号がＣＬ−ＨＳ回路１１に入力されるようにし、ＬＰ信号とＨＳ差動信号との双方を用いて通信を行うモードでは、ブランキング制御部２０からの制御信号がＣＬ−ＨＳ回路１１に入力されないようにする回路である。
また、送信部１Ｂは、データレーンＤＬ１において、ＨＳ差動信号の処理を行うＤＬ−ＨＳ回路１３と、ＬＰ信号の処理を行うＤＬ−ＬＰ回路１４と、切り替えスイッチ１６と、セレクタ１８とを有している。
ＤＬ−ＬＰ回路１４は、ＬＰ信号として第２のシングルエンド信号を出力する第２のシングルエンド信号送信回路であってもよい。ＤＬ−ＬＰ回路１４は、図２におけるＤＬ−ＬＰ回路１１４と略同様の機能を有するものであってもよい。切り替えスイッチ１６は、データ信号線３１にＤＬ−ＨＳ回路１３とＤＬ−ＬＰ回路１４とのいずれか一方から信号出力がなされるよう、信号出力の経路を切り替える第２の送信切り替え回路であってもよい。セレクタ１８は、ＬＰ信号を用いずにＨＳ差動信号のみで通信を行うモードではブランキング制御部２０からの制御信号がＤＬ−ＨＳ回路１３に入力されるようにし、ＬＰ信号とＨＳ差動信号との双方を用いて通信を行うモードでは、ブランキング制御部２０からの制御信号がＤＬ−ＨＳ回路１３に入力されないようにする回路である。
受信部２Ｂは、クロックレーンＣＬにおいて、ＨＳ差動信号の処理を行うＣＬ−ＨＳ回路２１と、ＬＰ信号の処理を行うＣＬ−ＬＰ回路２２と、セレクタ２５と、セレクタ２７と、セレクタ２８とを有している。ＣＬ−ＬＰ回路２２は、ＬＰ信号として第１のシングルエンド信号をクロック信号線３０を介して受信する第１のシングルエンド信号受信回路であってもよい。ＣＬ−ＬＰ回路２２は、図２におけるＣＬ−ＬＰ回路１２２と略同様の機能を有するものであってもよい。
セレクタ２５は、ＬＰ信号として第１のシングルエンド信号を受信するか否かを切り替える第１の受信切り替え回路であってもよい。セレクタ２５は、ＬＰ信号を用いずにＨＳ差動信号のみで通信を行うモードではクロック信号線３０を介して受信した信号がＣＬ−ＬＰ回路２２に入力されないようにし、ＬＰ信号とＨＳ差動信号との双方を用いて通信を行うモードでは、クロック信号線３０を介して受信した信号がＣＬ−ＬＰ回路２２に入力されるようにする回路である。セレクタ２７は、ＬＰ信号を用いずにＨＳ差動信号のみで通信を行うモードではＣＬ−ＨＳ回路２１からの終端制御の信号がＤＬ−ＨＳ回路２３に入力されるようにし、ＬＰ信号とＨＳ差動信号との双方を用いて通信を行うモードでは、ＨＳ回路２１からの終端制御の信号が入力されないようにする回路である。セレクタ２８は、ＬＰ信号を用いずにＨＳ差動信号のみで通信を行うモードではＣＬ−ＨＳ回路２１からのワードアライン制御の信号がＤＬ−ＨＳ回路２３に入力されるようにし、ＬＰ信号とＨＳ差動信号との双方を用いて通信を行うモードでは、ＨＳ回路２１からのワードアライン制御の信号が入力されないようにする回路である。
また、受信部２Ｂは、データレーンＤＬ１において、ＨＳ差動信号の処理を行うＤＬ−ＨＳ回路２３と、ＬＰ信号の処理を行うＤＬ−ＬＰ回路２４と、セレクタ２６とを有している。ＤＬ−ＬＰ回路２４は、ＬＰ信号として第２のシングルエンド信号をデータ信号線３１を介して受信する第２のシングルエンド信号受信回路であってもよい。
セレクタ２６は、ＬＰ信号として第２のシングルエンド信号を受信するか否かを切り替える第２の受信切り替え回路であってもよい。セレクタ２６は、ＬＰ信号を用いずにＨＳ差動信号のみで通信を行うモードではデータ信号線３１を介して受信した信号がＤＬ−ＬＰ回路２４に入力されないようにし、ＬＰ信号とＨＳ差動信号との双方を用いて通信を行うモードでは、データ信号線３１を介して受信した信号がＤＬ−ＬＰ回路２４に入力されるようにする回路である。
図１７は、本実施の形態に係る通信システムの具体的な適用例を示している。
例えば、本実施の形態に係る通信システムは、図１７に示したように、イメージセンサＩＳからアプリケーションプロセッサＡＰへのデータ伝送に適用可能である。送信部１Ｂは、イメージセンサＩＳ内に設けられる。受信部２Ｂは、アプリケーションプロセッサＡＰ内に設けられる。イメージセンサＩＳとアプリケーションプロセッサＡＰとの間は、クロック信号線３０とデータ信号線３１とによって接続される。クロック信号線３０とデータ信号線３１とによる信号の伝送は一方向となっている。
また、イメージセンサＩＳとアプリケーションプロセッサＡＰとの間は、双方向の制御バス３５によって接続される。制御バス３５は、Ｉ2Ｃ（Inter-Integrated Circuit）インタフェースやその拡張版であるＩ3Ｃインタフェースを用いることができる。
図１８は、図１７に示したイメージセンサＩＳおよびアプリケーションプロセッサＡＰを含む機器におけるデータ送信処理の一例を示している。
イメージセンサＩＳおよびアプリケーションプロセッサＡＰを含む機器の電源投入がなされる（ステップＳ１０１）と、アプリケーションプロセッサＡＰが、制御バス３５を使用して、イメージセンサＩＳのレジスタ設定を読み込む（ステップＳ１０２）。これにより、アプリケーションプロセッサＡＰは、イメージセンサＩＳがＬＰ信号無しでの通信に対応しているか否かを判断する（ステップＳ１０３）。すなわち、ＬＰ信号を用いずにＨＳ差動信号のみで通信を行うモードと、ＬＰ信号とＨＳ差動信号との双方を用いて通信を行うモードとのいずれのモードに対応しているかを判断する。
ＬＰ信号無しでの通信に対応していると判断した場合（ステップＳ１０３；Ｙ）には、アプリケーションプロセッサＡＰは、制御バス３５を使用して、ＬＰ信号無しでの通信を有効化する設定をイメージセンサＩＳに送信する（ステップＳ１０４）。次に、アプリケーションプロセッサＡＰは、制御バス３５を使用して、イメージセンサＩＳに送信開始指示の信号を出力する（ステップＳ１０５）。ＬＰ信号無しでの通信に対応していないと判断した場合（ステップＳ１０３；Ｎ）には、アプリケーションプロセッサＡＰは、ＬＰ信号とＨＳ差動信号との双方を用いて通信を行うモードとみなして、制御バス３５を使用して、イメージセンサＩＳに送信開始指示の信号を出力する（ステップＳ１０５）。次に、イメージセンサＩＳは、送信開始指示の信号を受けて、データ信号の送信を開始する（ステップＳ１０６）。
＜４．第４の実施の形態＞
次に、本開示の第４の実施の形態について説明する。以下では、上記比較例、または、上記第１ないし第３の実施の形態と略同様の構成および作用を有する部分については、適宜説明を省略する。
図１９は、本開示の第４の実施の形態に係る通信システムの概要を示している。図２０は、本実施の形態に係る通信システムにおいてクロックレーンＣＬとデータレーンＤＬ１とに伝送されるそれぞれの信号波形の第１の例を示している。図２１は、本実施の形態に係る通信システムにおいてクロックレーンＣＬとデータレーンＤＬ１とに伝送されるそれぞれの信号波形の第２の例を示している。なお、図１９ないし図２１では、図１におけるデータレーンＤＬとして、１つのデータレーンＤＬ１のみを示すが、他のデータレーンＤＬ２，ＤＬ３，ＤＬ４についても略同様の構成であってもよい。
本実施の形態に係る通信システムは、図５に示した通信システムの構成に対して、終端制御の部分が異なっている。上記第１ないし第３の実施の形態では、ブランキング期間において、終端抵抗のオン／オフの制御を行うようにしたが、本実施の形態では、この終端抵抗のオン／オフの制御を省略している。
図２０の第１の例では、クロックレーンＣＬとデータレーンＤＬ１とにおける終端抵抗を常時、オンの状態にした場合の例を示している。図２０の第１の例の場合、オン／オフの切り替え可能な終端抵抗を設け、終端抵抗を常時、オンの状態にしてもよいし、常時、オンとなる固定の終端抵抗を設けてもよい。
また、図２１の第２の例では、クロックレーンＣＬとデータレーンＤＬ１とにおける終端抵抗を常時、オフの状態にした場合の例を示している。図２１の第２の例の場合、終端抵抗自体を省略してもよいし、オン／オフの切り替え可能な終端抵抗を設け、終端抵抗を常時、オフの状態にしてもよい。
図２０の第１の例と図２１の第２の例とでは、信号の電圧振幅が異なっている。終端抵抗をオンにした場合、終端抵抗をオフにした場合よりも、電圧振幅は小さくなる。このため、図２０の第１の例における電圧振幅の方が、図２１の第２の例における電圧振幅よりも小さくなっている。
その他は、図１１の信号波形と略同様であってもよい。
＜５．適用例＞
次に、上記各実施の形態で説明した通信システムの適用例について説明する。
［５．１ 第１の適用例］
図２２は、上記各実施の形態の通信システムが適用されるスマートフォン３００（多機能携帯電話）の外観を表すものである。このスマートフォン３００には、様々なデバイスが搭載されており、それらのデバイス間でデータのやり取りを行う通信システムにおいて、上記各実施の形態の通信システムが適用されている。
図２３は、スマートフォン３００に用いられるアプリケーションプロセッサ３１０の一構成例を表すものである。アプリケーションプロセッサ３１０は、ＣＰＵ（Central Processing Unit）３１１と、メモリ制御部３１２と、電源制御部３１３と、外部インタフェース３１４と、ＧＰＵ（Graphics Processing Unit）３１５と、メディア処理部３１６と、ディスプレイ制御部３１７と、ＭＩＰＩインタフェース３１８とを有している。ＣＰＵ３１１、メモリ制御部３１２、電源制御部３１３、外部インタフェース３１４、ＧＰＵ３１５、メディア処理部３１６、ディスプレイ制御部３１７は、この例では、システムバス３１９に接続され、このシステムバス３１９を介して、互いにデータのやり取りをすることができるようになっている。
ＣＰＵ３１１は、プログラムに従って、スマートフォン３００で扱われる様々な情報を処理するものである。メモリ制御部３１２は、ＣＰＵ３１１が情報処理を行う際に使用するメモリ５０１を制御するものである。電源制御部３１３は、スマートフォン３００の電源を制御するものである。
外部インタフェース３１４は、外部デバイスと通信するためのインタフェースであり、この例では、無線通信部５０２およびイメージセンサ４１０と接続されている。無線通信部５０２は、携帯電話の基地局と無線通信をするものであり、例えば、ベースバンド部や、ＲＦ（Radio Frequency）フロントエンド部などを含んで構成される。イメージセンサ４１０は、画像を取得するものであり、例えばＣＭＯＳセンサを含んで構成される。
ＧＰＵ３１５は、画像処理を行うものである。メディア処理部３１６は、音声や、文字や、図形などの情報を処理するものである。ディスプレイ制御部３１７は、ＭＩＰＩインタフェース３１８を介して、ディスプレイ５０４を制御するものである。
ＭＩＰＩインタフェース３１８は画像信号をディスプレイ５０４に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。このＭＩＰＩインタフェース３１８とディスプレイ５０４との間の通信システムには、例えば、上記各実施の形態の通信システムが適用される。
図２４は、イメージセンサ４１０の一構成例を表すものである。イメージセンサ４１０は、センサ部４１１と、ＩＳＰ（Image Signal Processor）４１２と、ＪＰＥＧ（Joint Photographic Experts Group）エンコーダ４１３と、ＣＰＵ４１４と、ＲＡＭ（Random Access Memory）４１５と、ＲＯＭ（Read Only Memory）４１６と、電源制御部４１７と、Ｉ2Ｃ（Inter-Integrated Circuit）インタフェース４１８と、ＭＩＰＩインタフェース４１９とを有している。これらの各ブロックは、この例では、システムバス４２０に接続され、このシステムバス４２０を介して、互いにデータのやり取りをすることができるようになっている。
センサ部４１１は、画像を取得するものであり、例えばＣＭＯＳセンサにより構成されるものである。ＩＳＰ４１２は、センサ部４１１が取得した画像に対して所定の処理を行うものである。ＪＰＥＧエンコーダ４１３は、ＩＳＰ４１２が処理した画像をエンコードしてＪＰＥＧ形式の画像を生成するものである。ＣＰＵ４１４は、プログラムに従ってイメージセンサ４１０の各ブロックを制御するものである。ＲＡＭ４１５は、ＣＰＵ４１４が情報処理を行う際に使用するメモリである。ＲＯＭ４１６は、ＣＰＵ４１４において実行されるプログラムを記憶するものである。電源制御部４１７は、イメージセンサ４１０の電源を制御するものである。Ｉ2Ｃインタフェース４１８は、アプリケーションプロセッサ３１０から制御信号を受け取るものである。また、図示していないが、イメージセンサ４１０は、アプリケーションプロセッサ３１０から、制御信号に加えてクロック信号をも受け取るようになっている。具体的には、イメージセンサ４１０は、様々な周波数のクロック信号に基づいて動作できるよう構成されている。
ＭＩＰＩインタフェース４１９は、画像信号をアプリケーションプロセッサ３１０に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。このＭＩＰＩインタフェース４１９とアプリケーションプロセッサ３１０との間の通信システムには、例えば、上記各実施の形態の通信システムが適用される。
［５．２ 第２の適用例］
図２５および図２６に、撮像装置への適用例として、車載用カメラの構成例を示す。図２５は車載用カメラの設置例の一例を示し、図２６は車載用カメラの内部構成例を示している。
例えば、図２５に示したように、車両３０１のフロント（前方）に車載用カメラ４０１、左右に車載用カメラ４０２，４０３、さらにリア（後方）に車載用カメラ４０４が設置される。車載用カメラ４０１〜４０４はそれぞれ、車内ネットワークを介してＥＣＵ３０２（Electrical Control Unit；電子制御ユニット）に接続されている。
車両３０１のフロントに備え付けられた車載用カメラ４０１の画像取り込み角度は、例えば図２５にａで示す範囲である。車載用カメラ４０２の画像取り込み角度は、例えば図２５にｂで示す範囲である。車載用カメラ４０３の画像取り込み角度は、例えば図２５にｃで示す範囲である。車載用カメラ４０４の画像取り込み角度は、例えば図２５にｄで示す範囲である。車載用カメラ４０１〜４０４はそれぞれ、取り込んだ画像をＥＣＵ３０２に出力する。この結果、車両３０１の前方、左右、後方の３６０度（全方位）の画像をＥＣＵ３０２において取り込むことができる。
例えば、図２６に示したように、車載用カメラ４０１〜４０４はそれぞれ、イメージセンサ４３１と、ＤＳＰ（Digital Signal Processing）回路４３２と、セレクタ４３３と、ＳｅｒＤｅｓ（SERializer/DESerializer）回路４３４とを有している。
ＤＳＰ回路４３２は、イメージセンサ４３１から出力された撮像信号に対して各種の画像信号処理を行うものである。ＳｅｒＤｅｓ回路４３４は、信号のシリアル／パラレル変換を行うものであり、例えばＦＰＤ−Ｌｉｎｋ ＩＩＩ等の車載インタフェースチップで構成されている。
セレクタ４３３は、イメージセンサ４３１から出力された撮像信号を、ＤＳＰ回路４３２を介して出力するか、ＤＳＰ回路４３２を介さずに出力するかを選択するものである。
イメージセンサ４３１とＤＳＰ回路４３２との間の接続インタフェース４４１に、例えば、上記各実施の形態の通信システムが適用可能である。また、イメージセンサ４３１とセレクタ４３３との間の接続インタフェース４４２に、例えば、上記各実施の形態の通信システムが適用可能である。
＜６．その他の実施の形態＞
本開示による技術は、上記各実施の形態の説明に限定されず種々の変形実施が可能である。
例えば、本技術は以下のような構成を取ることができる。
（１）
クロック信号をクロック信号線に出力するクロック信号送信回路と、
データ信号をデータ信号線に出力するデータ信号送信回路と、
前記データ信号のブランキング期間に同期して、前記クロック信号送信回路から前記クロック信号線に、前記クロック信号に代えて所定のブランキング信号が出力されるよう、前記クロック信号送信回路を制御するブランキング制御部と
を備える送信装置。
（２）
前記クロック信号送信回路は、前記クロック信号として差動のクロック信号を前記クロック信号線に出力する差動クロック信号送信回路であり、
前記データ信号送信回路は、前記データ信号として差動のデータ信号を前記データ信号線に出力する差動データ信号送信回路であり、
前記ブランキング制御部は、前記データ信号のブランキング期間の開始時刻に同期して、前記差動クロック信号送信回路から前記クロック信号線に、前記所定のブランキング信号として、所定の期間以上に亘って所定の第１の信号値が連続する差動ブランキング信号が出力されるよう、前記差動クロック信号送信回路を制御する
上記（１）に記載の送信装置。
（３）
前記所定の期間は、前記クロック信号のクロック周期よりも長い期間である
上記（２）に記載の送信装置。
（４）
前記ブランキング制御部は、前記データ信号のブランキング期間の終了時刻に同期して、前記差動クロック信号送信回路から前記クロック信号線に、前記差動ブランキング信号に代えて、前記差動ブランキング信号とは異なる所定の差動信号が出力されるよう、前記差動クロック信号送信回路を制御する
上記（２）または（３）に記載の送信装置。
（５）
前記ブランキング制御部は、前記差動クロック信号送信回路から前記クロック信号線に、前記所定の差動信号として、前記所定の第１の信号値とは異なる所定の第２の信号値が前記所定の期間以上に亘って連続する差動の信号が出力されるよう、前記差動クロック信号送信回路を制御する
上記（４）に記載の送信装置。
（６）
前記ブランキング制御部は、前記差動クロック信号送信回路から前記クロック信号線に、前記所定の差動信号として、前記所定の期間以上に亘って前記クロック信号が出力されるよう、前記差動クロック信号送信回路を制御する
上記（４）に記載の送信装置。
（７）
前記ブランキング制御部は、前記所定の第２の信号値の信号が出力された後、前記差動クロック信号送信回路から前記クロック信号線に、前記ブランキング期間内において前記クロック信号が出力されるよう、前記差動クロック信号送信回路を制御する
上記（５）に記載の送信装置。
（８）
前記ブランキング制御部は、さらに、前記データ信号のブランキング期間の開始時刻に同期して、前記データ信号送信回路から前記データ信号線に、前記データ信号に代えて、少なくとも所定のデータブランキング信号が出力されるよう、前記データ信号送信回路を制御する
上記（２）ないし（７）のいずれか１つに記載の送信装置。
（９）
前記ブランキング制御部は、前記所定のデータブランキング信号として、前記データ信号の最後の信号値を反転した信号が出力されるよう、前記データ信号送信回路を制御する
上記（８）に記載の送信装置。
（１０）
前記ブランキング制御部は、前記所定のデータブランキング信号として、値が１となる差動信号が出力されるよう、前記差動データ信号送信回路を制御する
上記（８）に記載の送信装置。
（１１）
前記ブランキング制御部は、前記所定のデータブランキング信号が出力された後、前記データ信号のブランキング期間の終了時刻に同期して、値が０となる差動信号が出力されるよう、前記差動データ信号送信回路を制御する
上記（８）に記載の送信装置。
（１２）
前記ブランキング制御部は、前記所定のデータブランキング信号として、前記ブランキング期間の全体に亘って値が０となる差動信号が出力されるよう、前記差動データ信号送信回路を制御する
上記（８）に記載の送信装置。
（１３）
第１のシングルエンド信号を出力する第１のシングルエンド信号送信回路と、
前記クロック信号線に前記差動クロック信号送信回路と前記第１のシングルエンド信号送信回路とのいずれか一方から信号出力がなされるよう、信号出力の経路を切り替える第１の送信切り替え回路と、
第２のシングルエンド信号を出力する第２のシングルエンド信号送信回路と、
前記データ信号線に前記差動データ信号送信回路と前記第２のシングルエンド信号送信回路とのいずれか一方から信号出力がなされるよう、信号出力の経路を切り替える第２の送信切り替え回路と
をさらに備える
上記（２）ないし（１２）のいずれか１つに記載の送信装置。
（１４）
データ信号をデータ信号線を介して受信するデータ信号受信回路と、
クロック信号と、前記データ信号のブランキング期間に同期して出力された所定のブランキング信号とを、クロック信号線を介して受信するクロック信号受信回路と
を備える受信装置。
（１５）
前記データ信号受信回路は、前記データ信号として差動のデータ信号を前記データ信号線を介して受信する差動データ信号受信回路であり、
前記クロック信号受信回路は、前記クロック信号として差動のクロック信号を受信すると共に、前記所定のブランキング信号として前記データ信号のブランキング期間の開始時刻に同期して所定の期間以上に亘って所定の第１の信号値が連続するように出力された差動ブランキング信号を受信する差動クロック信号受信回路である
上記（１４）に記載の受信装置。
（１６）
前記差動データ信号受信回路は、
前記データ信号線に接続された終端抵抗を含むデータ信号終端回路を有し、
前記差動クロック信号受信回路は、
前記クロック信号線に接続された終端抵抗を含むクロック信号終端回路と、
前記差動ブランキング信号に基づいて、前記データ信号終端回路および前記クロック信号終端回路に対してそれぞれの前記終端抵抗をオフさせる終端制御回路と
を有する
上記（１５）に記載の受信装置。
（１７）
前記差動クロック信号受信回路は、さらに、
前記データ信号のブランキング期間の終了時刻に同期して出力された、前記差動ブランキング信号とは異なる所定の差動信号を前記クロック信号線を介して受信し、
前記終端制御回路は、
前記所定の差動信号に基づいて、前記データ信号終端回路および前記クロック信号終端回路に対してそれぞれの前記終端抵抗をオンさせる
上記（１６）に記載の受信装置。
（１８）
第１のシングルエンド信号を前記クロック信号線を介して受信する第１のシングルエンド信号受信回路と、
前記第１のシングルエンド信号を受信するか否かを切り替える第１の受信切り替え回路と、
第２のシングルエンド信号を前記データ信号線を介して受信する第２のシングルエンド信号受信回路と、
前記第２のシングルエンド信号を受信するか否かを切り替える第２の受信切り替え回路と
をさらに備える
上記（１５）ないし（１７）のいずれか１つに記載の受信装置。
（１９）
クロック信号をクロック信号線に出力し、データ信号をデータ信号線に出力し、データ信号のブランキング期間に同期して、前記クロック信号に代えて所定のブランキング信号を出力する送信装置と、
前記データ信号を前記データ信号線を介して受信し、前記クロック信号と前記所定のブランキング信号とを前記クロック信号線を介して受信する受信装置と
を備える通信システム。
（２０）
前記送信装置に前記クロック信号を供給する発振器
上記（１９）に記載の通信システム。
（２１）
前記送信装置は、
第１のシングルエンド信号を出力する第１のシングルエンド信号送信回路と、
前記クロック信号線に前記クロック信号と前記第１のシングルエンド信号とのいずれか一方の信号出力がなされるよう、信号を切り替える第１の送信切り替え回路と、
第２のシングルエンド信号を出力する第２のシングルエンド送信回路と、
前記データ信号線に前記データ信号と前記第２のシングルエンド信号とのいずれか一方の信号出力がなされるよう、信号を切り替える第２の送信切り替え回路と
を備え、
前記受信装置は、
前記第１のシングルエンド信号を前記クロック信号線を介して受信する第１のシングルエンド信号受信回路と、
前記第１のシングルエンド信号を受信するか否かを切り替える第１の受信切り替え回路と、
前記第２のシングルエンド信号を前記データ信号線を介して受信する第２のシングルエンド信号受信回路と、
前記第２のシングルエンド信号を受信するか否かを切り替える第２の受信切り替え回路と
を備える
上記（１９）または（２０）に記載の通信システム。
（２２）
クロック信号をクロック信号線に出力することと、
データ信号をデータ信号線に出力することと、
前記データ信号のブランキング期間に同期して、前記クロック信号線に、前記クロック信号に代えて所定のブランキング信号を出力することと
を含む信号送信方法。
（２３）
データ信号をデータ信号線を介して受信することと、
クロック信号と、前記データ信号のブランキング期間に同期して出力された所定のブランキング信号とを、クロック信号線を介して受信することと
を含む信号受信方法。
（２４）
クロック信号をクロック信号線に出力することと、
データ信号をデータ信号線に出力することと、
前記データ信号のブランキング期間に同期して、前記クロック信号線に、前記クロック信号に代えて所定のブランキング信号を出力することと、
前記データ信号を前記データ信号線を介して受信することと、
前記クロック信号と前記所定のブランキング信号とを前記クロック信号線を介して受信することと
を含む通信方法。
本出願は、日本国特許庁において２０１５年６月１５日に出願された日本特許出願番号第２０１５−１２０４６５号、および２０１５年１０月１９日に出願された日本特許出願番号第２０１５−２０５５９９号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (21)

  1. クロック信号をクロック信号線に出力するクロック信号送信回路と、
    データ信号をデータ信号線に出力するデータ信号送信回路と、
    前記データ信号のブランキング期間に同期して、前記ブランキング期間内において、前記クロック信号送信回路から前記クロック信号線に、前記クロック信号に代えて第１の所定のブランキング信号と前記第１の所定のブランキング信号とは異なる第２の所定のブランキング信号とが出力されるよう、前記クロック信号送信回路を制御するブランキング制御部と
    を備え、
    前記クロック信号送信回路は、前記クロック信号として差動のクロック信号を前記クロック信号線に出力する差動クロック信号送信回路であり、
    前記データ信号送信回路は、前記データ信号として差動のデータ信号を前記データ信号線に出力する差動データ信号送信回路であり、
    前記ブランキング制御部は、前記データ信号のブランキング期間の開始時刻に同期して、前記差動クロック信号送信回路から前記クロック信号線に、前記第１の所定のブランキング信号として、所定の期間以上に亘って所定の第１の信号値が連続する差動ブランキング信号が出力されるよう、前記差動クロック信号送信回路を制御する
    送信装置。
  2. 前記所定の期間は、前記クロック信号のクロック周期よりも長い期間である
    請求項１に記載の送信装置。
  3. 前記ブランキング制御部は、前記データ信号のブランキング期間の終了時刻に同期して、前記ブランキング期間内において、前記差動クロック信号送信回路から前記クロック信号線に、前記差動ブランキング信号に代えて、前記第２の所定のブランキング信号として、前記差動ブランキング信号とは異なる所定の差動信号が出力されるよう、前記差動クロック信号送信回路を制御する
    請求項１に記載の送信装置。
  4. 前記ブランキング制御部は、前記ブランキング期間内において、前記差動クロック信号送信回路から前記クロック信号線に、前記所定の差動信号として、前記所定の第１の信号値とは異なる所定の第２の信号値が前記所定の期間以上に亘って連続する差動の信号が出力されるよう、前記差動クロック信号送信回路を制御する
    請求項３に記載の送信装置。
  5. 前記ブランキング制御部は、前記ブランキング期間内において、前記差動クロック信号送信回路から前記クロック信号線に、前記所定の差動信号として、前記所定の期間以上に亘って前記クロック信号が出力されるよう、前記差動クロック信号送信回路を制御する
    請求項３に記載の送信装置。
  6. 前記ブランキング制御部は、前記ブランキング期間内において、前記所定の第２の信号値の信号が出力された後、前記差動クロック信号送信回路から前記クロック信号線に、前記クロック信号が出力されるよう、前記差動クロック信号送信回路を制御する
    請求項４に記載の送信装置。
  7. 前記ブランキング制御部は、さらに、前記データ信号のブランキング期間の開始時刻に同期して、前記データ信号送信回路から前記データ信号線に、前記データ信号に代えて、少なくとも所定のデータブランキング信号が出力されるよう、前記データ信号送信回路を制御する
    請求項１に記載の送信装置。
  8. 前記ブランキング制御部は、前記所定のデータブランキング信号として、前記データ信号の最後の信号値を反転した信号が出力されるよう、前記データ信号送信回路を制御する
    請求項７に記載の送信装置。
  9. 前記ブランキング制御部は、前記所定のデータブランキング信号として、値が１となる差動信号が出力されるよう、前記差動データ信号送信回路を制御する
    請求項７に記載の送信装置。
  10. 前記ブランキング制御部は、前記所定のデータブランキング信号が出力された後、前記データ信号のブランキング期間の終了時刻に同期して、値が０となる差動信号が出力されるよう、前記差動データ信号送信回路を制御する
    請求項７に記載の送信装置。
  11. 前記ブランキング制御部は、前記所定のデータブランキング信号として、前記ブランキング期間の全体に亘って値が０となる差動信号が出力されるよう、前記差動データ信号送信回路を制御する
    請求項７に記載の送信装置。
  12. 第１のシングルエンド信号を出力する第１のシングルエンド信号送信回路と、
    前記クロック信号線に前記差動クロック信号送信回路と前記第１のシングルエンド信号送信回路とのいずれか一方から信号出力がなされるよう、信号出力の経路を切り替える第１の送信切り替え回路と、
    第２のシングルエンド信号を出力する第２のシングルエンド信号送信回路と、
    前記データ信号線に前記差動データ信号送信回路と前記第２のシングルエンド信号送信回路とのいずれか一方から信号出力がなされるよう、信号出力の経路を切り替える第２の送信切り替え回路と
    をさらに備える
    請求項１に記載の送信装置。
  13. データ信号をデータ信号線を介して受信するデータ信号受信回路と、
    クロック信号をクロック信号線を介して受信すると共に、前記データ信号のブランキング期間に同期して前記ブランキング期間内に出力された、第１の所定のブランキング信号と前記第１の所定のブランキング信号とは異なる第２の所定のブランキング信号とを、クロック信号線を介して受信するクロック信号受信回路と
    を備え、
    前記データ信号受信回路は、前記データ信号として差動のデータ信号を前記データ信号線を介して受信する差動データ信号受信回路であり、
    前記クロック信号受信回路は、前記クロック信号として差動のクロック信号を受信すると共に、前記第１の所定のブランキング信号として前記データ信号のブランキング期間の開始時刻に同期して所定の期間以上に亘って所定の第１の信号値が連続するように出力された差動ブランキング信号を受信する差動クロック信号受信回路である
    受信装置。
  14. 前記差動データ信号受信回路は、
    前記データ信号線に接続された終端抵抗を含むデータ信号終端回路を有し、
    前記差動クロック信号受信回路は、
    前記クロック信号線に接続された終端抵抗を含むクロック信号終端回路と、
    前記差動ブランキング信号に基づいて、前記データ信号終端回路および前記クロック信号終端回路に対してそれぞれの前記終端抵抗をオフさせる終端制御回路と
    を有する
    請求項１３に記載の受信装置。
  15. 前記差動クロック信号受信回路は、さらに、
    前記データ信号のブランキング期間の終了時刻に同期して、前記ブランキング期間内に前記第２の所定のブランキング信号として出力された、前記差動ブランキング信号とは異なる所定の差動信号を前記クロック信号線を介して受信し、
    前記終端制御回路は、
    前記所定の差動信号に基づいて、前記データ信号終端回路および前記クロック信号終端回路に対してそれぞれの前記終端抵抗をオンさせる
    請求項１４に記載の受信装置。
  16. 第１のシングルエンド信号を前記クロック信号線を介して受信する第１のシングルエンド信号受信回路と、
    前記第１のシングルエンド信号を受信するか否かを切り替える第１の受信切り替え回路と、
    第２のシングルエンド信号を前記データ信号線を介して受信する第２のシングルエンド信号受信回路と、
    前記第２のシングルエンド信号を受信するか否かを切り替える第２の受信切り替え回路と
    をさらに備える
    請求項１３に記載の受信装置。
  17. クロック信号をクロック信号線に出力し、データ信号をデータ信号線に出力し、データ信号のブランキング期間に同期して、前記ブランキング期間内に前記クロック信号に代えて、第１の所定のブランキング信号と前記第１の所定のブランキング信号とは異なる第２の所定のブランキング信号とを前記クロック信号線に出力する送信装置と、
    前記データ信号を前記データ信号線を介して受信し、前記クロック信号と前記第１の所定のブランキング信号と前記第２の所定のブランキング信号とを前記クロック信号線を介して受信する受信装置と
    を備え、
    前記送信装置は、
    第１のシングルエンド信号を出力する第１のシングルエンド信号送信回路と、
    前記クロック信号線に前記クロック信号と前記第１のシングルエンド信号とのいずれか一方の信号出力がなされるよう、信号を切り替える第１の送信切り替え回路と、
    第２のシングルエンド信号を出力する第２のシングルエンド送信回路と、
    前記データ信号線に前記データ信号と前記第２のシングルエンド信号とのいずれか一方の信号出力がなされるよう、信号を切り替える第２の送信切り替え回路と
    を有し、
    前記受信装置は、
    前記第１のシングルエンド信号を前記クロック信号線を介して受信する第１のシングルエンド信号受信回路と、
    前記第１のシングルエンド信号を受信するか否かを切り替える第１の受信切り替え回路と、
    前記第２のシングルエンド信号を前記データ信号線を介して受信する第２のシングルエンド信号受信回路と、
    前記第２のシングルエンド信号を受信するか否かを切り替える第２の受信切り替え回路と
    を有する
    通信システム。
  18. 前記送信装置に前記クロック信号を供給する発振器
    をさらに備える
    請求項１７に記載の通信システム。
  19. 差動のクロック信号をクロック信号線に出力することと、
    差動のデータ信号をデータ信号線に出力することと、
    前記データ信号のブランキング期間の開始時刻に同期して、前記ブランキング期間内において、前記クロック信号線に、前記クロック信号に代えて第１の所定のブランキング信号として、所定の期間以上に亘って所定の第１の信号値が連続する差動ブランキング信号を出力することと、
    前記第１の所定のブランキング信号が出力された後、前記ブランキング期間内において、前記第１の所定のブランキング信号とは異なる第２の所定のブランキング信号を前記クロック信号線に出力することと
    を含む信号送信方法。
  20. 差動のデータ信号をデータ信号線を介して受信することと、
    差動のクロック信号をクロック信号線を介して受信することと、
    前記データ信号のブランキング期間の開始時刻に同期して、前記ブランキング期間内に所定の期間以上に亘って所定の第１の信号値が連続するように出力された、第１の所定のブランキング信号としての差動ブランキング信号を、前記クロック信号線を介して受信することと、
    前記第１の所定のブランキング信号が出力された後、前記ブランキング期間内において出力された、前記第１の所定のブランキング信号とは異なる第２の所定のブランキング信号を前記クロック信号線を介して受信することと
    を含む信号受信方法。
  21. 差動のクロック信号をクロック信号線に出力することと、
    差動のデータ信号をデータ信号線に出力することと、
    前記データ信号のブランキング期間の開始時刻に同期して、前記ブランキング期間内において、前記クロック信号線に、前記クロック信号に代えて第１の所定のブランキング信号として、所定の期間以上に亘って所定の第１の信号値が連続する差動ブランキング信号を出力することと、
    前記第１の所定のブランキング信号が出力された後、前記ブランキング期間内において、前記第１の所定のブランキング信号とは異なる第２の所定のブランキング信号を前記クロック信号線に出力することと、
    前記データ信号を前記データ信号線を介して受信することと、
    前記クロック信号と、前記第１の所定のブランキング信号と、前記第２の所定のブランキング信号とを前記クロック信号線を介して受信することと
    を含む通信方法。
JP2017524818A 2015-06-15 2016-06-03 送信装置、受信装置、および通信システム、ならびに、信号送信方法、信号受信方法、および通信方法 Active JP6822400B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015120465 2015-06-15
JP2015120465 2015-06-15
JP2015205599 2015-10-19
JP2015205599 2015-10-19
PCT/JP2016/066556 WO2016203987A1 (ja) 2015-06-15 2016-06-03 送信装置、受信装置、および通信システム、ならびに、信号送信方法、信号受信方法、および通信方法

Publications (2)

Publication Number Publication Date
JPWO2016203987A1 JPWO2016203987A1 (ja) 2018-04-05
JP6822400B2 true JP6822400B2 (ja) 2021-01-27

Family

ID=57545617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017524818A Active JP6822400B2 (ja) 2015-06-15 2016-06-03 送信装置、受信装置、および通信システム、ならびに、信号送信方法、信号受信方法、および通信方法

Country Status (8)

Country Link
US (2) US10419200B2 (ja)
EP (1) EP3310012B1 (ja)
JP (1) JP6822400B2 (ja)
KR (1) KR102451190B1 (ja)
CN (1) CN107637035B (ja)
SG (1) SG11201708831WA (ja)
TW (1) TWI705666B (ja)
WO (1) WO2016203987A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705666B (zh) * 2015-06-15 2020-09-21 日商新力股份有限公司 傳送裝置、接收裝置、通信系統
CN108476182B (zh) * 2016-01-22 2021-03-05 索尼公司 发送装置、发送方法和通信系统
JP6790435B2 (ja) * 2016-04-20 2020-11-25 ソニー株式会社 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法
US11063652B2 (en) * 2017-03-07 2021-07-13 Apple Inc. Techniques for improved beam management
TWI809024B (zh) * 2018-01-23 2023-07-21 日商索尼半導體解決方案公司 通信系統及通信方法
TWI658700B (zh) * 2018-07-16 2019-05-01 創意電子股份有限公司 積體電路、多通道傳輸裝置及其信號傳輸方法
US10594367B1 (en) * 2018-11-07 2020-03-17 Linear Technology Holding Llc Power over data lines system with accurate and simplified cable resistance sensing
CN109817129A (zh) * 2019-01-28 2019-05-28 武汉精立电子技术有限公司 一种基于Mipi CPHY接口实现的液晶模组检测系统和方法
DE102019208098B3 (de) * 2019-06-04 2020-08-13 Continental Automotive Gmbh Kraftfahrzeug mit Antennennetzwerk
US11031939B1 (en) * 2020-03-19 2021-06-08 Mellanox Technologies, Ltd. Phase detector command propagation between lanes in MCM USR serdes
CN112559421B (zh) * 2020-12-24 2023-05-05 西安翔腾微电子科技有限公司 一种程控1394信号切换电路

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63257395A (ja) * 1987-04-14 1988-10-25 Sony Corp カラ−映像信号及び音声信号の記録装置
JPH0653964A (ja) * 1992-07-31 1994-02-25 Mitsubishi Electric Corp シリアルｉ／ｏの制御方式
US5815212A (en) * 1995-06-21 1998-09-29 Sony Corporation Video overlay circuit for synchronizing and combining analog and digital signals
US5974464A (en) * 1995-10-06 1999-10-26 Silicon Image, Inc. System for high speed serial video signal transmission using DC-balanced coding
US5689309A (en) * 1996-01-11 1997-11-18 Sony Corporation Control circuit for mixing two video signals
WO1999055082A1 (en) * 1998-04-17 1999-10-28 Conexant Systems, Inc. Low cost line-based video compression of digital video stream data
US6564269B1 (en) * 1998-09-10 2003-05-13 Silicon Image, Inc. Bi-directional data transfer using the video blanking period in a digital data stream
US7005938B1 (en) * 1998-11-09 2006-02-28 Alcatel Usa Sourcing, L.P. Software controllable termination network for high speed backplane bus
JP2001186009A (ja) * 1999-12-22 2001-07-06 Sony Corp 論理回路
WO2002051150A2 (en) * 2000-12-18 2002-06-27 Matsushita Electric Industrial Co., Ltd. Encryption transmission system
JP3903721B2 (ja) * 2001-03-12 2007-04-11 ソニー株式会社 情報送信装置および方法、情報受信装置および方法、情報送受信システムおよび方法、記録媒体およびプログラム
TWI282691B (en) * 2001-03-23 2007-06-11 Matsushita Electric Ind Co Ltd Data-transmission method, data-transmission device, data-reception method and data reception device
JP3651409B2 (ja) * 2001-05-14 2005-05-25 セイコーエプソン株式会社 半導体集積装置及び電子機器
US7558326B1 (en) * 2001-09-12 2009-07-07 Silicon Image, Inc. Method and apparatus for sending auxiliary data on a TMDS-like link
DE10146742A1 (de) * 2001-09-22 2003-08-21 Voith Turbo Kg Verfahren zur Steuerung und/oder Regelung des Schleppmomentes in einem Antriebsstrang und Steuer- und Regelsystem
EP1505763A4 (en) * 2002-05-10 2012-11-07 Sony Corp ENCRYPTION DEVICE AND DECRYPTION DEVICE
US7006583B2 (en) * 2002-08-30 2006-02-28 Intel Corporation Method and apparatus for receiving differential ultra wideband signals
EP2363992A1 (en) * 2003-08-13 2011-09-07 Qualcomm Incorporated A signal interface for higher data rates
ATE474308T1 (de) * 2003-10-22 2010-07-15 Nxp Bv Verfahren und einrichtung zum senden von daten über mehrere übertragungsleitungen
KR20060096161A (ko) * 2003-11-25 2006-09-07 콸콤 인코포레이티드 향상된 링크 동기화를 제공하는 고속 데이터 레이트인터페이스
EP2247070B1 (en) * 2003-12-08 2013-09-25 QUALCOMM Incorporated High data rate interface with improved link synchronization
JP3829851B2 (ja) * 2004-03-09 2006-10-04 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP4419067B2 (ja) * 2004-07-26 2010-02-24 株式会社日立製作所 ディジタルインターフェースを有する半導体装置、メモリ素子及びメモリモジュール
US7522670B2 (en) * 2005-02-03 2009-04-21 International Business Machines Corporation Digital transmission circuit and method providing selectable power consumption via single-ended or differential operation
US7787526B2 (en) * 2005-07-12 2010-08-31 Mcgee James Ridenour Circuits and methods for a multi-differential embedded-clock channel
JP2007096266A (ja) * 2005-08-31 2007-04-12 Seiko Epson Corp 集積回路装置及び電子機器
KR100782305B1 (ko) * 2006-01-09 2007-12-06 삼성전자주식회사 3개의 전송선의 차동신호화에 의한 데이터 신호 송수신장치 및 송수신 방법
JP4918866B2 (ja) * 2006-03-13 2012-04-18 ミツミ電機株式会社 通信装置、半導体集積回路装置及び通信システム
US20070252622A1 (en) * 2006-04-13 2007-11-01 Hector Saenz A System for Threshold Reference Voltage Compensation in Pseudo-Differential Signaling
JP4371120B2 (ja) * 2006-05-16 2009-11-25 ソニー株式会社 画像処理装置及び画像処理方法、プログラム及び記録媒体
JP4764354B2 (ja) * 2007-01-10 2011-08-31 株式会社リコー 差動信号受信回路装置
US8064535B2 (en) * 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
US7683673B2 (en) * 2007-04-24 2010-03-23 National Semiconductor Corporation Stacked differential signal transmission circuitry
KR100871711B1 (ko) * 2007-05-03 2008-12-08 삼성전자주식회사 싱글-엔디드 시그널링과 차동 시그널링을 지원하는 다중위상 송/수신 회로 및 차동 시그널링에서 싱글-엔디드시그널링 전환을 위한 클럭킹 방법
US8107575B2 (en) * 2007-05-03 2012-01-31 Fairchild Semiconductor Corporation Method and circuit for changing modes without dedicated control pin
JP4517312B2 (ja) * 2008-07-08 2010-08-04 ソニー株式会社 メモリアクセス制御装置および撮像装置
JP5330772B2 (ja) * 2008-08-29 2013-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
JP5328461B2 (ja) * 2009-04-21 2013-10-30 ルネサスエレクトロニクス株式会社 演算増幅器
JP5434304B2 (ja) * 2009-06-30 2014-03-05 ソニー株式会社 データ処理装置、データ処理方法、及び、プログラム
JP5296620B2 (ja) 2009-07-06 2013-09-25 ルネサスエレクトロニクス株式会社 信号中継回路
EP2501088B1 (en) * 2009-11-13 2019-07-17 Panasonic Intellectual Property Management Co., Ltd. Driver circuit, receiver circuit, and method for controlling communication system including those circuits
CN101847134B (zh) * 2010-01-19 2012-05-23 敦泰科技(深圳)有限公司 基于移动行业处理器接口mipi协议接口装置
US8713338B2 (en) * 2010-05-28 2014-04-29 Lsi Corporation Methods and apparatus for low power out-of-band communications
EP2642480B1 (en) * 2010-11-19 2019-01-02 Sharp Kabushiki Kaisha Data forwarding circuit, data forwarding method, display device, host-side device, and electronic apparatus
JP5859219B2 (ja) * 2011-04-22 2016-02-10 日本オクラロ株式会社 差動伝送線路、及び通信装置
JP6126602B2 (ja) * 2011-08-16 2017-05-10 シリコン・ライン・ゲー・エム・ベー・ハー 回路装置および信号を送信するための方法
JP6126601B2 (ja) * 2011-08-16 2017-05-10 シリコン・ライン・ゲー・エム・ベー・ハー 回路装置および信号を送信するための方法
WO2013023653A2 (de) * 2011-08-16 2013-02-21 Silicon Line Gmbh Schaltungsanordnung und verfahren zum uebertragen von signalen
JP6031745B2 (ja) * 2011-10-17 2016-11-24 ソニー株式会社 送信装置、送信方法および受信装置
US9503250B2 (en) * 2011-10-28 2016-11-22 Koninklijke Philips N.V. Data communication with interventional instruments
KR101978937B1 (ko) * 2012-03-16 2019-05-15 주식회사 실리콘웍스 전원 잡음에 둔감한 표시장치용 소스 드라이버
US20130265117A1 (en) * 2012-04-06 2013-10-10 Stanley Yu Tao Ng Rf and high-speed data cable
US9172329B2 (en) * 2012-08-01 2015-10-27 Nxp B.V. Harmonic suppression in switching amplifiers
US9130557B2 (en) * 2012-12-03 2015-09-08 Samsung Electronics Co., Ltd. Operating method of input/output interface
US8843093B2 (en) * 2012-12-20 2014-09-23 Intel Corporation Low power squelch detector circuit
JP6068193B2 (ja) * 2013-02-28 2017-01-25 シナプティクス・ジャパン合同会社 受信装置及び送受信システム
US9088445B2 (en) * 2013-03-07 2015-07-21 Qualcomm Incorporated Method and apparatus for selectively terminating signals on a bidirectional bus based on bus speed
US8873644B1 (en) * 2013-07-30 2014-10-28 Texas Instruments Deutschland Gmbh Isolated modulator circuit with synchronized pulse generator for self-monitoring reset with capacitively-coupled isolation barrier
JP6034273B2 (ja) * 2013-10-04 2016-11-30 ザインエレクトロニクス株式会社 送信装置、受信装置、送受信システムおよび画像表示システム
TWI543596B (zh) * 2013-12-26 2016-07-21 晨星半導體股份有限公司 多媒體介面接收電路
JP2015177364A (ja) * 2014-03-14 2015-10-05 シナプティクス・ディスプレイ・デバイス合同会社 レシーバ回路、表示パネルドライバ、表示装置及びレシーバ回路の動作方法
JP2015211266A (ja) * 2014-04-24 2015-11-24 シナプティクス・ディスプレイ・デバイス合同会社 差動増幅回路及び表示駆動回路
US9430148B2 (en) * 2014-05-01 2016-08-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Multiplexed synchronous serial port communication with skew control for storage device
US9697806B2 (en) * 2014-05-08 2017-07-04 Novatek Microelectronics Corp. Self-refresh control method, sink device thereof and display system thereof
TWI705666B (zh) * 2015-06-15 2020-09-21 日商新力股份有限公司 傳送裝置、接收裝置、通信系統
US9602317B1 (en) * 2015-10-12 2017-03-21 Qualcomm Incorporated Apparatus and method for combining currents from passive equalizer in sense amplifier
WO2017100078A1 (en) * 2015-12-08 2017-06-15 Rambus Inc. Low power signaling interface
CN108292990B (zh) * 2015-12-11 2021-06-08 索尼公司 通信系统和通信方法
KR102529187B1 (ko) * 2016-03-31 2023-05-04 삼성전자주식회사 복수의 통신 규격들을 지원하는 수신 인터페이스 회로 및 이를 포함하는 메모리 시스템
JP6790435B2 (ja) * 2016-04-20 2020-11-25 ソニー株式会社 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法
US10425124B1 (en) * 2018-03-14 2019-09-24 Pericom Semiconductor Corporation Repeaters with fast transitions from low-power standby to low-frequency signal transmission

Also Published As

Publication number Publication date
WO2016203987A1 (ja) 2016-12-22
TWI705666B (zh) 2020-09-21
SG11201708831WA (en) 2017-11-29
KR20180018523A (ko) 2018-02-21
US10944536B2 (en) 2021-03-09
JPWO2016203987A1 (ja) 2018-04-05
KR102451190B1 (ko) 2022-10-06
TW201644200A (zh) 2016-12-16
US20200127805A1 (en) 2020-04-23
EP3310012A1 (en) 2018-04-18
US10419200B2 (en) 2019-09-17
CN107637035B (zh) 2021-03-26
EP3310012A4 (en) 2019-01-23
CN107637035A (zh) 2018-01-26
US20180145822A1 (en) 2018-05-24
EP3310012B1 (en) 2022-07-27

Similar Documents

Publication Publication Date Title
JP6822400B2 (ja) 送信装置、受信装置、および通信システム、ならびに、信号送信方法、信号受信方法、および通信方法
JP6790435B2 (ja) 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法
JP6763398B2 (ja) 通信システムおよび通信方法
JP2000333081A (ja) シリアルデータ伝送機能付ｃｍｏｓセンサユニット、それを用いた撮像ユニット及び画像データ送受信システム
WO2015120149A1 (en) Increasing throughput on multi-wire and multi-lane interfaces
KR102383185B1 (ko) 수신 장치, 송신 장치, 및 통신 시스템
JP3226034B2 (ja) インタフェース方式
KR101316179B1 (ko) 듀얼 카메라
JPWO2020158589A1 (ja) 送信装置、送信方法、受信装置、受信方法、および送受信装置
KR102599684B1 (ko) 통신 시스템 및 통신 방법
CN116707520A (zh) 无晶振的显示桥接芯片振荡器实时校准系统、方法及移动终端
WO2019198434A1 (ja) インピーダンス調整方法および半導体装置
KR20070041857A (ko) 카메라센서 모듈과, 이를 탑재한 이동통신 단말기 및카메라센서 모듈의 인코딩 데이타 전송방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201221

R151 Written notification of patent or utility model registration

Ref document number: 6822400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151