JP3829851B2 - データ転送制御装置及び電子機器 - Google Patents

Description

本発明は、データ転送制御装置及び電子機器に関する。

近年、ＥＭＩノイズの低減などを目的としたインターフェースとしてＬＶＤＳ（Low Voltage Differential Signaling）などの高速シリアル転送のインターフェースが脚光を浴びている。この高速シリアル転送では、トランスミッタ回路がシリアル化されたデータを差動信号（Differential Signals）により送信し、レシーバ回路が差動信号を差動増幅することでデータ転送を実現する。このような高速シリアル転送のインターフェースとしてはＤＶＩ（Digital Visual Interface）などが知られている。

さて、一般的な携帯電話は、電話番号入力や文字入力のためのボタンが設けられる第１の機器部分と、メインＬＣＤ（Liquid Crystal Display）やサブＬＣＤやカメラが設けられる第２の機器部分と、第１、第２の機器部分を接続するヒンジなどの接続部分により構成される。この場合に、第１の機器部分に設けられる第１の基板と、第２の機器部分に設けられる第２の基板との間のデータ転送を、差動信号を用いたシリアル転送により行えば、接続部分を通る配線の本数を減らすことができ、好都合である。

しかしながら、このような接続部分でのデータ転送をシリアル転送で行う場合に、シリアル転送制御を行うホスト側データ転送制御装置やターゲット側データ転送制御装置の消費電力は、なるべく少ないことが望ましい。またシリアルバスを介して転送されるデータ量も、なるべく少ないことが望ましい。更に、ホスト側データ転送制御装置にアクセスして各種設定を行うシステムデバイス（ＣＰＵ、表示コントローラ等）の処理負荷も、なるべく低減できることが望ましい。
特開２００１−２２２２４９号公報

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、効率的なインターフェース信号の生成が可能なデータ転送制御装置及びこれを含む電子機器を提供することにある。

本発明は、データ転送を制御するデータ転送制御装置であって、シリアルバスを介してホスト側データ転送制御装置から受信したパケットを解析するリンクコントローラと、インターフェース信号を生成して、インターフェースバスに出力するインターフェース回路とを含み、シリアルバスを介してホスト側データ転送制御装置から転送されるパケットが、アドレス自動更新モードのオン・オフを設定するためのアドレス自動更新フィールドと、アドレスを設定するためのアドレスフィールドと、データを設定するためのデータフィールドを含み、前記インターフェース回路が、ホスト側データ転送制御装置から受信したパケットの前記アドレス自動更新フィールドのアドレス自動更新モードがオンに設定されていた場合には、パケットに設定されるアドレスをスタートアドレスとしてＭ回のアドレス自動更新処理を行いながら、自動更新される各アドレスの信号と、パケットに設定されるＫビットのデータのうち自動更新される各アドレスと対になるＬビットの各データの信号（Ｋ＝Ｌ×（Ｍ＋１）。Ｋ、Ｌ、Ｍは２以上の整数）とを順次出力するデータ転送制御装置に関係する。

本発明によれば、シリアルバスを介してホスト側データ転送制御装置から転送されるパケットが、アドレス自動更新モードのオン・オフを設定するためのアドレス自動更新フィールドを含む。そしてこのアドレス自動更新フィールドのアドレス自動更新モードがオンに設定されると、インターフェース回路が、アドレスを自動更新し、自動更新される各アドレスの信号とその各アドレスと対になる各データの信号を順次出力する。このようにすれば、アドレス信号とデータ信号を含むインターフェース信号の効率的な生成が可能になる。また各データと対になる全てのアドレスを、パケットのアドレスフィールドに設定する必要が無くなるため、データ転送の効率化も図れる。

また本発明では、シリアルバスを介してホスト側データ転送制御装置から転送されるパケットが、アドレスの更新回数情報が設定される更新回数フィールドを含み、前記インターフェース回路が、パケットに設定される前記更新回数情報により設定される回数だけアドレスの更新処理を行うようにしてもよい。

このようにすれば、インターフェース回路は、データレングス等を用いた演算を行わなくても、アドレスの更新回数を知ることができるため、処理負荷を軽減できる。なお更新回数情報は更新回数と等価な情報でもよい。

また本発明では、シリアルバスを介してホスト側データ転送制御装置から転送されるパケットが、ポート番号を設定するためのポート番号フィールドを含み、前記インターフェース回路が、インターフェースバスに接続される１又は複数のデバイスのポートと、データ転送制御装置の内部レジスタのポートのうち、パケットに設定された前記ポート番号に基づき選択されるポートを宛先として、自動更新される各アドレスの信号と、自動更新される各アドレスと対になる各データの信号とを順次出力するようにしてもよい。

このようにすれば、自動更新される各アドレスの信号とそれと対になる各データの信号を、インターフェースバスに接続される１又は複数のデバイスの種々のポートを宛先として出力できるようになる。

また本発明では、前記インターフェース回路から出力されるインターフェース信号の信号形式を規定するためのインターフェース情報が設定される内部レジスタを含み、前記インターフェース回路が、前記内部レジスタに設定された前記インターフェース情報に従った信号形式で、自動更新される各アドレスの信号と、自動更新される各アドレスと対になる各データの信号とを、インターフェース信号として出力するようにしてもよい。

このようにすれば、様々な信号形式のインターフェース信号をインターフェース情報に基づき生成できる。従って、接続されるデバイスの様々なインターフェースに柔軟に対応できるデータ転送制御装置を提供できる。

また本発明では、シリアルバスを介してホスト側データ転送制御装置から転送されるパケットに基づいて、前記内部レジスタに前記インターフェース情報が設定されるようにしてもよい。

このようにすれば、インターフェース信号の信号形式を詳細に規定するインターフェース情報を、シリアルバスを介してホスト側データ転送制御装置から効率的に受信することが可能になる。

また本発明では、前記内部レジスタに前記インターフェース情報が設定された後に、シリアルバスを介してホスト側データ転送制御装置から、データフィールドにデータが設定されたパケットが転送され、前記インターフェース回路が、前記内部レジスタに設定された前記インターフェース情報に従った信号形式で、自動更新される各アドレスの信号と、パケットに設定されたデータのうち自動更新される各アドレスと対になる各データの信号とを、インターフェース信号として出力するようにしてもよい。

このようにすれば、データ転送に先立ってインターフェース情報が転送され、その後に、データフィールドにデータが設定されたパケットが転送されるようになる。従って、データフィールドにデータが設定されたパケットを転送する際の転送データ量を減らすことができ、シリアルバスを介したデータ転送の効率化を図れる。

また本発明は、データ転送を制御するデータ転送制御装置であって、システムデバイスとのインターフェース処理を行うインターフェース回路と、シリアルバスを介してターゲット側データ転送制御装置に送信するパケットを生成するリンクコントローラと、前記インターフェース回路を介して前記システムデバイスによりアクセスされる内部レジスタとを含み、シリアルバスを介してターゲット側データ転送制御装置に転送されるパケットが、アドレス自動更新モードのオン・オフを設定するためのアドレス自動更新フィールドと、アドレスを設定するためのアドレスフィールドと、データを設定するためのデータフィールドとを含み、前記内部レジスタには、少なくともスタートアドレスとＫビットのデータとが、前記システムデバイスにより設定され、前記リンクコントローラが、転送モードがアドレス自動更新モードであると判断した場合には、前記アドレス自動更新フィールドのアドレス自動更新モードがオンに設定され、前記アドレスフィールドに前記スタートアドレスが設定され、前記データフィールドに前記Ｋビットのデータが設定されたパケットを生成して、ターゲット側データ転送制御装置に送信するデータ転送制御装置に関係する。

本発明によれば、シリアルバスを介してターゲット側データ転送制御装置に転送されるパケットが、アドレス自動更新モードのオン・オフを設定するためのアドレス自動更新フィールドを含む。そしてこのアドレス自動更新フィールドのアドレス自動更新モードをオンに設定することで、ターゲット側において、アドレスの自動更新を行えるようになり、効率的なインターフェース信号の生成が可能になる。そして本発明によれば、システムデバイスは、全てのアドレスを内部レジスタに設定する必要はなく、スタートアドレスだけを設定すれば済むため、システムデバイスの処理負荷を軽減できる。

また本発明では、シリアルバスを介してターゲット側データ転送制御装置に転送されるパケットが、アドレスの更新回数情報が設定される更新回数フィールドを含み、前記リンクコントローラが、転送モードがアドレス自動更新モードであると判断した場合には、前記アドレス自動更新フィールドのアドレス自動更新モードがオンに設定され、前記更新回数フィールドに前記更新回数情報が設定され、前記アドレスフィールドに前記スタートアドレスが設定され、前記データフィールドに前記Ｋビットのデータが設定されたパケットを生成して、ターゲット側データ転送制御装置に送信するようにしてもよい。

このようにすれば、ターゲット側は、データレングス等を用いた演算を行わなくても、アドレスの更新回数を知ることができるようになるため、ターゲット側の処理負荷を軽減できる。

また本発明では、前記内部レジスタには、ターゲット側データ転送制御装置のインターフェース回路から出力されるインターフェース信号の信号形式を規定するためのインターフェース情報が、前記システムデバイスにより設定され、前記リンクコントローラが、前記内部レジスタに設定された前記インターフェース情報を含むパケットを生成し、生成されたパケットを、シリアルバスを介してターゲット側データ転送制御装置に送信するようにしてもよい。

このようにすれば、ターゲット側のインターフェース回路は、この送信されたインターフェース情報に従った信号形式のインターフェース信号を生成できるようになり、接続されるデバイスの様々なインターフェースに柔軟に対応できるデータ転送制御装置を提供できる。

また本発明では、前記内部レジスタがレジスタ転送スタートレジスタを含み、前記リンクコントローラが、前記レジスタ転送スタートレジスタに対して前記システムデバイスが転送のスタートを指示した場合に、前記内部レジスタに設定された前記インターフェース情報を含むパケットを生成し、生成されたパケットを、シリアルバスを介してターゲット側データ転送制御装置に送信するようにしてもよい。

このようにすれば、システムデバイスがレジスタ転送スタートレジスタに対して転送のスタートを指示するだけで、ホスト側の内部レジスタに設定されるインターフェース情報が、シリアルバスを介してターゲット側に自動的に送信されるようになる。これにより、システムデバイスの処理負荷の軽減化等を図れる。

また本発明では、前記リンクコントローラが、前記インターフェース情報を含むパケットをターゲット側データ転送制御装置に送信した後に、データフィールドにデータが設定されたパケットを生成し、生成されたパケットをターゲット側データ転送制御装置に送信するようにしてもよい。

このようにすれば、データ転送に先立ってインターフェース情報が転送され、その後に、データフィールドにデータが設定されたパケットが転送されるようになる。従って、データフィールドにデータが設定されたパケットを転送する際の転送データ量を減らすことができ、シリアルバスを介したデータ転送の効率化を図れる。

また本発明は、上記のいずれかに記載のターゲット側データ転送制御装置と、前記ターゲット側データ転送制御装置にシリアルバスを介して接続されるホスト側データ転送制御装置と、前記ターゲット側データ転送制御装置にインターフェースバスを介して接続される１又は複数のデバイスとを含む電子機器に関係する。

また本発明は、上記のいずれかに記載のホスト側データ転送制御装置と、前記ホスト側データ転送制御装置にシリアルバスを介して接続されるターゲット側データ転送制御装置と、前記ターゲット側データ転送制御装置にインターフェースバスを介して接続される１又は複数のデバイスとを含む電子機器に関係する。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．データ転送制御装置の構成例
図１にホスト側、ターゲット側のデータ転送制御装置１０、３０の構成例を示す。本実施形態ではこれらのホスト側、ターゲット側のデータ転送制御装置１０、３０を用いることで、いわゆるシステムバス、インターフェースバス間のブリッジ機能を実現している。なおデータ転送制御装置１０、３０は図１の構成に限定されず、図１の回路ブロックの一部を省略したり、回路ブロック間の接続形態を変更したり、図１とは異なる回路ブロックを追加してもよい。例えばホスト側データ転送制御装置１０においてトランシーバ２０の構成を省略したり、ターゲット側データ転送制御装置３０においてトランシーバ４０の構成を省略してもよい。

ホスト（ＴＸ）側データ転送制御装置１０とターゲット（ＲＸ）側データ転送制御装置３０は、差動信号(differntial signals）のシリアルバスを介してパケット転送を行う。より具体的には、シリアルバスの差動信号線（differntial signal lines）を電流駆動（或いは電圧駆動）することによりパケットの送受信を行う。

ホスト側データ転送制御装置１０は、ＣＰＵや表示コントローラ等のシステムデバイス５との間のインターフェース処理を行うインターフェース回路９２を含む。そしてシステムデバイス５とインターフェース回路９２とを接続するシステムバスは、チップセレクト信号ＣＳ１、ＣＳ２を含む。またＨＳＹＮＣ／ＲＤ、ＶＳＹＮＣ／ＷＲ、ＣＬＫ／Ａ０、Ｄ［１７：０］の信号を含む。これらの信号はＲＧＢインターフェースバス又はＭＰＵ(Micro Processor Unit）インターフェースバスとして用いられる。

例えばＲＧＢインターフェースバスとして用いる場合には、ＨＳＹＮＣ／ＲＤ、ＶＳＹＮＣ／ＷＲ、ＣＬＫ／Ａ０、Ｄ［１７：０］は、各々、水平同期信号、垂直同期信号、クロック信号、データ信号として用いられる。なおＤ［１７：０］のうちの例えばＤ［５：０］、Ｄ［１１：６］、Ｄ［１７：１２］は、各々、Ｒ（赤）用、Ｇ（緑）用、Ｂ（青）用のデータ信号として用いられる。一方、ＭＰＵインターフェースバスとして用いる場合には、ＨＳＹＮＣ／ＲＤ、ＶＳＹＮＣ／ＷＲ、ＣＬＫ／Ａ０、Ｄ［１７：０］は、各々、リード信号、ライト信号、アドレス０信号（コマンド／パラメータ識別信号）、データ信号として用いられる。

またシステムバスはＳＣＳ、ＳＲ／Ｗ、ＳＡ０、ＳＩＯ、ＳＣＫの信号を含む。これらの信号はシリアルインターフェース信号として用いられる。具体的には、ＳＣＳ、ＳＲ／Ｗ、ＳＡ０、ＳＩＯ、ＳＣＫは、各々、シリアルインターフェース用のチップセレクト信号、リード／ライト信号、アドレス０信号、データ信号、クロック信号として用いられる。なお５ピン形式のシリアルインターフェースでは、これらの全ての信号ＳＣＳ、ＳＲ／Ｗ、ＳＡ０、ＳＩＯ、ＳＣＫが用いられる。一方、４ピン形式のシリアルインターフェースではＳＲ／Ｗが用いられず、３ピン形式のシリアルインターフェースではＳＲ／ＷとＳＡ０が用いられない。

信号ＩＮＴはホスト側データ転送制御装置１０からシステムデバイス５への割り込み信号である。また端子ＣＮＦ［２：０］は、システムデバイス５とホスト側データ転送制御装置１０との間のインターフェース形式を決定するための端子である。ＣＮＦ［２：０］の設定により、システムデバイス５とホスト側データ転送制御装置１０との間のインターフェースを、ＲＧＢインターフェースとタイプ８０のＭＰＵインターフェースの両方に設定したり、ＲＧＢインターフェースとタイプ６８のＭＰＵインターフェースの両方に設定したり、タイプ８０のＭＰＵインターフェースのみに設定したり、タイプ６８のＭＰＵインターフェースのみに設定したり、シリアルインターフェースのみに設定したりすることができる。

ホスト側データ転送制御装置１０は、リンク層の処理を行うリンクコントローラ９０（リンク層回路）を含む。このリンクコントローラ９０は、シリアルバス（ＬＶＤＳ）を介してターゲット側データ転送制御装置３０に転送されるパケット（リクエストパケット、ストリームパケット等）を生成し、生成したパケットを送信する処理を行う。具体的には、送信トランザクションを起動して、生成したパケットの送信をトランシーバ２０に指示する。

ホスト側データ転送制御装置１０は、物理層の処理等を行うトランシーバ２０（ＰＨＹ）を含む。このトランシーバ２０は、リンクコントローラ９０により指示されたパケットを、シリアルバスを介してターゲット側データ転送制御装置３０に送信する。なおトランシーバ２０はターゲット側データ転送制御装置３０からのパケットの受信も行う。この場合にはリンクコントローラ９０が、受信したパケットを解析して、リンク層（トランザクション層）の処理を行う。

ホスト側データ転送制御装置１０は内部レジスタ２５０を含む。この内部レジスタ２５０は例えばポートアクセスレジスタ、コンフィギュレーションレジスタ、ＬＶＤＳレジスタ、割り込み制御レジスタ、ターゲット（ＲＸ）用レジスタなどを含む。システムデバイス５は、システムバスを介して内部レジスタ２５０にアドレス（コマンド）やデータ（パラメータ）を書き込んだり、内部レジスタ２５０からリードデータやステータス情報などを読み込む。また内部レジスタ２５０のうちのターゲット用レジスタの内容は、ターゲット側データ転送制御装置３０の内部レジスタ３５０に転送される。即ちターゲット側の内部レジスタ３５０は、ホスト側の内部レジスタ２５０のサブセット（シャドウレジスタ）になっている。

ターゲット側データ転送制御装置３０は、物理層の処理等を行うトランシーバ４０（ＰＨＹ）を含む。このトランシーバ４０は、シリアルバスを介してホスト側データ転送制御装置１０からのパケットを受信する。なおトランシーバ４０はホスト側データ転送制御装置１０へのパケットの送信も行う。この場合にはリンクコントローラ１００が、送信するパケットを生成し、生成したパケットの送信を指示する。

ターゲット側データ転送制御装置３０はリンクコントローラ１００（リンク層回路）を含む。このリンクコントローラ１００は、ホスト側データ転送制御装置１０からのパケットの受信処理を行い、受信したパケットを解析するリンク層（トランザクション層）の処理を行う。なお信号ＴＧＩＮＴはターゲット側データ転送制御装置３０からホスト側データ転送制御装置１０への割り込み信号である。

ターゲット側データ転送制御装置３０は、ＬＣＤ１、ＬＣＤ２、ジェネラルデバイスＧＤ（広義には第１〜第Ｎのデバイス）等との間のインターフェース処理を行うインターフェース回路１１０を含む。このインターフェース回路１１０は、各種のインターフェース信号（第１〜第Ｎのインターフェース信号）を生成して、インターフェースバスに出力する。具体的にはインターフェース回路１１０は、ＲＧＢインターフェース回路３１０、ＭＰＵインターフェース回路３２０、シリアルインターフェース回路３３０（広義には第１〜第Ｎのインターフェース回路）を含む。そしてＲＧＢインターフェース回路３１０、ＭＰＵインターフェース回路３２０、シリアルインターフェース回路３３０は、各々、ＲＧＢ、ＭＰＵ、シリアル用のインターフェース信号を生成して出力する。なおＬＣＤ１、ＬＣＤ２は、表示パネルや表示パネルを駆動する表示ドライバの総称である。

インターフェースバスは、ＦＰＣＳ１、ＦＰＣＳ２、ＦＰＣＳ３、ＶＣＩＮ１、ＶＣＩＮ２、ＷＡＩＴなどの信号や、ＲＧＢ／ＭＰＵ、ＳＥＲＩＡＬ、Ｉ２Ｃ（Inter Integrated Circuit）などのバスを含む。ＦＰＣＳ１、ＦＰＣＳ２、ＦＰＣＳ３はチップセレクト信号である。ＶＣＩＮ１、ＶＣＩＮ２は１画面の書き終わりを知らせる信号であり、ＷＡＩＴはウェイト要求信号である。ＲＧＢ／ＭＰＵバスは、ＲＧＢ又はＭＰＵ用のインターフェースバスである。このＲＧＢ／ＭＰＵバスは、システムバス側と同様に、水平同期信号（リード信号）、垂直同期信号（ライト信号）、クロック信号、アドレス０信号、データ信号などを含む。またＳＥＲＩＡＬバスは、シリアル用のインターフェースバスであり、シリアル転送用のリード／ライト信号、アドレス０信号、データ信号、クロック信号などを含む。なおＩ２Ｃバスは、２本の信号線（クロック信号、データ信号）を用いて比較的近い場所でシリアル転送を行うためのバスである。

ターゲット側データ転送制御装置３０は内部レジスタ３５０を含む。この内部レジスタ３５０は、インターフェース回路１１０から出力されるインターフェース信号の信号形式（出力フォーマット）を規定するためのインターフェース情報などを記憶する。具体的には内部レジスタ３５０は、インターフェース信号の信号レベルが変化するタイミングを特定するためのタイミング情報などを記憶する。この場合、ホスト側の内部レジスタ２５０に記憶される情報のうちターゲット側に必要な情報が、シリアルバス（差動信号線）を介してターゲット側に転送されて、ターゲット側の内部レジスタ３５０に書き込まれる。

なお以下では説明の簡素化のために、ホスト側のデータ転送制御装置１０がターゲット側のデータ転送制御装置３０にパケットを送信する場合の本実施形態の構成及び動作を主に説明するが、ターゲット側のデータ転送制御装置３０がホスト側のデータ転送制御装置１０にパケットを送信する場合の構成及び動作も同様である。

２．アドレスの自動更新
本実施形態では、シリアルバスを介してホスト側からターゲット側に転送されるパケットが、アドレス自動更新モードのオン・オフを設定するためのアドレス自動更新フィールドを有する。そしてこのアドレス自動更新フィールドのアドレス自動更新モードがオンに設定されると、ターゲット側のインターフェース回路がアドレスを自動更新し、自動更新される各アドレス（コマンドと等価）の信号と、その各アドレスと対になる各データ（パラメータと等価）の信号を順次出力する。

例えば図２において、ホスト側のインターフェース回路９２は、システムデバイス５（ＣＰＵ、表示コントローラ等）から、図３（Ａ）のＤ１に示すように、スタートアドレスＳＡと、データＤ０、Ｄ１、Ｄ２・・・・ＤＭを受ける。ここで各データＤ０、Ｄ１、Ｄ２・・・・ＤＭはＬビットのデータであり、合計のデータレングスはＫ＝Ｌ×（Ｍ＋１）ビットになる（Ｋ、Ｌ、Ｍは２以上の整数）。

ホスト側のインターフェース回路９２がシステムデバイス５からスタートアドレスＳＡと、ＫビットのデータＤ０〜ＤＭを受け、ホスト側のリンクコントローラ９０が、転送モードがアドレス自動更新モードであると判断したとする。するとホスト側のリンクコントローラ９０は、図２のＣ１に示すように、アドレスフィールドにスタートアドレスＳＡが設定され、アドレス自動更新フィールドのアドレス自動更新モードがオンに設定され、データフィールドにＫビットのデータ（（Ｍ＋１）個のＬビットのデータ）が設定されたパケットを生成する。そしてこのようにして生成されたパケットを、シリアルバスを介してターゲット側データ転送制御装置３０に送信する。

ターゲット側のリンクコントローラ１００は、ホスト側から受信したパケットを解析する。そしてターゲット側のインターフェース回路１１０は、受信パケットのアドレス自動更新フィールドのアドレス自動更新モードがオンに設定されていた場合には、パケットに設定されるアドレスをスタートアドレスＳＡとして、Ｍ回のアドレス自動更新処理を行う。そして図３（Ａ）のＤ２に示すように、自動更新される各アドレスＳＡ、ＳＡ＋１、ＳＡ＋２・・・・ＳＡ＋Ｍの信号と、パケットに設定されるＫビットのデータのうち自動更新される各アドレスと対になるＬビットの各データＤ０、Ｄ１、Ｄ２・・・・ＤＭの信号とを順次出力する。

なお図２では、シリアルバスを介してホスト側データ転送制御装置１０から転送されるパケットが、アドレスの更新回数情報が設定される更新回数フィールドを含んでいる。そしてターゲット側のインターフェース回路１１０は、パケットに設定される更新回数情報により設定される回数（Ｍ回）だけアドレスの更新処理を行う。このようにすれば、ターゲット側は、データレングス等に基づいてアドレスの更新回数を計算する必要が無くなるため、処理負荷を軽減できる。但し、ターゲット側の処理負荷がそれほど問題にならない場合には、このような更新回数フィールドをパケットに設けずに、ターゲット側がデータレングス等に基づいて更新回数を計算すればよい。なお、更新回数情報は、更新回数そのもの以外にも、更新回数と等価な情報も含む。また更新回数情報のみならず、アドレスの更新幅を設定するための更新幅情報のフィールドをパケットに設けてもよい。

また図２では、シリアルバスを介してホスト側データ転送制御装置から転送されるパケットが、ポート番号を設定するためのポート番号フィールドを含んでいる。そしてターゲット側のインターフェース回路１１０は、インターフェースバスに接続されるＬＣＤ１、ＬＣＤ２等（広義には１又は複数のデバイス）のポートと、ターゲット側データ転送制御装置３０の内部レジスタ３５０のポートのうち、パケットに設定されたポート番号に基づき選択されるポートを宛先として、自動更新される各アドレスの信号と、その各アドレスと対になる各データの信号とを順次出力している。このようにすれば、システムデバイス５等により設定された任意のポートを宛先として、図３（Ａ）のＤ２に示すようなアドレス信号とデータ信号を出力できるようになる。

また図３（Ａ）では、アドレスバスとデータバスが共用され、アドレス信号とデータ信号が多重化されて１つのデータバスに出力されているため、各アドレスＳＡ、ＳＡ＋１・ＳＡ＋２・・・ＳＡ＋Ｍと対応する各データＤ０、Ｄ１、Ｄ２・・・・ＤＭとが交互にデータバスに出力されている。しかしながら、例えばアドレスバスとデータバスが共用されずに別々に設けられる場合には、図３（Ｂ）に示すように、アドレスバスに各アドレスＳＡ、ＳＡ＋１、ＳＡ＋２・・・・ＳＡ＋Ｍを順次出力すると共に、それに並列して、データバスに各データＤ０、Ｄ１、Ｄ２・・・・ＤＭを順次出力すればよい。

また図３（Ａ）（Ｂ）では、アドレスの更新幅が「１」（例えば１バイト）の場合を例示しているが、アドレスの更新幅としては任意の値（例えばＪバイト以上。Ｊは自然数）を採用できる。例えばアドレスの更新幅を「２」以上（例えば２バイト以上）に設定してもよい。また図３（Ａ）（Ｂ）では、アドレスの自動更新によりアドレスがインクリメントされる場合を例示しているが、アドレスの自動更新によりアドレスをデクリメントするようにしてもよい。

さて、一般的な携帯電話は、電話番号入力や文字入力のためのボタンが設けられる第１の機器部分（第１のシェル）と、メインディスプレイやサブディスプレイやカメラなどが設けられる第２の機器部分（第２のシェル）と、第１、第２の機器部分を接続する接続部分（ヒンジ部分）により構成される。この場合、システムデバイス５は第１の機器部分に設けられ、メインディスプレイとなるＬＣＤ１やサブディスプレイとなるＬＣＤ２は第２の機器部分に設けられる。

ところが従来ではシステムデバイス５のシステムバスが、ＬＣＤ１やＬＣＤ２に直接接続されていた。このため、第１、第２の機器部分の接続部分を通る配線の本数が非常に多くなり、接続部分の設計が困難になっていた。またＥＭＩノイズ発生のおそれもあった。

これに対して本実施形態では、データフィールドにデータが設定されたパケットが、例えば差動信号（シングルエンド伝送でもよい）のシリアルバスを介してホスト側からターゲット側に転送される。従って本実施形態によれば、シリアルバスの配線部分を第１、第２の機器部分の接続部分に設けることで、この接続部分を通る配線の本数を格段に減らすことができ、接続部分の設計を容易化できる。またＥＭＩノイズの発生も低減できる。

また例えば比較例として次のような手法も考えられる。即ち図４のＥ１に示すように、システムデバイス５が、アドレスＳＡ、データＤ０、アドレスＳＡ＋１、データＤ１・・・・・アドレスＳＡ＋Ｍ、データＤＭというように、アドレス信号とデータ信号をホスト側データ転送制御装置１０に順次入力する。そしてホスト側データ転送制御装置１０が、このアドレス信号とデータ信号をサンプリングし、サンプリング結果情報をシリアルバスを介してターゲット側データ転送制御装置３０に送信する。そして、サンプリング結果情報をターゲット側データ転送制御装置３０が再生することで、図４のＥ２に示すように、アドレスＳＡ、データＤ０、アドレスＳＡ＋１、データＤ１・・・・・アドレスＳＡ＋Ｍ、データＤＭというような出力順序で、アドレス信号とデータ信号をＬＣＤ１やＬＣＤ２に順次出力する。

しかしながら、この比較例の手法によると図４のＥ１に示すように、システムデバイス５が、データＤ０〜ＤＭのみならず、アドレスＳＡ〜ＳＡ＋Ｍについても、ホスト側データ転送制御装置１０に入力しなければならない。従ってシステムデバイス５の処理負荷が重くなり、他の処理に悪影響を与える。またホスト側データ転送制御装置１０の消費電力も大きくなってしまう。更にこの比較例の手法では、差動信号のシリアルバスを介して、データＤ０〜ＤＭの情報のみならず、アドレスＳＡ〜ＳＡ＋Ｍの情報についてもホスト側からターゲット側に転送する必要がある。従って、シリアルバスを介して転送されるデータの量（トラフィック量）も多くなってしまい、効率的なデータ転送を実現できない。

これに対して本実施形態では例えば図３（Ａ）のＤ１に示すように、システムデバイス５は、スタートアドレスＳＡだけを入力すればよく、他のアドレスＳＡ＋１〜ＳＡ＋Ｍについては入力しなくてもよい。従ってシステムデバイス５の処理負荷を軽減できると共にホスト側データ転送制御装置１０の低消費電力化を図れる。また、アドレスＳＡ＋１〜ＳＡ＋Ｍの情報については、差動信号のシリアルバスを介してホスト側からターゲット側に転送しなくて済む。従って、シリアルバスを介して転送されるデータの量も少なくでき、効率的なデータ転送を実現できる。

なお図５にインターフェース回路１１０から出力されるＭＰＵインターフェース信号の具体例を示す。図５のＭＰＵインターフェース信号は、インターフェース回路１１０のＭＰＵインターフェース回路３２０により生成される。図５において、ＦＰＣＳ１、ＦＰＣＳ２はチップセレクト信号であり、ＦＰＡ０はアドレス（コマンド）とデータ（パラメータ）の識別信号であるアドレス０信号であり、ＦＰＦＲＡＭＥはライト信号であり、ＦＰＤＡＴ［１７：０］はデータ信号である。

また本実施形態では、インターフェース回路１１０は、ＲＧＢインターフェース信号（垂直同期信号、水平同期信号、ＲＧＢデータ信号）やシリアルインターフェース信号（アドレス０信号、リード／ライト信号、シリアルデータ信号、シリアルクロック信号）も生成できる。この場合、ＲＧＢインターフェース信号はＲＧＢインターフェース回路３１０が生成し、シリアルインターフェース信号はシリアルインターフェース回路３３０が生成する。そして図５の信号ＦＰＦＲＡＭＥはＲＧＢインターフェースでは垂直同期信号として用いられる。また本実施形態では信号ＦＰＬＩＮＥについては、ＲＧＢインターフェースでは水平同期信号として用いられ、ＭＰＵインターフェースではリード信号として用いられる。このように本実施形態では、信号線（端子数）の本数を少なくするために、インターフェースバスの各信号線を、異なる種類のインターフェース信号で共用（多重化）している。

３．インターフェース情報に基づくインターフェース信号の生成
本実施形態では、ターゲット（ＲＸ）側のインターフェース回路１１０が、予め設定されたインターフェース情報に基づいて、インターフェース信号（インターフェース制御信号、データ信号）を自動生成している。具体的にはターゲット側の内部レジスタ３５０には、インターフェース信号の信号形式を規定するためのインターフェース情報（どのような形式のインターフェース信号をどのような出力フォーマットやタイミングで出力するかを規定するための情報）が設定されており、インターフェース回路１１０は、このインターフェース情報を内部レジスタ３５０から読み出す。またインターフェース回路１１０は、ＲＧＢインターフェース回路３１０、ＭＰＵインターフェース回路３２０、シリアルインターフェース回路３３０（広義には第１〜第Ｎのインターフェース回路）を含む。そしてこれらのＲＧＢインターフェース回路３１０、ＭＰＵインターフェース回路３２０、シリアルインターフェース回路３３０の各々は、内部レジスタ３５０に設定されたインターフェース情報に従った信号形式（出力フォーマット）の各インターフェース信号（ＭＰＵインターフェース信号、ＲＧＢインターフェース信号、シリアルインターフェース信号）を生成して出力する。

より具体的には、インターフェース回路１１０（ＭＰＵインターフェース回路３２０）は、内部レジスタ３５０に設定されたインターフェース情報に従った信号形式で、自動更新される各アドレスＳＡ〜ＳＡ＋Ｍの信号と、自動更新される各アドレスＳＡ〜ＳＡ＋Ｍと対になる各データＤ０〜ＤＭの信号とを、インターフェース信号として出力する。

例えば図６（Ａ）（Ｂ）にＭＰＵインターフェース回路３２０により生成されるＭＰＵインターフェース信号の波形例を示す。図６（Ａ）はタイプ８０のＭＰＵ（パラレル）インターフェース信号の波形例であり、図６（Ｂ）はタイプ６８のＭＰＵインターフェース信号の波形例である。

本実施形態では、図６（Ａ）（Ｂ）のＭＰＵインターフェース信号の信号形式を規定するインターフェース情報が、内部レジスタ３５０に設定される。具体的には例えばＭＰＵインターフェースのタイプ（タイプ８０なのかタイプ６８なのか）や、パラメータ／コマンド（データ／アドレス）の極性や、データ方向や、データフォーマット（ビット数）などのインターフェース情報が、内部レジスタ３５０に設定される。そしてインターフェース回路１１０（ＭＰＵインターフェース回路３２０）は、この設定されたインターフェース情報に基づいて、アドレス信号とデータ信号を含むインターフェース信号を生成する。このようにすれば、接続されるデバイスの様々なインターフェースに柔軟に対応できるデータ転送制御装置を提供できる。

具体的には、システムデバイス５が、ＭＰＵインターフェースを持っておらず、シリアルインターフェースしか有していない場合がある。このような場合に、システムデバイス５からのインターフェース信号を単にサンプリングする比較例の手法では、インターフェースバスに接続されるＬＣＤ１、ＬＣＤ２に対して図６（Ａ）（Ｂ）に示すようなＭＰＵインターフェース信号を出力できない。

これに対して本実施形態では、内部レジスタ３５０にＭＰＵインターフェースのインターフェース情報が設定される。そしてＭＰＵインターフェース回路３２０は、内部レジスタ３５０のインターフェース情報に従った信号形式のＭＰＵインターフェース信号を自在に出力できる。従ってシステムデバイス５がシリアルインターフェースしか有していない場合にも、ＬＣＤ１、ＬＣＤ２に対して図６（Ａ）（Ｂ）のような適正な信号形式のＭＰＵインターフェース信号を出力できる。

また、システムデバイス５のＭＰＵインターフェースのタイプが、図５（Ａ）のようなタイプ８０であるのに対して、ＬＣＤ１やＬＣＤ２のＭＰＵインターフェースのタイプが、図５（Ｂ）のようなタイプ６８である場合もある。このような場合にも、ターゲット側の内部レジスタ３５０に設定されるインターフェース情報のＭＰＵインターフェースタイプを図５（Ｂ）のタイプ６８に設定することで、対応できる。

なお内部レジスタ３５０に設定されるインターフェース情報は、ＲＧＢインターフェース回路３１０やシリアルインターフェース回路３３０が生成するＲＧＢインターフェース信号やシリアルインターフェース信号の信号形式を設定する情報を含むことができる。例えばＲＧＢインターフェースでは、インターフェース信号（垂直同期信号、水平同期信号等）の信号レベルの変化タイミングを設定するためのタイミング情報を、インターフェース情報として内部レジスタ３５０に設定できる。このようなタイミング情報としては、ＨＴ、ＨＤＰ、ＨＤＰＳ、ＨＰＷ、ＶＴ、ＶＤＰ、ＶＤＰＳ、ＶＰＷなどがある。ここでＨＴ（Horizontal Total）は水平同期期間の長さである。ＨＤＰ（Horizontal Display Period）は水平同期期間における表示期間の長さである。ＨＤＰＳ（Horizontal Display Period Start positon）は水平同期期間における表示期間の開始ポジションである。ＨＰＷ（Horizontal Pulse Width）は水平同期信号のパルス幅である。ＶＴ（Vertical Total）は垂直同期期間の長さである。ＶＤＰ（Vertical Display Period）は垂直同期期間における表示期間の長さである。ＶＤＰＳ（Vertical Display Period Start positon）は垂直同期期間における表示期間の開始ポジションである。ＶＰＷ（Vertical Pulse Width）は垂直同期信号のパルス幅である。

さて、内部レジスタ３５０のインターフェース情報は、シリアルバス（ＬＶＤＳ）を介してホスト側データ転送制御装置１０から受信したパケットに基づいて設定される。即ちシステムデバイス５は、データ転送に先だって、初期設定としてインターフェース信号のインターフェース情報（出力フォーマット）をホスト側の内部レジスタ２５０に設定する。そしてシステムデバイス５は、内部レジスタ２５０に含まれるレジスタ転送スタートレジスタを用いて、レジスタ転送のスタートを指示する。すると、内部レジスタ２５０に書き込まれたインターフェース情報が、シリアルバスを介してホスト側データ転送制御装置１０からターゲット側データ転送制御装置３０にパケット転送される。具体的には例えばパケットのデータフィールドにインターフェース情報が設定されてパケット転送される。そして転送されたインターフェース情報は、ターゲット側の内部レジスタ３５０に書き込まれる。

このような初期設定の後、システムデバイス５は、内部レジスタ２５０のポートライトレジスタにデータを書き込む。すると、シリアルバスを介してホスト側データ転送制御装置１０からターゲット側データ転送制御装置３０に、データフィールドにデータが設定されたパケットが送信される。すると、インターフェース回路１１０のＲＧＢインターフェース回路３１０、ＭＰＵインターフェース回路３２０、シリアルインターフェース回路３３０は、内部レジスタ３５０に設定されたインターフェース情報に従った信号形式のＲＧＢインターフェース信号、ＭＰＵインターフェース信号、シリアルインターフェース信号をインターフェースバスに出力する。具体的には、インターフェース信号を構成するインターフェース制御信号とデータ信号が、インターフェースバスを介してＬＣＤ１、ＬＣＤ２等のデバイスの各ポートに出力される。これによりＬＣＤ１、ＬＣＤ２等のデバイスは、表示データに基づく表示動作等が可能になる。

このようにすれば、ホスト側データ転送制御装置１０は、システムデバイス５からのインターフェース信号を高い周波数のサンプリングクロックでサンプリングする必要が無くなるため、低消費電力化を図れる。また、ホスト側からターゲット側にインターフェース信号に関する詳細な情報を逐次転送しなくても、適正な信号形式のインターフェース信号を生成できる。従って、シリアルバスを介して転送されるデータの量も少なくでき、効率的なデータ転送を実現できる。

４．パケット構成
図７（Ａ）（Ｂ）に、シリアルバス（ＬＶＤＳ）を介して転送されるパケットのフォーマット例を示す。なお、各パケットのフィールド構成やフィールド配置は図７（Ａ）（Ｂ）の例に限定されず、種々の変形実施が可能である。

図７（Ａ）のリクエストパケット（ライトリクエストパケット、リードリクエストパケット）は、データ（パラメータ）等のライトやリードを要求するためのパケットである。このリクエストパケットは、応答要求、パケットタイプ、ラベル、リトライ、アドレスサイズ、データレングス、アドレス（コマンド）、コンティニュアス、アドレス自動更新、更新回数、ポート番号、データ（パラメータ）、ＣＲＣ（Cyclic Redundancy Check）のフィールドを有する。なおリードリクエストパケットの場合はデータフィールドを有しない。

ここで応答要求フィールドは、アクノリッジパケットによるハンドシェークを行うか否かを通知するためのフィールドである。パケットタイプフィールドは、パケットの種類を通知するためのフィールドである。本実施形態ではパケットの種類としてライトリクエストパケット、リードリクエストパケット、レスポンスパケット、アクノリッジパケット、ストリームパケットなどがある。ラベルフィールドは、現在のトランザクションを他のトランザクションと識別するためのラベルを設定するためのフィールドである。リトライフィールドは、現在のトランザクションがリトライを行っているか否かを示すためのフィールドである。アドレスサイズフィールドは、パケットのアドレスフィールドに設定されるアドレスのサイズを通知するためのフィールドである。データレングスフィールドは、ライトデータやリードデータの長さを通知するためのフィールドである。アドレス（コマンド）フィールドは、データのアクセス先（ライト先、リード先）のアドレスを通知するためのフィールドである。アドレス自動更新フィールドはアドレス自動更新モードを設定するためのフィールドであり、更新回数フィールドはアドレスの自動更新回数を設定するためのフィールドである。ポート番号フィールドはポート番号を設定するためのフィールドである。データ（パラメータ）フィールドはパケットにより転送されるデータを設定するためのフィールドである。ＣＲＣフィールドは、パケットのヘッダやデータのエラーチェックのためのフィールドである。

図７（Ｂ）のストリームパケットは、データ（パラメータ）のストリーム転送を行うためのパケットである。このストリーム転送は、送信側と受信側とで等時性を保ちつつ、高速且つ連続した転送を実現するデータ転送である。このストリームパケットは、パケットタイプ、ラベル、データレングス、アドレス（コマンド）、同期信号コード、ポート番号、データ（パラメータ）、ＣＲＣのフィールドを有する。

５．ポート番号
図８にパケットのポート番号フィールドに設定されるポート番号の例を示す。このポート番号を用いることで、パケット転送の宛先として種々のポートを選択できるようになる。例えばパケットに設定されるポート番号が「０１」の場合には、ＬＣＤ１のパラレルポート（ＲＧＢ／ＭＰＵポート）が、パケット転送（パケットに設定されるデータ等）の宛先になる。同様に、ポート番号が「０２」「０３」「０４」「０５」「０６」の場合には、各々、ＬＣＤ１のシリアルポート、ＬＣＤ２のパラレルポート（ＭＰＵポート）、ＬＣＤ２のシリアルポート、ＬＣＤ３（図示せず）のパラレルポート、ＬＣＤ３のシリアルポートが、パケット転送の宛先になる。またポート番号が「１０」「１１」「１２」「３Ｆ」の場合には、各々、ジェネラルポート１、２、３、内部レジスタ３５０がパケット転送の宛先になる。

本実施形態では、このポート番号を用いて、インターフェース信号の出力の宛先を設定している。具体的にはインターフェース回路１１０は、インターフェースバスに接続されるＬＣＤ１、ＬＣＤ２、ジェネラルデバイスＧＤ（広義には１又は複数のデバイス）のポートや、内部レジスタ３５０のポートのうち、パケットに設定されたポート番号に基づき選択されるポートを宛先として、インターフェース信号を出力する。

例えばパケットに設定されるポート番号が「０１」の場合には、ＬＣＤ１のパラレルポート（ＲＧＢ／ＭＰＵポート）を宛先として、パケットに設定されるデータの信号を含むインターフェース信号が出力される。即ち、図１のチップセレクト信号ＦＰＣＳ１によりＬＣＤ１が選択され、ＲＧＢインターフェース回路３１０又はＭＰＵインターフェース回路３２０により生成されたインターフェース信号（パケットのデータの信号とインターフェース制御信号）がＬＣＤ１に出力される。またパケットに設定されるポート番号が「０２」の場合には、チップセレクト信号ＦＰＣＳ１によりＬＣＤ１が選択され、シリアルインターフェース回路３３０により生成されたインターフェース信号がＬＣＤ１に出力される。またパケットに設定されるポート番号が「０３」の場合には、チップセレクト信号ＦＰＣＳ２によりＬＣＤ２が選択され、ＭＰＵインターフェース回路３２０により生成されたインターフェース信号がＬＣＤ２に出力される。またパケットに設定されるポート番号が「０４」の場合には、チップセレクト信号ＦＰＣＳ２によりＬＣＤ２が選択され、シリアルインターフェース回路３３０により生成されたインターフェース信号がＬＣＤ２に出力される。

なおパケットのポート番号が「３Ｆ」の場合には、そのパケットにより転送される情報が、ターゲット側の内部レジスタ３５０に出力される。これにより、ホスト側の内部レジスタ２５０の情報をターゲット側の内部レジスタ３５０に転送することが可能になる。

６．内部レジスタ
図９に、ホスト側の内部レジスタ２５０のレジスタ構成例を示す。ホスト側の内部レジスタ２５０は、ポートアクセスレジスタ、コンフィギュレーションレジスタ、ＬＶＤＳレジスタ、割り込み制御レジスタ、ＬＣＤジェネラル設定レジスタ、ＬＣＤ１設定レジスタ、ＬＣＤ２設定レジスタ、ジェネラルシリアルインターフェース設定レジスタなどを含む。そしてこれらのホスト側のレジスタのうち、ＬＣＤジェネラル設定レジスタ、ＬＣＤ１設定レジスタ、ＬＣＤ２設定レジスタ、ジェネラルシリアルインターフェース設定レジスタは、ターゲット用のレジスタ（シャドウレジスタ）にもなっている。即ちシステムデバイス５が、これらのターゲット用レジスタに情報の設定を行った後、レジスタ転送の開始を指示すると、これらのターゲット用レジスタの内容はシリアルバスを介してホスト側からターゲット側に転送されて、ターゲット側の内部レジスタ３５０に書き込まれる。例えば図１０（Ａ）にポートアクセスレジスタのレジスタ構成例を示す。図１０（Ａ）において、レジスタ転送スタートレジスタは、レジスタの情報をホスト側の内部レジスタ２５０からターゲット側の内部レジスタ３５０に転送することをシステムデバイス５が指示するためのレジスタである。そしてレジスタ転送スタートポインタレジスタとレジスタ転送エンドポインタレジスタは、そのレジスタ情報が転送されるレジスタのスタートポインタとエンドポインタをシステムデバイス５が指示するためのレジスタである。

なお図１０（Ａ）のライトポートコマンドレジスタは、ポートに送信するコマンド（アドレス）をシステムデバイス５がライトするためのレジスタである。ライトポートパラメータレジスタは、ポートに送信するパラメータ（データ）をシステムデバイス５がライトするためのレジスタである。リードポートパラメータレジスタは、ポートから受信したパラメータ（データ）をシステムデバイス５がリードするためのレジスタである。

さて本実施形態では、ターゲット（ＲＸ）用レジスタには、インターフェース回路１１０から出力されるインターフェース信号の信号形式を規定するためのインターフェース情報が設定される。例えば図１０（Ｂ）にターゲット用レジスタ（インターフェース情報レジスタ）の１つであるＬＣＤジェネラル設定レジスタの構成例を示す。ＬＣＤジェネラル設定レジスタは、ＲＧＢインターフェースのレディ信号ＦＰＤＲＤＹの極性や、ＲＧＢインターフェースのデータバス幅や、ビデオ反転の有無や、ディスプレイブランクや、ＲＧＢインターフェースのクロック信号ＦＰＳＨＦＴの極性などを設定するためのビットを含む。またＲＧＢインターフェースの制御信号の出力イネーブルや、ＲＧＢインターフェースのデータ転送のイネーブルを設定するためのビットや、インターフェースを選択するためのビットを有する。

図１０（Ｃ）に示すように、例えばインターフェース選択のレジスタビット値が「００」であるモード１では、ＬＣＤ１、ＬＣＤ２のインターフェースは、各々、ＲＧＢインターフェース、ＭＰＵインターフェースに設定される。従ってモード１に設定されると、ＬＣＤ１、ＬＣＤ２へのインターフェース信号は、各々、ＲＧＢインターフェース回路３１０、ＭＰＵインターフェース回路３２０が生成するようになる。またレジスタビット値が「０１」であるモード２では、ＬＣＤ１、ＬＣＤ２のインターフェースは、各々、ＲＧＢインターフェース、シリアルインターフェースに設定される。従ってモード２に設定されると、ＬＣＤ１、ＬＣＤ２へのインターフェース信号は、各々、ＲＧＢインターフェース回路３１０、シリアルインターフェース回路３３０が生成するようになる。レジスタビット値が「１０」「１１」であるモード３、４についても図１０（Ｃ）に示す通りである。

図１１（Ａ）に、ターゲット用レジスタの１つであるＬＣＤ１設定レジスタの構成例を示す。ＬＣＤ１設定レジスタは、ＲＧＢインターフェースのタイミング情報ＨＴ、ＨＤＰ、ＨＤＰＳ、ＨＰＷ、ＶＴ、ＶＤＰ、ＶＤＰＳ、ＶＰＷが設定されるタイミング情報レジスタを含む。またＭＰＵインターフェース設定レジスタとシリアルインターフェース設定レジスタを含む。また図１１（Ｂ）のＬＣＤ２設定レジスタもＭＰＵインターフェース設定レジスタとシリアルインターフェース設定レジスタを含む。

図１１（Ｃ）にＭＰＵインターフェース設定レジスタとシリアルインターフェース設定レジスタの構成例を示す。ＭＰＵインターフェース設定レジスタは、タイプ８０（図６（Ａ））なのかタイプ６８（図６（Ｂ））なのかを選択するタイプ選択や、パラメータ／コマンドの極性（アドレスＡ０の極性）や、データ方向や、データフォーマット（８、１６、１８ビットの選択）などを設定するためのビットを含む。シリアルインターフェース設定レジスタは、データタイプ（３、４、５ピンの選択、８、９、１６、１７ビットの選択）や、データ方向や、シリアルクロックフェーズやシリアルクロックの極性などを設定するためのビットを含む。

このように本実施形態では、ターゲット用レジスタにインターフェース情報を設定することで、インターフェース回路１１０から出力されるインターフェース信号の信号形式（出力フォーマット）を種々の信号形式に設定できる。

７．処理の詳細例
次に本実施形態の処理の詳細例を図１２のフローチャートを用いて説明する。まず図１のＣＮＦ端子［２：０］を用いて、システムデバイス５とホスト側データ転送制御装置１０との間のインターフェースを決定する（ステップＳ１）。次にシステムデバイス５がホスト側の内部レジスタ２５０にアクセスして、ターゲット側のインターフェース回路１１０のインターフェース信号の信号形式（出力フォーマット）を設定する（ステップＳ２）。そしてホスト側の内部レジスタ２５０の情報のうちターゲット側に必要な情報（インターフェース情報、タイミング情報）をターゲット側の内部レジスタ３５０にシリアルバスを介して転送する（ステップＳ３）。

次に、システムデバイス５がホスト側の内部レジスタ２５０にアクセスして、データの送付先であるポート番号を設定する（ステップＳ４）。そしてシステムデバイス５がホスト側の内部レジスタ２５０にスタートアドレス（図３（Ａ）（Ｂ）のＳＡ）とデータ（図３（Ａ）（Ｂ）のＤ０〜ＤＭ）を書き込む（ステップＳ５）。

そしてホスト側のリンクコントローラ９０が、アドレス自動更新モードであると判断すると、図２で説明したように、アドレス自動更新フィールドのアドレス自動更新モードがオンに設定され、更新回数フィールドにアドレスの更新回数が設定され、アドレスフィールドにスタートアドレスが設定され、データフィールドにデータが設定されたパケットを生成する（ステップＳ６）。そして、ホスト側がターゲット側にシリアルバスを介してパケットを送信する（ステップＳ７）。

なお、転送モードがアドレス自動更新モードであるか否かは、種々の手法により判断できる。例えば内部レジスタ２５０に、アドレス自動更新モードのオン・オフを設定するレジスタを設ける。そして、システムデバイス５が、このレジスタのアドレス自動更新モードをオンに設定した場合に、転送モードがアドレス自動更新モードであると判断してもよい。或いは、システムデバイス５が、図１０（Ａ）のライトポートコマンドレジスタにスタートアドレスを書き込み、ライトポートパラメータレジスタにＫビットのデータを順次書き込む。そしてその後に、システムデバイス５が、他のコマンド（アドレス）をライトポートコマンドレジスタに書き込んだ場合には、転送モードがアドレス自動更新モードであると判断してもよい。即ちこの場合には、ライトポートパラメータレジスタに書き込まれたＫビットのデータは、アドレス自動更新モードで転送されるべきデータであると判断する。

次に、ターゲット側のリンクコントローラ１００が、受信したパケットを解析する（ステップＳ８）。そしてパケットのアドレス自動更新フィールドに設定されるアドレス自動更新モードがオンである場合には、ターゲット側のインターフェース回路１１０がアドレスの自動更新処理を行う（ステップＳ９）。そしてターゲット側のインターフェース回路１１０が、自動更新される各アドレス（ＳＡ〜ＳＡ＋Ｍ）の信号と、各アドレスと対になる各データ（Ｄ１〜ＤＭ）の信号を、内部レジスタ３５０に設定されたインターフェース情報に従った信号形式で、ポート番号により選択されたポートに順次出力する（ステップＳ１０）。

以上のように本実施形態では、ホスト側の内部レジスタ２５０に対して、ターゲット側のインターフェース回路１１０から出力されるインターフェース信号の信号形式を規定するためのインターフェース情報（狭義にはインターフェース信号の信号レベルが変化するタイミングを特定するためのタイミング情報）が、システムデバイス５により設定される。そしてホスト側のリンクコントローラ９０は、ホスト側の内部レジスタ２５０に設定されたインターフェース情報（タイミング情報）を含むパケットを生成し、生成されたパケットを、差動信号のシリアルバスを介してターゲット側データ転送制御装置３０に送信する。具体的には、内部レジスタ２５０が含むレジスタ転送スタートレジスタ（図１０（Ａ）参照）に対してシステムデバイス５が転送スタートを指示した場合に、リンクコントローラ９０は、インターフェース情報（タイミング情報）を含むパケットの生成と、その送信（送信の指示）を行う。そしてホスト側のリンクコントローラ９０は、インターフェース情報（タイミング情報）を含むパケットが送信された後に、データフィールドにデータが設定されたパケットを生成し、ターゲット側データ転送制御装置３０に送信する。このようにすることで、インターフェース情報（タイミング情報）を利用したインターフェース信号の効率的な生成が可能になる。

更に本実施形態では、システムデバイス５が全てのアドレス（ＳＡ〜ＳＡ＋Ｍ）を入力しなくても、ターゲット側においてアドレスが自動更新されて出力されるため、システムデバイス５の処理負荷を軽減できる。またシリアルバスを介して転送されるデータの量を少なくできるため、効率的なデータ転送が可能になる。

８．差動信号によるシリアル転送手法
次に、図１３を用いて本実施形態のシリアル転送手法とトランシーバ２０、４０の構成例を説明する。

図１３においてＤＴＯ＋、ＤＴＯ−はホスト側（データ転送制御装置１０）がターゲット側（データ転送制御装置３０）に出力するデータ（ＯＵＴデータ）である。ＣＬＫ＋、ＣＬＫ−は、ホスト側がターゲット側に供給するクロックである。ホスト側はＣＬＫ＋／−のエッジ（例えば立ち上がりエッジ。立ち下がりエッジでもよい）に同期してＤＴＯ＋／−を出力する。従ってターゲット側は、ＣＬＫ＋／−を用いてＤＴＯ＋／−をサンプリングして取り込むことができる。更に図１３では、ターゲット側はホスト側から供給されたクロックＣＬＫ＋／−に基づいて動作する。即ちＣＬＫ＋／−はターゲット側のシステムクロックになる。このためＰＬＬ（Phase Locked Loop）回路１２は（広義にはクロック生成回路）はホスト側に設けられ、ターゲット側には設けられていない。

ＤＴＩ＋、ＤＴＩ−はターゲット側がホスト側に出力するデータ（ＩＮデータ）である。ＳＴＢ＋、ＳＴＢ−は、ターゲット側がホスト側に供給するストローブ（広義にはクロック）である。ターゲット側はホスト側から供給されたＣＬＫ＋／−に基づいてＳＴＢ＋／−を生成して出力する。そしてターゲット側はＳＴＢ＋／−のエッジ（例えば立ち上がりエッジ。立ち下がりエッジでもよい）に同期してＤＴＩ＋／−を出力する。従ってホスト側は、ＳＴＢ＋／−を用いてＤＴＩ＋／−をサンプリングして取り込むことができる。

ＤＴＯ＋／−、ＣＬＫ＋／−、ＤＴＩ＋／−、ＳＴＢ＋／−の各々は、トランスミッタ回路（ドライバ回路）がこれらの各々に対応する差動信号線（Differential Signal Lines）を例えば電流駆動することにより送信される。なお、より高速な転送を実現するためには、ＤＴＯ＋／−、ＤＴＩ＋／−の各差動信号線を２ペア以上設ければよい。

ホスト側のトランシーバ２０は、ＯＵＴ転送用（広義にはデータ転送用）、クロック転送用のトランスミッタ回路２２、２４や、ＩＮ転送用（広義にはデータ転送用）、ストローブ転送用（広義にはクロック転送用）のレシーバ回路２６、２８を含む。ターゲット側のトランシーバ４０は、ＯＵＴ転送用、クロック転送用のレシーバ回路４２、４４や、ＩＮ転送用、ストローブ転送用のトランスミッタ回路４６、４８を含む。なおこれらの回路ブロックの一部を含まない構成としてもよい。

ＯＵＴ転送用、クロック転送用のトランスミッタ回路２２、２４は、各々、ＤＴＯ＋／−、ＣＬＫ＋／−の差動信号線を電流駆動することでＤＴＯ＋／−、ＣＬＫ＋／−を送信する。ＯＵＴ転送用、クロック転送用のレシーバ回路４２、４４は、各々、ＤＴＯ＋／−、ＣＬＫ＋／−の差動信号線に流れる電流に基づいて電流・電圧変換を行い、電流・電圧変換により得られた差動電圧信号（第１、第２の電圧信号）の比較処理（差動増幅処理）を行うことで、ＤＴＯ＋／−、ＣＬＫ＋／−を受信する。

ＩＮ転送用、クロック転送用のトランスミッタ回路４６、４８は、各々、ＤＴＩ＋／−、ＳＴＢ＋／−の差動信号線を電流駆動することでＤＴＩ＋／−、ＳＴＢ＋／−を送信する。ＩＮ転送用、ストローブ転送用のレシーバ回路２６、２８は、各々、ＤＴＩ＋／−、ＳＴＢ＋／−の差動信号線に流れる電流に基づいて電流・電圧変換を行い、電流・電圧変換により得られた差動電圧信号（第１、第２の電圧信号）の比較処理（差動増幅処理）を行うことで、ＤＴＩ＋／−、ＳＴＢ＋／−を受信する。

なおトランシーバ２０、４０は、図１３に示す回路ブロック以外にも、パラレル／シリアル変換回路や、シリアル／パラレル変換回路や、符号（例えば８Ｂ／１０Ｂ符号）のエンコード回路や、符号のデコード回路や、コード付加回路や、エラー信号生成回路や、分周回路などを含むことができる。なおこれらの回路の一部をリンクコントローラ９０や１００に含ませてもよい。

９．リンクコントローラ、インターフェース回路の構成例
図１４、図１５に、ホスト側のリンクコントローラ９０、インターフェース回路９２と、ターゲット側のリンクコントローラ１００、インターフェース回路１１０の構成例を示す。なお本実施形態のリンクコントローラ、インターフェース回路は図１４、図１５の構成に限定されず、図１４、図１５の回路ブロックの一部を省略したり、回路ブロック間の接続形態を変更したり、図１４、図１５とは異なる回路ブロックを追加してもよい。

図１４はホスト側のリンクコントローラ９０、インターフェース回路９２の構成例である。リンクコントローラ９０はトランザクションコントローラ２００とパケット生成＆解析回路２０２を含む。なおこれらの一部を省略する構成としてもよい。

トランザクションコントローラ２００は、データ転送のトランザクション層に関する処理を行う。具体的には、リクエストパケット、ストリームパケット、アクノリッジパケット等のパケットの転送制御を行い、複数のパケットにより構成されるトランザクションを制御する。

パケット生成＆解析回路２０２は、トランザクションコントローラ２００により転送指示されたパケットを生成する処理や、ターゲット側から受信したパケットを解析する処理を行う。具体的にはパケット生成＆解析回路２０２は、インターフェース回路９２からヘッダやデータの情報を受け、ヘッダとデータを結合してパケットを組み立てる。またターゲット側から受信したパケットを、ヘッダとデータに分離し、受信パケットの解析処理を行う。

パケット生成＆解析回路２０２は、ＲＧＢ用エラスティックバッファ２０４、パケットバッファ２０６、マルチプレクサ（デマルチプレクサ）２０８を含む。インターフェース回路９２から受けたＲＧＢインターフェース信号の情報は、ＦＩＦＯとして機能するＲＧＢ用エラスティックバッファ２０４に入力され、マルチプレクサ２０８を介してトランシーバ２０に転送される。インターフェース回路９２から受けたパケット情報（ヘッダ、データ情報）は、ＦＩＦＯとして機能するパケットバッファ２０６に入力され、マルチプレクサ２０８を介してトランシーバ２０に転送される。なおトランシーバ２０から受けたパケット情報は、マルチプレクサ２０８、パケットバッファ２０６を介してインターフェース回路９２に転送される。

インターフェース回路９２は、ＲＧＢインターフェース回路２１０、ＭＰＵインターフェース回路２２０、シリアルインターフェース回路２３０、マルチプレクサ（デマルチプレクサ）２３２、ライト＆リードＦＩＦＯ２４０、転送コントローラ２４２、２４４を含む。なおこれらの一部を省略する構成としてもよい。ここでＲＧＢインターフェース回路２１０、ＭＰＵインターフェース回路２２０、シリアルインターフェース回路２３０は、各々、システムデバイス５との間のＲＧＢ、ＭＰＵ、シリアルのインターフェース処理を行うための回路である。

端子ＣＮＦ［２：０］によりＲＧＢインターフェースが選択された場合には、ＲＧＢインターフェース回路２１０の動作がイネーブルになる。そしてシステムデバイス５から受けた水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣ、クロック信号ＣＬＫ、ＲＧＢデータ信号Ｄ［１７：０］などのＲＧＢインターフェース信号は、マルチプレクサ２３２を介してＲＧＢインターフェース回路２１０に入力される。そしてＲＧＢデータは、ＦＩＦＯとして機能するエラスティックバッファ２１２に一時的に格納される。また信号ディテクタ２１４により、水平同期信号や垂直同期信号のエッジ検出処理や、エッジ検出信号やＲＧＢデータ信号のサンプリング処理が行われる。

端子ＣＮＦ［２：０］によりＭＰＵインターフェースが選択された場合には、ＭＰＵインターフェース回路２２０の動作がイネーブルになる。そしてシステムデバイス５から受けたリード信号ＲＤ、ライト信号ＷＲ、アドレス０信号Ａ０、データ信号Ｄ［１７：０］などのＭＰＵインターフェース信号は、マルチプレクサ２３２を介してＭＰＵインターフェース回路２２０に入力される。なおリード時においては、ＭＰＵインターフェース回路２２０からのリードデータ信号が、マルチプレクサ２３２を介してＤ［１７：０］としてシステムバスに出力される。

端子ＣＮＦ［２：０］によりシリアルインターフェースが選択された場合には、シリアルインターフェース回路２３０の動作がイネーブルになる。そしてシステムデバイス５から受けたチップセレクト信号ＳＣＳ、リード／ライト信号ＳＲ／Ｗ、アドレス０信号ＳＡ０、データ信号ＳＩＯ、クロック信号ＳＣＫなどのシリアルインターフェース信号は、シリアルインターフェース回路２３０に入力される。なおリード時においては、シリアルインターフェース回路２３０からのリードデータ信号がＳＩＯとしてシステムバスに出力される。

システムデバイス５は、ＭＰＵインターフェース回路２２０やシリアルインターフェース回路２３０を介して内部レジスタ２５０にアクセスし、各種情報を内部レジスタ２５０に設定する。またライト＆リードＦＩＦＯ２４０や内部レジスタ２５０に記憶された情報は、転送コントローラ２４２、２４４を介してリンクコントローラ９０に転送される。例えばホスト側の内部レジスタ２５０のインターフェース情報（タイミング情報）は、転送コントローラ２４４を介してリンクコントローラ９０に転送されて、ターゲット側に送信される。なおリンクコントローラ９０から受けた情報は、転送コントローラ２４２、２４４を介して、ライト＆リードＦＩＦＯ２４０や内部レジスタ２５０に書き込まれる。

図１５はターゲット側のリンクコントローラ１００、インターフェース回路１１０の構成例である。リンクコントローラ１００はトランザクションコントローラ３００とパケット生成＆解析回路３０２を含む。なおこれらの一部を省略する構成としてもよい。

トランザクションコントローラ３００は、データ転送のトランザクション層に関する処理を行う。パケット生成＆解析回路３０２は、トランザクションコントローラ３００により転送指示されたパケットを生成する処理や、ホスト側から受信したパケットを解析する処理を行う。具体的にはパケット生成＆解析回路３０２は、インターフェース回路１１０からヘッダやデータの情報を受け、ヘッダとデータを結合してパケットを組み立てる。またホスト側から受信したパケットを、ヘッダとデータに分離し、受信パケットの解析処理を行う。

パケット生成＆解析回路３０２は、ＲＧＢ用エラスティックバッファ３０４、受信用パケットバッファ３０６、送信用パケットバッファ３０７、マルチプレクサ（デマルチプレクサ）３０８を含む。トランシーバ４０からマルチプレクサ３０８を介して受けたパケットの情報のうちＲＧＢインターフェース信号の情報は、ＦＩＦＯとして機能するＲＧＢ用エラスティックバッファ３０４に入力され、インターフェース回路１１０（ＲＧＢインターフェース回路３１０）に転送される。トランシーバ４０からマルチプレクサ３０８を介して受けたパケットの情報は、ＦＩＦＯとして機能するパケットバッファ３０６に入力され、インターフェース回路１１０に転送される。なおインターフェース回路１１０から受けたパケットの情報は、パケットバッファ３０７に入力され、マルチプレクサ３０８を介してトランシーバ４０に転送される。

インターフェース回路１１０は、ＲＧＢインターフェース回路３１０、ＭＰＵインターフェース回路３２０、シリアルインターフェース回路３３０、内部レジスタインターフェース回路３４０、マルチプレクサ（デマルチプレクサ）３４２、３４４を含む。なおこれらの一部を省略する構成としてもよい。

ＲＧＢインターフェース回路３１０、ＭＰＵインターフェース回路３２０、シリアルインターフェース回路３３０は、各々、インターフェースバスに接続されるＬＣＤ１、ＬＣＤ２、ＧＤなどのデバイスとの間で、ＲＧＢ、ＭＰＵ、シリアルのインターフェース処理を行うための回路である。また内部レジスタインターフェース回路３４０は、ホスト側から転送されてきた情報（インターフェース情報、タイミング情報）を内部レジスタ３５０に書き込む処理を行うための回路である。

リンクコントローラ１００から受けたＲＧＢインターフェース信号の情報（ＲＧＢデータ、同期信号コード）は、ＲＧＢインターフェース回路３１０に入力される。そしてＲＧＢデータは、ＦＩＦＯとして機能するエラスティックバッファ３１２に一時的に格納される。また信号ジェネレータ３１４により、垂直同期信号、水平同期信号、レディ信号、クロック信号、データ信号などのＲＧＢインターフェース信号が生成されて、マルチプレクサ３４２を介してＦＰＦＲＡＭＥ、ＦＰＬＩＮＥ、ＦＰＤＲＤＹ、ＦＰＳＨＩＦＴ、ＦＰＤＡＴ［１７：０］として出力される。

リンクコントローラ１００から受けたＭＰＵインターフェース信号の情報（ＭＰＵデータ）は、ＭＰＵインターフェース回路３２０に入力される。そして信号ジェネレータ３２２により、ライト（リード）信号、データ信号、アドレス０信号などのＭＰＵインターフェース信号が生成されて、マルチプレクサ３４２を介してＦＰＦＲＡＭＥ（ＦＰＬＩＮＥ）、ＦＰＤＡＴ［１７：０］、ＦＰＡ０として出力される。なおチップセレクト信号ＦＰＣＳ等はＣＳジェネレータ３２４により生成される。またインターフェースバスに接続されるデバイスからのリードデータ信号は、マルチプレクサ３４２、ＭＰＵインターフェース回路３２０を介してリンクコントローラ１００に転送される。

リンクコントローラ１００から受けたシリアルインターフェース信号の情報（シリアルデータ）は、シリアルインターフェース回路３３０に入力される。そして信号ジェネレータ３３２により、アドレス０信号、ライト／リード信号、データ信号、クロック信号などのシリアルインターフェース信号が生成されて、マルチプレクサ３４４、３４２を介してＦＰＡ０、ＦＰＲ／Ｗ、ＦＰＳＩＯ、ＦＰＳＣＫとして出力される。なおＩ２Ｃインターフェース回路３３４はＩ２Ｃのインターフェース信号を生成して出力する。またホスト側からのスルーのＳＥＲＩＡＬバス信号は、マルチプレクサ３４４、３４２を介してＦＰＡ０、ＦＰＲ／Ｗ、ＦＰＳＩＯ、ＦＰＳＣＫとしてインターフェースバスに出力される。

リンクコントローラ１００からのターゲット用レジスタの情報（インターフェース情報、タイミング情報）は、内部レジスタインターフェース回路３４０を介して内部レジスタ３５０に転送されて書き込まれる。

図１５に示すように、ターゲット側のインターフェース回路１１０は、その入力に、ＲＧＢインターフェース回路３１０、ＭＰＵインターフェース回路３２０、シリアルインターフェース回路３３０（広義には第１〜第Ｎのインターフェース回路）の出力が接続され、その出力に、インターフェースバスが接続されるマルチプレクサ３４２（３４４）を含む。そしてマルチプレクサ３４２は、ＲＧＢインターフェース回路３１０、ＭＰＵインターフェース回路３２０、シリアルインターフェース回路３３０のいずれかの出力を選択し、選択されたインターフェース回路により生成されたインターフェース信号をインターフェースバスに出力する。この場合、インターフェース回路３１０、３２０、３３０のいずれの出力を選択するかは、例えばパケットに設定されたポート番号を用いて決定できる。

１０．ＭＰＵインターフェース回路の構成例
次に、図１６を用いて、図１５のターゲット側のＭＰＵインターフェース回路３２０（信号ジェネレータ３２２）の構成例を説明する。図１６に示すようにＭＰＵインターフェース回路３２０は、タイミングジェネレータ４５０、４６０、４７０と、マルチプレクサ４８０を含む。

タイミングジェネレータ４５０は、リンクコントローラ１００からデータの情報を受け、内部レジスタ３５０からインターフェース情報を受ける。そしてインターフェース情報に従った信号形式でデータ信号ＤＡＴを出力する。

タイミングジェネレータ４６０はアドレスジェネレータ４６２を含む。そしてアドレスジェネレータ４６２は、内部レジスタ３５０からスタートアドレスとアドレス更新回数を受け、図３（Ａ）（Ｂ）に示すようなアドレスの自動更新処理を行ってアドレスを自動生成する。またタイミングジェネレータ４６０は内部レジスタ３５０からインターフェース情報を受ける。そしてタイミングジェネレータ４６０は、アドレスジェネレータ４６２により自動生成されたアドレスを、インターフェース情報に従った信号形式で、アドレス信号ＡＤＲとして出力する。

タイミングジェネレータ４７０は、内部レジスタ３５０からインターフェース情報を受ける。そしてインターフェース情報に従った信号形式でアドレス０信号ＦＰＡ０とライト信号ＦＰＦＲＡＭＥを出力する。

マルチプレクサ４８０は、タイミングジェネレータ４５０からのデータ信号ＤＡＴと、タイミングジェネレータ４６０からのアドレス信号ＡＤＲを受ける。そして、データ信号ＤＡＴとアドレス信号ＡＤＲを交互に選択して、信号ＦＰＤＡＴ[１７：０］として多重化して出力する。これにより図３（Ａ）のＤ２に示すような出力形式でアドレス信号とデータ信号を出力できるようになる。

１１．電子機器
図１７に本実施形態の電子機器の構成例を示す。この電子機器は本実施形態で説明したデータ転送制御装置５０２、５１２、５１４、５２０、５３０を含む。またベースバンドエンジン５００（広義には通信デバイス）、アプリケーションエンジン５１０（広義にはプロセッサ）、カメラ５４０（広義には撮像デバイス）、或いはＬＣＤ５５０（広義には表示デバイス）を含む。別の言い方をすれば図１７の電子機器は、ターゲット側データ転送制御装置５２０、５３０と、ターゲット側データ転送制御装置５２０、５３０にシリアルバスを介して接続されるホスト側データ転送制御装置５１４と、ターゲット側データ転送制御装置５２０、５３０にインターフェースバスを介して接続される１又は複数のデバイス５４０、５５０を含む。なおこれらの一部を省略する構成としてもよい。この構成によればカメラ機能とＬＣＤ（Liquid Crystal Display）の表示機能を有する携帯電話などを実現できる。但し本実施形態の電子機器は携帯電話には限定されず、デジタルカメラ、ＰＤＡ、電子手帳、電子辞書、或いは携帯型情報端末など種々の電子機器に適用できる。

図１７に示すようにベースバンドエンジン５００に設けられたホスト側のデータ転送制御装置５０２と、アプリケーションエンジン５１０（グラフィックエンジン）に設けられたターゲット側のデータ転送制御装置５１２との間で、本実施形態で説明したシリアル転送が行われる。またアプリケーションエンジン５１０に設けられたホスト側のデータ転送制御装置５１４と、カメラインターフェース回路５２２を含むデータ転送制御装置５２０や、ＬＣＤインターフェース回路５３２を含むデータ転送制御装置５３０との間でも、本実施形態で説明したシリアル転送が行われる。

図１７の構成によれば、従来の電子機器に比べて、ＥＭＩノイズを低減できる。またデータ転送制御装置の小規模化、省電力化を実現することで、電子機器の更なる省電力化を図れる。また電子機器が携帯電話である場合には、携帯電話の接続部分（ヒンジ部分）に通る信号線をシリアル信号線にすることが可能になり、実装の容易化を図れる。

なお本発明は、上記実施形態で説明したものに限らず、種々の変形実施が可能である。例えば、明細書又は図面中の記載において広義や同義な用語（１又は複数のデバイス、第１〜第Ｎのインターフェース回路、インターフェース情報等）として引用された用語（ＬＣＤ１・ＬＣＤ２・ＧＤ、ＲＧＢ・ＭＰＵ・シリアルインターフェース回路、タイミング情報等）は、明細書又は図面中の他の記載においても広義や同義な用語に置き換えることができる。

またデータ転送制御装置や電子機器の構成や動作も本実施形態で説明した構成や限定に限定されず、種々の変形実施が可能である。例えば本実施形態では、インターフェース回路がＲＧＢインターフェース回路とＭＰＵインターフェース回路とシリアルインターフェース回路を含む場合について説明した。しかしながら、インターフェース回路がＲＧＢインターフェース回路やシリアルインターフェース回路を含まない構成にしてもよい。またターゲット側データ転送制御装置の一部又は全部を、インターフェースバスに接続されるデバイス（ＬＣＤ１、ＬＣＤ２等）に組み込む構成にしてもよい。またホスト側データ転送制御装置の一部又は全部をシステムデバイスに組み込む構成にしてもよい。

ホスト側、ターゲット側のデータ転送制御装置の構成例。 本実施形態のアドレス自動更新手法の説明図。 図３（Ａ）（Ｂ）も本実施形態のアドレス自動更新手法の説明図。 比較例の手法の説明図。 ＭＰＵインターフェース信号の具体例。 図６（Ａ）（Ｂ）は種々の形式のＭＰＵインターフェース信号の波形例。 図７（Ａ）（Ｂ）はパケットのフォーマット例。 ポート番号の説明図。 内部レジスタの構成例。 図１０（Ａ）（Ｂ）（Ｃ）はポートアクセスレジスタ等の構成例。 図１１（Ａ）（Ｂ）（Ｃ）はＬＣＤ１設定レジスタ等の構成例。 本実施形態の詳細な処理例を示すフローチャート。 ホスト側、ターゲット側のトランシーバの構成例。 ホスト側のリンクコントローラ、インターフェース回路の構成例。 ターゲット側のリンクコントローラ、インターフェース回路の構成例。 ＭＰＵインターフェース回路の構成例。 電子機器の構成例。

符号の説明

５ システムデバイス、１０ ホスト側データ転送制御装置、２０ トランシーバ、
３０ ターゲット側データ転送制御装置、４０ トランシーバ、
９０ リンクコントローラ、９２ インターフェース回路、
１００ リンクコントローラ、１１０ インターフェース回路、２５０ 内部レジスタ、
３１０ ＲＧＢインターフェース回路、３２０ ＭＰＵインターフェース回路、
３３０ シリアルインターフェース回路、３５０ 内部レジスタ

Claims (11)

1. シリアルバスを介してホスト側データ転送制御装置と接続されると共に、インターフェースバスを介して１又は複数のデバイスと接続されるターゲット側のデータ転送制御装置であって、
   前記シリアルバスを介して前記ホスト側データ転送制御装置から受信したパケットを解析するリンクコントローラと、
   前記インターフェースバスを介して接続される前記デバイスに対して供給するインターフェース信号を生成して、前記インターフェースバスに出力するインターフェース回路とを含み、
   前記シリアルバスを介して前記ホスト側データ転送制御装置から転送されるパケットが、アドレス自動更新モードのオン・オフを設定するためのアドレス自動更新フィールドと、アドレスを設定するためのアドレスフィールドと、データを設定するためのデータフィールドと、ポート番号を設定するためのポート番号フィールドを含み、
   前記インターフェース回路が、
   前記ホスト側データ転送制御装置から受信したパケットの前記アドレス自動更新フィールドのアドレス自動更新モードがオンに設定されていた場合には、パケットに設定されるアドレスをスタートアドレスとしてＭ回のアドレス自動更新処理を行いながら、前記インターフェースバスに接続される１又は複数の前記デバイスのポートとデータ転送制御装置の内部レジスタのポートのうち、パケットに設定された前記ポート番号に基づき選択されるポートを宛先として、自動更新される各アドレスの信号と、パケットに設定されるＫビットのデータのうち自動更新される各アドレスと対になるＬビットの各データの信号（Ｋ＝Ｌ×（Ｍ＋１）。Ｋ、Ｌ、Ｍは２以上の整数）とを順次出力することを特徴とするデータ転送制御装置。
2. 請求項１において、
   前記シリアルバスを介して前記ホスト側データ転送制御装置から転送されるパケットが、アドレスの更新回数情報が設定される更新回数フィールドを含み、
   前記インターフェース回路が、
   パケットに設定される前記更新回数情報により設定される回数だけアドレスの更新処理を行うことを特徴とするデータ転送制御装置。
3. シリアルバスを介してホスト側データ転送制御装置と接続されると共に、インターフェースバスを介して１又は複数のデバイスと接続されるターゲット側のデータ転送制御装置であって、
   前記シリアルバスを介して前記ホスト側データ転送制御装置から受信したパケットを解析するリンクコントローラと、
   前記インターフェースバスを介して接続される前記デバイスに対して供給するインターフェース信号を生成して、前記インターフェースバスに出力するインターフェース回路と、
   前記インターフェース回路から出力されるインターフェース信号の信号形式を規定するためのインターフェース情報が設定される内部レジスタを含み、
   前記シリアルバスを介して前記ホスト側データ転送制御装置から転送されるパケットが、アドレス自動更新モードのオン・オフを設定するためのアドレス自動更新フィールドと、アドレスを設定するためのアドレスフィールドと、データを設定するためのデータフィールドを含み、
   前記インターフェース回路が、
   前記ホスト側データ転送制御装置から受信したパケットの前記アドレス自動更新フィールドのアドレス自動更新モードがオンに設定されていた場合には、パケットに設定されるアドレスをスタートアドレスとしてＭ回のアドレス自動更新処理を行いながら、前記内部レジスタに設定された前記インターフェース情報に従った信号形式で、自動更新される各アドレスの信号と、パケットに設定されるＫビットのデータのうち自動更新される各アドレスと対になるＬビットの各データの信号（Ｋ＝Ｌ×（Ｍ＋１）。Ｋ、Ｌ、Ｍは２以上の整数）とを、インタフェース信号として順次出力することを特徴とするデータ転送制御装置。
4. 請求項３において、
   前記シリアルバスを介して前記ホスト側データ転送制御装置から転送されるパケットに基づいて、前記内部レジスタに前記インターフェース情報が設定されることを特徴とするデータ転送制御装置。
5. 請求項４において、
   前記内部レジスタに前記インターフェース情報が設定された後に、前記シリアルバスを介して前記ホスト側データ転送制御装置から、データフィールドにデータが設定されたパケットが転送され、
   前記インターフェース回路が、
   前記内部レジスタに設定された前記インターフェース情報に従った信号形式で、自動更新される各アドレスの信号と、パケットに設定されたデータのうち自動更新される各アドレスと対になる各データの信号とを、インターフェース信号として出力することを特徴とするデータ転送制御装置。
6. シリアルバスを介してターゲット側データ転送制御装置と接続されると共に、システムバスを介してシステムデバイスと接続されるホスト側のデータ転送制御装置であって、
   前記システムバスを介して接続される前記システムデバイスとのインターフェース処理を行うインターフェース回路と、
   前記シリアルバスを介して前記ターゲット側データ転送制御装置に送信するパケットを生成するリンクコントローラと、
   前記インターフェース回路を介して前記システムデバイスによりアクセスされる内部レジスタとを含み、
   前記シリアルバスを介して前記ターゲット側データ転送制御装置に転送されるパケットが、アドレス自動更新モードのオン・オフを設定するためのアドレス自動更新フィールドと、アドレスを設定するためのアドレスフィールドと、データを設定するためのデータフィールドとを含み、
   前記内部レジスタには、
   少なくともスタートアドレスと、Ｋビットのデータと、前記ターゲット側データ転送制御装置のインターフェース回路から出力されるインターフェース信号の信号形式を規定するためのインターフェース情報が、前記システムデバイスにより設定され、
   前記リンクコントローラが、
   転送モードがアドレス自動更新モードであると判断した場合には、前記アドレス自動更新フィールドのアドレス自動更新モードがオンに設定され、前記アドレスフィールドに前記スタートアドレスが設定され、前記データフィールドに前記Ｋビットのデータが設定されると共に、前記内部レジスタに設定された前記インターフェース情報を含むパケットを生成し、生成されたパケットを、前記シリアルバスを介して前記ターゲット側データ転送制御装置に送信することを特徴とするデータ転送制御装置。
7. 請求項６において、
   前記シリアルバスを介して前記ターゲット側データ転送制御装置に転送されるパケットが、アドレスの更新回数情報が設定される更新回数フィールドを含み、
   前記リンクコントローラが、
   転送モードがアドレス自動更新モードであると判断した場合には、前記アドレス自動更新フィールドのアドレス自動更新モードがオンに設定され、前記更新回数フィールドに前記更新回数情報が設定され、前記アドレスフィールドに前記スタートアドレスが設定され、前記データフィールドに前記Ｋビットのデータが設定されたパケットを生成して、前記ターゲット側データ転送制御装置に送信することを特徴とするデータ転送制御装置。
8. 請求項６又は７において、
   前記内部レジスタがレジスタ転送スタートレジスタを含み、
   前記リンクコントローラが、
   前記レジスタ転送スタートレジスタに対して前記システムデバイスが転送のスタートを指示した場合に、前記内部レジスタに設定された前記インターフェース情報を含むパケットを生成し、生成されたパケットを、前記シリアルバスを介して前記ターゲット側データ転送制御装置に送信することを特徴とするデータ転送制御装置。
9. 請求項６乃至８のいずれかにおいて、
   前記リンクコントローラが、
   前記インターフェース情報を含むパケットを前記ターゲット側データ転送制御装置に送信した後に、データフィールドにデータが設定されたパケットを生成し、生成されたパケットを前記ターゲット側データ転送制御装置に送信することを特徴とするデータ転送制御装置。
10. 請求項１乃至５のいずれかに記載のターゲット側データ転送制御装置と、
    前記ターゲット側データ転送制御装置に前記シリアルバスを介して接続される前記ホスト側データ転送制御装置と、
    前記ターゲット側データ転送制御装置に前記インターフェースバスを介して接続される１又は複数の前記デバイスとを含むことを特徴とする電子機器。
11. 請求項６乃至９のいずれかに記載のホスト側データ転送制御装置と、
    前記ホスト側データ転送制御装置に前記シリアルバスを介して接続される前記ターゲット側データ転送制御装置と、
    前記ターゲット側データ転送制御装置に前記インターフェースバスを介して接続される１又は複数の前記デバイスとを含むことを特徴とする電子機器。

Images