KR102599684B1 - 통신 시스템 및 통신 방법 - Google Patents

통신 시스템 및 통신 방법 Download PDF

Info

Publication number
KR102599684B1
KR102599684B1 KR1020207017849A KR20207017849A KR102599684B1 KR 102599684 B1 KR102599684 B1 KR 102599684B1 KR 1020207017849 A KR1020207017849 A KR 1020207017849A KR 20207017849 A KR20207017849 A KR 20207017849A KR 102599684 B1 KR102599684 B1 KR 102599684B1
Authority
KR
South Korea
Prior art keywords
transmission
mode
transmission device
data
control unit
Prior art date
Application number
KR1020207017849A
Other languages
English (en)
Other versions
KR20200112814A (ko
Inventor
히로아키 하야시
히로시 시로시타
마사츠구 스가노
유키오 시모무라
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20200112814A publication Critical patent/KR20200112814A/ko
Application granted granted Critical
Publication of KR102599684B1 publication Critical patent/KR102599684B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202Channel estimation
    • H04L25/0204Channel estimation of multiple channels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0298Arrangement for terminating transmission lines
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/32Reducing cross-talk, e.g. by compensating
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0266Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0278Arrangements for impedance matching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • H04L25/029Provision of high-impedance states

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Communication Control (AREA)

Abstract

본 개시의 한 실시의 형태에 관한 통신 시스템은, 복수의 송신 장치로부터, 한 쌍의 신호선을 통하여 하나의 수신 장치에 데이터를 전송하는 통신 시스템이다. 이 통신 시스템에서, 각 송신 장치는, 송신 모드를 제어하는 모드 제어부와, 송신 모드에 응하여 데이터를 생성하는 송신 데이터 생성부와, 생성된 데이터를 수신 장치에 송신하는 데이터 송신부를 갖고 있다. 제1의 송신 장치에서의 송신 모드가 HS 모드로 되어 있을 때, 제2의 송신 장치에서의 모드 제어부는, 제2의 송신 장치에서의 송신 모드를, 제2의 송신 장치의 출력단을 종단하는 종단 모드로 한다.

Description

통신 시스템 및 통신 방법
본 개시는, 데이터 신호의 전송에 적용되는 통신 시스템 및 통신 방법에 관한 것이다.
근래, 드론, 웨어러블 기기, 자동차, 스마트폰 등에서는, 복수의 카메라를 탑재하는 구성이 급증하고 있다. 복수의 카메라로부터의 화상 데이터를 어플리케이션 프로세서 등에 전송할 때에는, MIPI(Mobile Industry Processor Interface) 얼라이언스가 책정한 C-PHY 규격이나 D-PHY 규격이라는 고속 인터페이스 규격이 적용된다. 특허 문헌 1에는, D-PHY 규격의 신호 전송에 관한 기술이 제안되어 있다.
일본 특개2017-195500호 공보
그런데, MIPI에서는, 데이터 전송이 포인트 투 포인트 전송이기 때문에, 복수의 카메라에 대응하기 위해서는, 어플리케이션 프로세서측의 핀 수나 전송로 사이즈의 업, 제품 디자인면에서의 제약 등 과제가 많다. 복수의 카메라에 대응하기 위해서는, 멀티 포인트 버스 전송이 유망하다. 그러나, 종래의 멀티 포인트 버스 전송에서는, 반사 등의 영향으로 파형 품질이 크게 열화되기 때문에, 고속 전송에 맞지 않는다는 문제가 있다. 따라서, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현하는 것이 가능한 통신 시스템 및 통신 방법을 제공하는 것이 바람직하다.
본 개시의 한 실시의 형태에 관한 통신 시스템은, 복수의 송신 장치로부터, 한 쌍의 신호선을 통하여 하나의 수신 장치에 데이터를 전송하는 통신 시스템이다. 이 통신 시스템에서, 각 송신 장치는, 송신 모드를 제어하는 모드 제어부와, 모드 제어부에 의해 제어된 송신 모드에 응하여 데이터를 생성하는 송신 데이터 생성부와, 송신 데이터 생성부에서 생성된 데이터를 수신 장치에 송신하는 데이터 송신부를 갖고 있다. 복수의 송신 장치 중 제1의 송신 장치에서의 송신 모드가 HS(High Speed) 모드로 되어 있을 때, 복수의 송신 장치 중 제2의 송신 장치에서의 모드 제어부는, 당해 제2의 송신 장치에서의 송신 모드를, 당해 제2의 송신 장치의 출력단을 종단(終端)하는 종단 모드로 한다.
본 개시의 한 실시의 형태에 관한 통신 방법은, 복수의 송신 장치로부터, 한 쌍의 신호선을 통하여 하나의 수신 장치에 데이터를 전송하는 통신 방법으로서, 이하의 스텝을 포함한다. 복수의 송신 장치 중 제1의 송신 장치에서의 송신 모드가 HS 모드로 되어 있을 때, 복수의 송신 장치 중 제2의 송신 장치에서의 송신 모드를, 당해 제2의 송신 장치의 출력단을 종단하는 종단 모드로 한다.
본 개시의 한 실시의 형태에 관한 통신 시스템 및 통신 방법에서는, 복수의 송신 장치 중 제1의 송신 장치에서의 송신 모드가 HS 모드로 되어 있을 때, 복수의 송신 장치 중 제2의 송신 장치에서의 송신 모드가, 당해 제2의 송신 장치의 출력단을 종단하는 종단 모드로 되어 있다. 이에 의해, 제1의 송신 장치에서의 송신 모드가 HS 모드로 되어 있을 때, 제2의 송신 장치에서의 전반사가 억제된다. 또한, HS 모드와 LP 모드를 전환하면서 전송을 행할 수가 있다.
도 1은 본 개시의 제1의 실시 형태에 관한 통신 시스템의 개요를 도시하는 도면.
도 2는 도 1의 통신 시스템의 구성의 한 예를 도시하는 도면.
도 3은 도 2의 통신 시스템에서의 모드 제어에 사용되는 3개의 제어 신호의 한 예를 도시하는 도면.
도 4는 도 3의 3개의 제어 신호의 조합에 대응하는 송신 모드의 한 예를 도시하는 도면.
도 5는 2의 통신 시스템에서의 데이터 송신부의 구성의 한 예를 도시하는 도면.
도 6은 5의 PHY-FSM의 기능의 한 예를 도시하는 도면.
도 7은 도 5의 PHY-FSM의 회로의 한 예를 도시하는 도면.
도 8은 도 1의 통신 시스템의 파형의 한 예를 도시하는 도면.
도 9는 도 1의 통신 시스템의 구성의 한 변형례를 도시하는 도면.
도 10은 도 9의 통신 시스템에서의 송신 장치의 구성의 한 예를 도시하는 도면.
도 11은 도 9의 통신 시스템의 파형의 한 예를 도시하는 도면.
도 12는 도 9의 통신 시스템의 파형의 한 변형례를 도시하는 도면.
도 13은 도 1의 통신 시스템의 개요를 도시하는 도면.
도 14는 도 13의 통신 시스템에서의 통과 특성의 한 예를 도시하는 도면.
도 15는 도 13의 통신 시스템에서의 반사 특성의 한 예를 도시하는 도면.
도 16은 도 13의 통신 시스템에서의 아이 다이어그램의 한 예를 도시하는 도면.
도 17은 도 1, 도 9의 통신 시스템에서의 송신 데이터 생성부의 한 변형례를 도시하는 도면.
도 18은 도 17의 송신 데이터 생성부를 구비한 통신 시스템의 파형의 한 예를 도시하는 도면.
도 19는 상기 통신 시스템이 적용되는 스마트폰의 외관 구성의 한 예를 도시하는 도면.
도 20은 상기 통신 시스템이 적용되는 어플리케이션 프로세서의 한 구성례를 도시하는 도면.
도 21은 상기 통신 시스템이 적용되는 이미지 센서의 한 구성례를 도시하는 도면.
도 22는 상기 통신 시스템이 적용되는 차량탑재용 카메라의 설치례를 도시하는 도면.
도 23은 차량탑재용 카메라에 상기 통신 시스템을 적용한 한 구성례를 도시하는 도면.
이하, 본 개시를 실시하기 위한 형태에 관해, 도면을 참조하여 상세히 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 실시의 형태
2. 변형례
3. 적용례
<1. 실시의 형태>
[구성]
본 개시의 한 실시 형태에 관한 통신 시스템(1)에 관해 설명한다. 도 1은, 통신 시스템(1)의 개요를 도시한 것이다. 통신 시스템(1)은, 데이터 신호와 클록 신호의 전송에 적용되는 것이고, 송신 장치(10, 20) 및 수신 장치(30)를 구비하고 있다. 통신 시스템(1)은, 송신 장치(10, 20)와 수신 장치(30)에 걸쳐서, 클록 신호를 전송하는 클록 레인(CL)과, 예를 들면 화상 데이터 등의 데이터 신호를 전송하는 데이터 레인(DL)을 구비하고 있다. 즉, 통신 시스템(1)은, 멀티 포인트 버스 전송을 행할 수가 있도록 되어 있다.
송신 장치(10, 20)는, 송신 디지털 회로와, 송신 아날로그 회로를 갖고 있다. 수신 장치(30)는, 수신 디지털 회로와, 수신 아날로그 회로를 갖고 있다. 송신 디지털 회로와 송신 아날로그 회로의 사이에서는, 예를 들면, 16비트나 8비트의 패럴렐 신호가 전송된다. 또한, 수신 디지털 회로와 수신 아날로그 회로의 사이에서는, 예를 들면, 16비트나 8비트의 패럴렐 신호가 전송된다. 클록 레인(CL)에서, 송신 아날로그 회로와 수신 아날로그 회로의 사이는, 차동의 클록 신호를 전송하는 클록 신호선(51)으로 접속되어 있다. 데이터 레인(DL)에서, 송신 아날로그 회로와 수신 아날로그 회로의 사이는, 차동의 데이터 신호를 전송하는 데이터 신호선(52)으로 접속되어 있다. 클록 신호선(51)은, 차동 신호를 전송하는 한 쌍의 포지티브 신호선(Cp)과 네거티브 신호선(Cn)을 갖고 있다. 데이터 신호선(52)은, 차동 신호를 전송하는 한 쌍의 포지티브 신호선(Dp)과 네거티브 신호선(Dn)을 갖고 있다. 클록 신호선(51) 및 데이터 신호선(52)에는 각각, 예를 들면, 1비트의 시리얼 신호가 전송된다.
송신 장치(10)는, 클록 송신 회로(111)와, 데이터 송신 회로(112)를 갖고 있다. 송신 장치(20)는, 클록 송신 회로(121)와, 데이터 송신 회로(122)를 갖고 있다. 수신 장치(30)는, 클록 수신 회로(131)와, 데이터 수신 회로(132)를 갖고 있다. 클록 레인(CL)에서, 클록 송신 회로(111, 121)와 클록 수신 회로(131)의 사이는, 상술한 클록 신호선(51)으로 접속되어 있다. 데이터 레인(DL)에서, 데이터 송신 회로(112, 122)와 데이터 수신 회로(132)의 사이는, 상술한 데이터 신호선(52)으로 접속되어 있다. 클록 송신 회로(111, 121)는, 클록 신호로서 차동의 클록 신호를 생성하고, 클록 신호선(51)에 출력하는 차동 신호 송신 회로이다. 데이터 송신 회로(112, 122)는, 데이터 신호로서 차동의 데이터 신호를 생성하고, 데이터 신호선(52)에 출력하는 차동 신호 송신 회로이다. 클록 수신 회로(131)는, 클록 신호로서 차동의 클록 신호를, 클록 신호선(51)을 통하여 수신하고, 수신한 차동의 클록 신호에 대해 소정의 처리를 행하는 차동 신호 수신 회로이다. 데이터 수신 회로(132)는, 데이터 신호로서 차동의 데이터 신호를, 데이터 신호선(52)을 통하여 수신하고, 수신한 차동의 데이터 신호에 대해 소정의 처리를 행하는 차동 신호 수신 회로이다. 또한, 클록 송신 장치(111, 121)와 데이터 송신 장치(112, 122)가, 3치(値) 레벨의 신호를 출력하는 3치 신호 송신 회로라도 좋다. 또한, 클록 수신 회로(131)와 데이터 수신 회로(132)가, 3치 신호 수신 회로라도 좋다.
도 2는, 통신 시스템(1)의 구성의 한 예를 도시한 것이다. 도 2에 기재된 통신 시스템(1)은, 도 1에 기재된 통신 시스템(1)을 기능 블록으로 도시한 것이다.
송신 장치(10)는, 클록 레인(CL)에서, 송신 모드 제어부(11)와, 클록 생성부(12)와, 클록 송신부(13)를 갖고 있다. 송신 장치(10)는, 데이터 레인(DL)에서, 송신 데이터 생성부(14)와, 데이터 송신부(15)를 갖고 있다. 송신 모드 제어부(11)는, 상위층부터의 지시(예를 들면, 도 2, 도 3에 도시한 바와 같은 3개의 제어 신호(HSEN, DRVEN, PU_EN))에 따라 전송 모드를 결정한다.
여기서, 제어 신호(HSEN)는, HS 모드의 Enable 및 Disable을 설정하기 위한 신호이다. 제어 신호(DRVEN)는, HS 모드 또는 LP 모드의 Enable 및 Disable을 설정하기 위한 신호이다. 제어 신호(PU_EN)는, PU(PullUp) 모드의 Enable 및 Disable을 설정하기 위한 신호이다. 송신 모드 제어부(11)는, 예를 들면, 도 4에 도시한 바와 같이, 3개의 제어 신호(HSEN, DRVEN, PU_EN))의 조합에 응하여 각종 모드를 설정한다.
예를 들면, (HSEN, DRVEN, PU_EN)=(1, 1, 0)일 때, 송신 모드 제어부(11)는, HS 모드를 설정한다. 또한, 예를 들면, (HSEN, DRVEN, PU_EN)=(0, 1, 0)일 때, 송신 모드 제어부(11)는, LP 모드를 설정한다. 또한, 예를 들면, (HSEN, DRVEN, PU_EN)=(0, 1, 1)일 때, 송신 모드 제어부(11)는, LP 모드에 있어서 또한 PullUp 모드(이하, 「LP 모드+PullUp 모드」라고 칭한다.)를 설정한다. 또한, 예를 들면, (HSEN, DRVEN, PU_EN)=(0, 0, 1)일 때, 송신 모드 제어부(11)는, PullUp 모드를 설정한다. 또한, 예를 들면, (HSEN, DRVEN, PU_EN)=(0, 0, 0)일 때, 송신 모드 제어부(11)는, 하이 임피던스(HiZ) 모드를 설정한다.
PullUp 모드란, 한 쌍의 출력단(40A, 40B)의 전압을 소정의 전압치로 풀업하는 모드를 가리킨다. LP 모드+PullUp 모드란, LP 모드로 설정한 다음, 또한, 한 쌍의 출력단(40A, 40B)의 전압을 소정의 전압치로 풀업하는 모드를 가리킨다. HiZ 모드란, 한 쌍의 출력단(40A, 40B)을 플로팅으로 하는 것을 가리킨다.
송신 모드 제어부(11)는, 또한, 결정한 전송 모드에 응한 제어를 클록 생성부(12) 및 송신 데이터 생성부(14)에 대해 행한다. 클록 생성부(12)는, 송신 모드 제어부(11)의 지시에 따라, 전송 모드에 응한 클록 주파수의 클록 신호를 생성한다. 클록 생성부(12)는, 생성한 클록 신호를 클록 송신부(13) 및 송신 데이터 생성부(14)에 출력한다. 클록 송신부(13)는, 클록 생성부(12)에 의해 생성된 클록 신호를 클록 신호선(51)에 출력한다. 즉, 클록 송신부(13)는, 클록 생성부(12)에 의해 생성된 클록 신호를, 클록 신호선(51)을 통하여, 클록 수신부(31)에 출력한다.
송신 데이터 생성부(14)는, 송신 모드 제어부(11)의 지시에 따라, 입력된 데이터 신호(예를 들면, 고속 송신 데이터(HS-TxData) 또는 저속 송신 데이터(LP-TxData))에 대해, 통신 프로토콜 제어나, 상위층부터 입력된 데이터의 복호화, 제어 커맨드의 삽입, 패럴렐 시리얼 변환 등의 각종 처리를 행하고, 그에 의해 데이터 신호를 생성한다. 송신 데이터 생성부(14)는, 생성한 데이터 신호를 데이터 송신부(15)에 출력한다. 송신 데이터 생성부(14)는, 상기 각종 처리를, 송신 모드 제어부(11)의 지시에 따라 전환한다. 데이터 송신부(15)는, 송신 데이터 생성부(14)에 의해 생성된 데이터 신호를 데이터 신호선에 출력한다. 즉, 데이터 송신부(15)는, 송신 데이터 생성부(14)에 의해 생성된 데이터 신호를, 데이터 신호선을 통하여, 데이터 수신부(32)에 출력한다.
송신 장치(20)는, 클록 레인(CL)에서, 송신 모드 제어부(21)와, 클록 생성부(22)와, 클록 송신부(23)를 갖고 있다. 송신 장치(20)는, 데이터 레인(DL)에서, 송신 데이터 생성부(24)와, 데이터 송신부(25)를 갖고 있다. 송신 모드 제어부(21)는, 상위층부터의 지시(예를 들면, 3개의 제어 신호(HSEN, DRVEN, PU_EN))에 따라 전송 모드를 결정한다. 송신 모드 제어부(21)는, 또한, 결정한 전송 모드에 응한 제어를 클록 생성부(22) 및 송신 데이터 생성부(24)에 대해 행한다. 클록 생성부(22)는, 송신 모드 제어부(21)의 지시에 따라, 전송 모드에 응한 클록 주파수의 클록 신호를 생성한다. 클록 생성부(22)는, 생성한 클록 신호를 클록 송신부(23) 및 송신 데이터 생성부(24)에 출력한다. 클록 송신부(23)는, 클록 생성부(22)에 의해 생성된 클록 신호를 클록 신호선(51)에 출력한다. 즉, 클록 송신부(23)는, 클록 생성부(22)에 의해 생성된 클록 신호를, 클록 신호선(51)을 통하여, 클록 수신부(31)에 출력한다.
송신 데이터 생성부(24)는, 송신 모드 제어부(21)의 지시에 따라, 입력된 데이터 신호(예를 들면, 고속 송신 데이터(HS-TxData) 또는 저속 송신 데이터(LP-TxData))에 대해, 통신 프로토콜 제어나, 상위층부터 입력된 데이터의 복호화, 제어 커맨드의 삽입, 패럴렐 시리얼 변환 등의 각종 처리를 행하고, 그에 의해 데이터 신호를 생성한다. 송신 데이터 생성부(24)는, 생성한 데이터 신호를 데이터 송신부(25)에 출력한다. 송신 데이터 생성부(24)는, 상기 각종 처리를, 송신 모드 제어부(21)의 지시에 따라 전환한다. 데이터 송신부(25)는, 송신 데이터 생성부(24)에 의해 생성된 데이터 신호를 데이터 신호선에 출력한다. 즉, 데이터 송신부(25)는, 송신 데이터 생성부(24)에 의해 생성된 데이터 신호를, 데이터 신호선을 통하여, 데이터 수신부(32)에 출력한다.
수신 장치(30)는, 클록 레인(CL)에서, 클록 수신부(31)를 갖고 있다. 수신 장치(30)는, 데이터 레인(DL)에서, 데이터 수신부(32)와, 수신 데이터 해석부(33)를 갖고 있다. 클록 수신부(31)는, 클록 송신부(13) 또는 클록 송신부(23)가 출력한 클록 신호를, 클록 신호선(51)을 통하여 수신한다. 클록 수신부(31)는, 수신한 클록 신호를 수신 데이터 해석부(33)에 출력한다. 데이터 수신부(32)는, 데이터 송신부(15) 또는 데이터 송신부(25)가 출력한 데이터 신호를, 데이터 신호선(52)을 통하여 수신한다. 데이터 수신부(32)는, 수신한 데이터 신호를 수신 데이터 해석부(33)에 출력한다. 수신 데이터 해석부(33)는, 입력된 클록 신호에 의거하여, 입력된 데이터 신호에 대해, 시리얼 패럴렐 변환이나, 제어 커맨드의 검출, 신호 데이터의 복호화, 통신 프로토콜 제어 등의 각종 처리를 행하고, 그에 의해, 후단에 제공하기 위한 데이터 신호를 생성한다. 수신 데이터 해석부(33)는, 예를 들면, 상기 각종 처리를, 입력된 클록 신호에 응하여 전환한다. 수신 데이터 해석부(33)는, 생성한 데이터 신호(예를 들면, 고속 수신 데이터(HS-RxData) 또는 저속 수신 데이터(LP-RxData))를 후단의 회로에 출력한다.
[데이터 송신부]
도 5는, 통신 시스템(1)에서의 데이터 송신부(15, 25)의 구성의 한 예를 도시한 것이다. 데이터 송신부(15, 25)는, 각각, HS 모드에서의 신호 전송용의 드라이버(HS-TX)와, LP 모드에서의 신호 전송용의 드라이버(LP-TX)와, LP 모드에서의 신호 수신용의 드라이버(LP-RX)를 갖고 있다. 데이터 송신부(15, 25)는, 각각, 또한, 한 쌍의 데이터 신호선(52)에 접속된 한 쌍의 출력단(40A, 40B)의 종단을 온 오프 가능한 종단 저항(RT)과, 한 쌍의 데이터 신호선(52)에 접속된 한 쌍의 출력단(40A, 40B)을 풀업하는 것이 가능한 풀업 저항(PU)을 갖고 있다. 풀업 저항(PU)은, 풀업을 제어하는 제어 신호(PUON)에 의거하여, 풀업 저항의 온 오프를 제어한다. 데이터 송신부(15, 25)는, 각각, 또한, 종단 제어부(PHY-FSM)를 갖고 있다.
드라이버(HS-TX)는, 송신 데이터 생성부(14, 24)로부터의 제어 신호에 의거하여, 송신 데이터 생성부(14, 24)로부터 입력된 저속 송신 데이터(LP-TxData)를, 한 쌍의 출력단(40A, 40B)을 통하여 한 쌍의 데이터 신호선(52)에 출력한다. 드라이버(HS-TX)는, 송신 데이터 생성부(14, 24)로부터의 제어 신호에 의거하여, 송신 데이터 생성부(14, 24)로부터 입력된 저속 송신 데이터(LP-TxData)를, 한 쌍의 출력단(40A, 40B)을 통하여 한 쌍의 데이터 신호선(52)에 출력한다. 종단 제어부(PHY-FSM)는, 한 쌍의 출력단(40A, 40B)의 전압에 의거하여 다른 송신 장치에서의 송신 모드를 검출한다. 종단 제어부(PHY-FSM)에서 검출된 송신 모드의 종류로서는, 예를 들면, LP 모드인 LP-11, LP 모드인 LP-01, 또는, LP 모드인 LP-00 등을 들 수 있다.
종단 제어부(PHY-FSM)는, 또한, 검출한 송신 모드(검출 결과)에 의거하여 종단 저항(RT)의 온 오프를 제어한다. 도 6은, 종단 제어부(PHY-FSM)의 기능의 한 예를 도시한 것이다. 도 7은, 종단 제어부(PHY-FSM)의 회로의 한 예를 도시한 것이다. 종단 제어부(PHY-FSM)는, 예를 들면, LPdata_p 및 LPdata_n에 의거하여, 다른 송신 장치가 LP 모드인 LP-11로 되어 있는 것을 검출하였다고 한다. 이때, 송신 장치(10, 20)는 모두, 스테이트 변동이 정지의 상태로 되어 있다. 종단 제어부(PHY-FSM)는, 예를 들면, 다른 송신 장치가 LP 모드인 LP-11로 되어 있는 것을 검출한 후, LPdata_p 및 LPdata_n에 의거하여, 다른 송신 장치가 LP 모드인 LP-01로 되어 있는 것을 검출하였다고 한다. 이때, 다른 송신 장치는 스테이트를 LP 모드인 LP-11로부터 HS 모드로 천이하는 것을 시작하고 있다. 종단 제어부(PHY-FSM)는, 예를 들면, 다른 송신 장치가 LP 모드인 LP-01로 되어 있는 것을 검출한 후, LPdata_p 및 LPdata_n에 의거하여, 다른 송신 장치가 LP 모드인 LP-00으로 되어 있는 것을 검출하였다고 한다. 이때, 다른 송신 장치는 HS 모드에 들어가는 준비를 행하고 있다. 그래서, 종단 제어부(PHY-FSM)는, 예를 들면, 다른 송신 장치가 LP 모드인 LP-00으로 되어 있는 것을 검출하고 있을 때(LP 모드인 LP-00을 검출하고 있는 사이)에, 제어 신호(RTON)으로서, 종단 저항(RT)을 오프로부터 온으로 전환하는 제어 신호를 종단 저항(RT)에 출력한다. 그러면, 종단 저항(RT)은, 오프로부터 온으로 전환된다.
다른 송신 장치의 모드는, 예를 들면, 한 쌍의 출력단(40A, 40B)의 전압을 소정의 임계치로 판정함에 의해 검출한다. 다른 송신 장치가 HS 모드로의 천이를 시작하고, 그 후 HS 모드로 이행하고, HS 모드를 종료하고 HS 모드로부터 LP 모드로의 천이를 시작하였다고 한다. 이때의 출력단(40A, 40B)의 전압을 소정의 임계치로 검출함으로써 LPdata_p 및 LPdata_n를 생성한다. 종단 제어부(PHY-FSM)는, 이 LPdata_p 및 LPdata_n를 입력 데이터로 하여, 종단 저항(RT)을 온 또는 오프로 전환하는 제어 신호를 종단 저항(RT)에 출력한다. 이에 의해, 종단 저항(RT)은, 온 또는 오프로 전환된다.
도 8은, 통신 시스템(1)의 파형의 한 예를 도시한 것이다. 도 8에 도시한 바와 같이, 송신 장치(10, 20)에서, 데이터 신호선(52)(한 쌍의 포지티브 신호선(Dp)과 네거티브 신호선(Dn))에 대해, HS-TxData, LP-TxData, PullUp를 출력하고 있는 쪽의 송신 장치를 「표(表)」로 표기하고, Hi-Z 모드로 되어 있는 쪽의 송신 장치를 「이(裏)」로 표기하고 있다. 수신 장치(30)는, 송신 장치(10, 20)로부터 교대로 출력된 고속 송신 데이터(HS-TxData)를, 데이터 신호선(52)(한 쌍의 포지티브 신호선(Dp)과 네거티브 신호선(Dn))을 통하여 수신한다. 그때문에, 도 8(C)에 도시한 바와 같이, 수신 장치(30)가, 마치 단일한 송신 장치로부터의 고속 송신 데이터(HS-TxData, LP-TxData)를 수신하고 있는 것처럼 보인다.
여기서, 송신 장치(10, 20) 중 제1의 송신 장치(송신 장치(10))에서의 송신 모드가 HS 모드로 되어 있을 때, 송신 장치(10, 20) 중 제2의 송신 장치(송신 장치(20))에서의 모드 제어부(송신 모드 제어부(24))는, 당해 제2의 송신 장치(송신 장치(20))에서의 송신 모드를, 당해 제2의 송신 장치(송신 장치(20))의 출력단(40A, 40B)을 종단하는 종단 모드로 한다. 한편, 송신 장치(10, 20) 중 제2의 송신 장치(송신 장치(20))에서의 송신 모드가 HS 모드로 되어 있을 때, 송신 장치(10, 20) 중 제1의 송신 장치(송신 장치(10))에서의 모드 제어부(송신 모드 제어부(14))는, 당해 제1의 송신 장치(송신 장치(10))에서의 송신 모드를, 당해 제1의 송신 장치(송신 장치(10))의 출력단(40A, 40B)을 종단하는 종단 모드로 한다.
또한, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)는, 다른 송신 장치(송신 장치(20))의 송신 모드에서 LP-11, LP-01, LP-00(LP-11→LP-01→LP-00)의 일련의 소망하는 천이를 검출한 때에, 종단 저항(RT)을 오프로부터 온으로 한다. 한편, 제2의 송신 장치(송신 장치(20))의 종단 제어부(PHY-FSM)는, 다른 송신 장치(송신 장치(10))의 송신 모드에서 LP-11, LP-01, LP-00의 일련의 소망하는 천이를 검출한 때에, 종단 저항(RT)을 오프로부터 온으로 한다.
또한, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)는, 한 쌍의 출력단(40A, 40B)의 전압을 소정의 임계치로 판정하고, 소망하는 천이를 검출한 때에, 종단 저항(RT)을 오프로부터 온으로 한다. 한편, 제2의 송신 장치(송신 장치(20))의 종단 제어부(PHY-FSM)는, 한 쌍의 출력단(40A, 40B)의 전압을 소정의 임계치로 판정하고, 소망하는 천이를 검출한 때에, 종단 저항(RT)을 오프로부터 온으로 한다.
또한, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)는, 다른 송신 장치(송신 장치(20))에서의 송신 모드가 LP 모드인 LP-11이라고 검출한 때에, 종단 저항(RT)을 온으로부터 오프로 한다. 한편, 제2의 송신 장치(송신 장치(20))의 종단 제어부(PHY-FSM)는, 다른 송신 장치(송신 장치(10))에서의 송신 모드가 LP 모드인 LP-11이라고 검출한 때에, 종단 저항(RT)을 온으로부터 오프로 한다.
또한, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)는, 한 쌍의 출력단(40A, 40B)의 전압이 소정의 임계치를 초과한 것을 검출한 때에, 종단 저항(RT)을 온으로부터 오프로 한다. 한편, 제2의 송신 장치(송신 장치(20))의 종단 제어부(PHY-FSM)는, 한 쌍의 출력단(40A, 40B)의 전압이 소정의 임계치를 초과한 것을 검출한 때에, 종단 저항(RT)을 온으로부터 오프로 한다.
또한, 제1의 송신 장치(송신 장치(10))에서, 송신 모드 제어부(11)는, 송신 모드가 HS 모드로부터 LP 모드로 변위할 때에, 한 쌍의 출력단(40A, 40B)의 전압을 풀업하는 PullUp 모드를 삽입한다. 한편, 제2의 송신 장치(송신 장치(20))에서, 송신 모드 제어부(21)는, 송신 모드가 HS 모드로부터 LP 모드로 변위할 때에 변위한 후에, 한 쌍의 출력단(40A, 40B)의 전압을 풀업하는 PullUp 모드를 삽입한다.
또한, 제1의 송신 장치(송신 장치(10))에서, 모드 제어부(11)는, 종단 모드의 전후에, 한 쌍의 출력단(40A, 40B)의 전압을 하이 임피던스로 하는 HiZ 모드를 삽입한다. 한편, 제2의 송신 장치(송신 장치(20))에서, 모드 제어부(21)는, 종단 모드의 전후에, 한 쌍의 출력단(40A, 40B)의 전압을 하이 임피던스로 하는 HiZ 모드를 삽입한다.
[효과]
다음에, 본 실시의 형태의 통신 시스템(1)의 효과에 관해 설명한다.
근래, 드론, 웨어러블 기기, 자동차, 스마트폰 등에서는, 복수의 카메라를 탑재하는 구성이 급증하고 있다. 복수의 카메라로부터의 화상 데이터를 어플리케이션 프로세서 등에 전송할 때에는, MIPI 얼라이언스가 책정한 C-PHY 규격이나 D-PHY 규격이라는 고속 인터페이스 규격이 적용된다.
그런데, MIPI에서는, 데이터 전송이 포인트 투 포인트 전송이기 때문에, 복수의 카메라에 대응하기 위해서는, 어플리케이션 프로세서측의 핀 수나 전송로 사이즈의 업, 제품 디자인 면에서의 제약 등 과제가 많다. 복수의 카메라에 대응하기 위해서는, 멀티 포인트 버스 전송이 유망하다. 그러나, 종래의 멀티 포인트 버스 전송에서는, 반사 등의 영향으로 파형 품질이 크게 열화되기 때문에, 고속 전송에 맞지 않는다는 문제가 있다.
한편, 본 실시의 형태에서는, 송신 장치(10, 20) 중 제1의 송신 장치(송신 장치(10))에서의 송신 모드가 HS 모드로 되어 있을 때, 송신 장치(10, 20) 중 제2의 송신 장치(송신 장치(20))에서의 송신 모드가, 당해 제2의 송신 장치(송신 장치(20))의 출력단(40A, 40B)을 종단하는 종단 모드로 되어 있다. 이에 의해, 제1의 송신 장치(송신 장치(10))에서의 송신 모드가 HS 모드로 되어 있을 때, 제2의 송신 장치(송신 장치(20))에서의 전반사를 억제할 수 있다. 또한, HS 모드와 LP 모드를 전환하면서 전송을 행할 수가 있다. 그 결과, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 실시의 형태에서는, 데이터 송신부(15, 25)에는, 각각, 데이터 신호선(52)에 접속된 한 쌍의 출력단(40A, 40B)의 종단을 온 오프 가능한 종단 저항(RT)이 마련되어 있다. 또한, 한 쌍의 출력단(40A, 40B)의 전압에 의거하여 다른 송신 장치에서의 송신 모드가 검출되고, 그 검출 결과에 의거하여 종단 저항(RT)의 온 오프가 제어된다. 이에 의해, 제1의 송신 장치(송신 장치(10))에서의 송신 모드가 HS 모드로 되어 있을 때, 제2의 송신 장치(송신 장치(20))에서의 전반사를 억제할 수 있다. 또한, HS 모드와 LP 모드를 전환하면서 전송을 행할 수가 있다. 그 결과, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 실시의 형태에서는, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)에서, 다른 송신 장치(송신 장치(20))의 송신 모드에서 LP-11, LP-01, LP-00의 일련의 소망하는 천이를 검출한 때에, 종단 저항(RT)이 오프로부터 온으로 변한다. 이에 의해, 제1의 송신 장치(송신 장치(10))에서의 송신 모드가 HS 모드로 되어 있을 때, 종단 저항(RT)에 의해, 제2의 송신 장치(송신 장치(20))에서의 전반사가 억제된다. 그 결과, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 실시의 형태에서는, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)에서, 한 쌍의 출력단(40A, 40B)을 소정의 임계치로 판정하고, 소망하는 천이를 검출한 때에, 종단 저항(RT)이 오프로부터 온으로 변한다. 이에 의해, 제1의 송신 장치(송신 장치(10))에서의 송신 모드가 HS 모드로 되어 있을 때, 종단 저항(RT)에 의해, 제2의 송신 장치(송신 장치(20))에서의 전반사를 억제할 수 있다. 그 결과, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 실시의 형태에서는, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)에서, 다른 송신 장치(송신 장치(20))에서의 송신 모드가 LP 모드인 LP-11이라고 검출된 때에, 종단 저항(RT)이 온으로부터 오프로 변한다. 이에 의해, HS 모드와 LP 모드를 전환하면서 전송을 행할 수가 있다. 그 결과, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 실시의 형태에서는, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)에서, 한 쌍의 출력단(40A, 40B)의 전압이 소정의 임계치를 초과한 것이 검출된 때에, 종단 저항(RT)이 온으로부터 오프로 변한다. 이에 의해, HS 모드와 LP 모드를 전환하면서 전송을 행할 수가 있다. 그 결과, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 실시의 형태에서는, 제1의 송신 장치(송신 장치(10))에서, 송신 모드 제어부(11)는, 송신 모드가 HS 모드로부터 LP 모드로 변위할 때에, 한 쌍의 출력단(40A, 40B)의 전압을 풀업하는 PullUp 모드가 삽입된다. 이에 의해, 송신 장치(10)와 송신 장치(20)를 서로 전환하면서, 전송을 행할 때에, LP 모드인 LP-11 구간이 서로 겹쳐서, 의도하지 않은 불필요 전류가 흐를 가능성을 저감할 수 있다. 그 결과, HS 모드와 LP 모드를 전환하면서 전송을 행할 수가 있다. 따라서, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 실시의 형태에서는, 제1의 송신 장치(송신 장치(10))에서, 모드 제어부(11)는, 종단 모드의 전후에, 한 쌍의 출력단(40A, 40B)의 전압을 하이 임피던스로 하는 HiZ 모드가 삽입된다. 제1의 송신 장치는, 제2의 송신 장치가 HS 모드 전송 및 LP 모드 전송을 행할 때에 HiZ 모드가 된다. 또한 제2의 송신 장치는, 제1의 송신 장치가 HS 모드 전송 및 LP 모드 전송을 행할 때에 HiZ 모드가 된다. 이와 같이, 제1의 송신 장치와 제2의 송신 장치에서 HS 모드·LP 모드와 HiZ 모드를 배타적으로 사용함으로써, 멀티 포인트 버스 전송로를, 제1의 송신 장치와 제2의 송신 장치에서 시분할로 사용하는 것이 실현될 수 있다. 따라서, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 실시의 형태에서는, 3개의 제어 신호(HSEN, DRVEN, PU_EN)의 조합에 의거하여, 전송 모드(HS 모드, LP 모드, 풀업 모드, 하이 임피던스 모드)가 결정된다. 이에 의해, 간단한 제어 방법으로, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
<2. 변형례>
(변형례 A)
도 9는, 상기 실시의 형태의 통신 시스템(1)의 구성의 한 변형례를 도시한 것이다. 상기 실시의 형태의 통신 시스템(1)에서, 송신 장치가 3개 이상, 마련되어 있어도 좋다. 본 변형례에 관한 통신 시스템(1)은, 예를 들면, 도 9에 도시한 바와 같이, 송신 장치(10, 20, 40) 및 수신 장치(30)를 구비하고 있다. 통신 시스템(1)은, 송신 장치(10, 20, 40)와 수신 장치(30)에 걸쳐서, 클록 신호를 전송하는 클록 레인(CL)과, 예를 들면 화상 데이터 등의 데이터 신호를 전송하는 데이터 레인(DL)을 구비하고 있다. 즉, 통신 시스템(1)은, 멀티 포인트 버스 전송을 행할 수가 있도록 되어 있다.
송신 장치(40)는, 송신 장치(10, 20)와 마찬가지로 송신 디지털 회로와, 송신 아날로그 회로를 갖고 있다. 송신 디지털 회로와 송신 아날로그 회로의 사이에서는, 예를 들면, 16비트나 8비트의 패럴렐 신호가 전송된다. 또한, 수신 디지털 회로와 수신 아날로그 회로의 사이에서는, 예를 들면, 16비트나 8비트의 패럴렐 신호가 전송된다. 클록 레인(CL)에서, 송신 아날로그 회로와 수신 아날로그 회로의 사이는, 차동의 클록 신호를 전송하는 클록 신호선(51)으로 접속되어 있다. 데이터 레인(DL)에서, 송신 아날로그 회로와 수신 아날로그 회로의 사이는, 차동의 데이터 신호를 전송하는 데이터 신호선(52)으로 접속되어 있다. 클록 신호선(51)은, 차동 신호를 전송하는 한 쌍의 포지티브 신호선(Cp)과 네거티브 신호선(Cn)을 갖고 있다. 데이터 신호선(52)은, 차동 신호를 전송하는 한 쌍의 포지티브 신호선(Dp)과 네거티브 신호선(Dn)을 갖고 있다. 클록 신호선(51) 및 데이터 신호선(52)에는 각각, 예를 들면, 1비트의 시리얼 신호가 전송된다.
송신 장치(40)는, 예를 들면, 송신 장치(20)와 마찬가지로 클록 송신 회로(121)와, 데이터 송신 회로(122)를 갖고 있다. 클록 레인(CL)에서, 클록 송신 회로(111, 121)와 클록 수신 회로(131)의 사이는, 상술한 클록 신호선(51)으로 접속되어 있다. 데이터 레인(DL)에서, 데이터 송신 회로(112, 122)와 데이터 수신 회로(132)의 사이는, 상술한 데이터 신호선(52)으로 접속되어 있다. 클록 송신 회로(111, 121)는, 클록 신호로서 차동의 클록 신호를 생성하고, 클록 신호선(51)에 출력하는 차동 신호 송신 회로이다. 데이터 송신 회로(112, 122)는, 데이터 신호로서 차동의 데이터 신호를 생성하고, 데이터 신호선(52)에 출력하는 차동 신호 송신 회로이다. 클록 수신 회로(131)는, 클록 신호로서 차동의 클록 신호를, 클록 신호선(51)을 통하여 수신하고, 수신한 차동의 클록 신호에 대해 소정의 처리를 행하는 차동 신호 수신 회로이다. 데이터 수신 회로(132)는, 데이터 신호로서 차동의 데이터 신호를, 데이터 신호선(52)을 통하여 수신하고, 수신한 차동의 데이터 신호에 대해 소정의 처리를 행하는 차동 신호 수신 회로이다. 또한, 클록 송신 장치(111, 121)와 데이터 송신 장치(112, 122)가, 3치 레벨의 신호를 출력하는 3치 신호 송신 회로라도 좋다. 또한, 클록 수신 회로(131)와 데이터 수신 회로(132)가, 3치 신호 수신 회로라도 좋다.
송신 장치(40)는, 클록 레인(CL)에서, 예를 들면, 도 10에 도시한 바와 같이, 송신 모드 제어부(41)와, 클록 생성부(42)와, 클록 송신부(43)를 갖고 있다. 송신 장치(40)는, 데이터 레인(DL)에서, 예를 들면, 도 10에 도시한 바와 같이, 송신 데이터 생성부(44)와, 데이터 송신부(45)를 갖고 있다. 송신 모드 제어부(41)는, 상위층부터의 지시(예를 들면, 3개의 제어 신호(HSEN, DRVEN, PU_EN))에 따라 전송 모드를 결정한다. 송신 모드 제어부(41)는, 또한, 결정한 전송 모드에 응한 제어를 클록 생성부(42) 및 송신 데이터 생성부(44)에 대해 행한다. 클록 생성부(42)는, 송신 모드 제어부(41)의 지시에 따라, 전송 모드에 응한 클록 주파수의 클록 신호를 생성한다. 클록 생성부(42)는, 생성한 클록 신호를 클록 송신부(43) 및 송신 데이터 생성부(44)에 출력한다. 클록 송신부(43)는, 클록 생성부(42)에 의해 생성된 클록 신호를 클록 신호선(51)에 출력한다. 즉, 클록 송신부(43)는, 클록 생성부(22)에 의해 생성된 클록 신호를, 클록 신호선(51)을 통하여, 클록 수신부(31)에 출력한다.
송신 데이터 생성부(44)는, 송신 모드 제어부(41)의 지시에 따라, 입력된 데이터 신호(예를 들면, 고속 송신 데이터(HS-TxData) 또는 저속 송신 데이터(LP-TxData))에 대해, 통신 프로토콜 제어나, 상위층부터 입력된 데이터의 복호화, 제어 커맨드의 삽입, 패럴렐 시리얼 변환 등의 각종 처리를 행하고, 그에 의해 데이터 신호를 생성한다. 송신 데이터 생성부(44)는, 생성한 데이터 신호를 데이터 송신부(45)에 출력한다. 송신 데이터 생성부(44)는, 상기 각종 처리를, 송신 모드 제어부(41)의 지시에 따라 전환한다. 데이터 송신부(45)는, 송신 데이터 생성부(44)에 의해 생성된 데이터 신호를 데이터 신호선에 출력한다. 즉, 데이터 송신부(45)는, 송신 데이터 생성부(44)에 의해 생성된 데이터 신호를, 데이터 신호선을 통하여, 데이터 수신부(32)에 출력한다. 데이터 송신부(45)는, 예를 들면, 도 5에 도시한 바와 같은 데이터 송신부(11, 25)와 동일한 구성으로 되어 있다.
도 11은, 본 변형례에 관한 통신 시스템(1)의 파형의 한 예를 도시한 것이다. 송신 장치(10, 20, 40)는, 도 11에 도시한 바와 같이, 데이터 신호선(42)(한 쌍의 포지티브 신호선(Dp)과 네거티브 신호선(Dn))에 대해, 고속 송신 데이터(HS-TxData) 및 저속 송신 데이터(LP-TxData)를 순차적으로 출력한다. 또한, 도 11에서는, HS-TxData, LP-TxData, PullUp를 출력하고 있는 쪽의 송신 장치를 「표」로 표기하고, HiZ 모드로 되어 있는 쪽의 송신 장치를 「이」로 표기하고 있다. 수신 장치(30)는, 송신 장치(10, 20, 40)로부터 순차적으로 출력된 고속 송신 데이터(HS-TxData) 및 저속 송신 데이터(LP-TxData)를, 데이터 신호선(42)(한 쌍의 포지티브 신호선(Dp)과 네거티브 신호선(Dn))을 통하여 수신한다. 그때문에, 도 11(C)에 도시한 바와 같이, 수신 장치(30)가, 마치 단일한 송신 장치로부터의 HS-TxData, LP-TxData를 수신하고 있는 것처럼 보인다.
여기서, 송신 장치(10, 20, 40) 중 제1의 송신 장치(송신 장치(10))에서의 송신 모드가 HS 모드로 되어 있을 때, 송신 장치(10, 20, 40) 중 제2의 송신 장치(송신 장치(20)) 및 제3의 송신 장치(송신 장치(40))에서의 모드 제어부(송신 모드 제어부(24), 44)는, 당해 제2의 송신 장치(송신 장치(20)) 및 제3의 송신 장치(송신 장치(40))에서의 송신 모드를, 당해 제2의 송신 장치(송신 장치(20)) 및 제3의 송신 장치(송신 장치(40))의 출력단(40A, 40B)을 종단하는 종단 모드로 한다. 또한, 송신 장치(10, 20, 40) 중 제2의 송신 장치(송신 장치(20))에서의 송신 모드가 HS 모드로 되어 있을 때, 송신 장치(10, 20, 40) 중 제1의 송신 장치(송신 장치(10)) 및 제3의 송신 장치(송신 장치(40))에서의 모드 제어부(송신 모드 제어부(14))는, 당해 제1의 송신 장치(송신 장치(10)) 및 제3의 송신 장치(송신 장치(40))에서의 송신 모드를, 당해 제1의 송신 장치(송신 장치(10)) 및 제3의 송신 장치(송신 장치(40))의 출력단(40A, 40B)을 종단하는 종단 모드로 한다. 또한, 송신 장치(10, 20, 40) 중 제3의 송신 장치(송신 장치(40))에서의 송신 모드가 HS 모드로 되어 있을 때, 송신 장치(10, 20, 40) 중 제1의 송신 장치(송신 장치(10)) 및 제2의 송신 장치(송신 장치(20))에서의 모드 제어부(송신 모드 제어부(14))는, 당해 제1의 송신 장치(송신 장치(10)) 및 제2의 송신 장치(송신 장치(20))에서의 송신 모드를, 당해 제1의 송신 장치(송신 장치(10)) 및 제2의 송신 장치(송신 장치(20))의 출력단(40A, 40B)을 종단하는 종단 모드로 한다.
또한, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)는, 다른 송신 장치(송신 장치(20, 40))의 송신 모드에서 LP-11, LP-01, LP-00의 일련의 소망하는 천이를 검출한 때에, 종단 저항(RT)을 오프로부터 온으로 한다. 또한, 제2의 송신 장치(송신 장치(20))의 종단 제어부(PHY-FSM)는, 다른 송신 장치(송신 장치(10, 40))의 송신 모드에서 LP-11, LP-01, LP-00의 일련의 소망하는 천이를 검출한 때에, 종단 저항(RT)을 오프로부터 온으로 한다. 또한, 제3의 송신 장치(송신 장치(40))의 종단 제어부(PHY-FSM)는, 다른 송신 장치(송신 장치(10, 20))의 송신 모드에서 LP-11, LP-01, LP-00의 일련의 소망하는 천이를 검출한 때에, 종단 저항(RT)을 오프로부터 온으로 한다.
또한, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)는, 한 쌍의 출력단(40A, 40B)의 전압을 소정의 임계치로 판정하고, 소망하는 천이를 검출한 때에, 종단 저항(RT)을 오프로부터 온으로 한다. 또한, 제2의 송신 장치(송신 장치(20))의 종단 제어부(PHY-FSM)는, 한 쌍의 출력단(40A, 40B)의 전압을 소정의 임계치로 판정하고, 소망하는 천이를 검출한 때에, 종단 저항(RT)을 오프로부터 온으로 한다. 또한, 제3의 송신 장치(송신 장치(40))의 종단 제어부(PHY-FSM)는, 한 쌍의 출력단(40A, 40B)의 전압을 소정의 임계치로 판정하고, 소망하는 천이를 검출한 때에, 종단 저항(RT)을 오프로부터 온으로 한다.
또한, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)는, 다른 송신 장치(송신 장치(20, 40))의 송신 모드에서 LP-11, LP-01, LP-00의 일련의 소망하는 천이를 검출한 때에, 종단 저항(RT)을 온으로부터 오프로 한다. 또한, 제2의 송신 장치(송신 장치(20))의 종단 제어부(PHY-FSM)는, 다른 송신 장치(송신 장치(10, 40))의 송신 모드에서 LP-11, LP-01, LP-00의 일련의 소망하는 천이를 검출한 때에, 종단 저항(RT)을 온으로부터 오프로 한다. 또한, 제3의 송신 장치(송신 장치(40))의 종단 제어부(PHY-FSM)는, 다른 송신 장치(송신 장치(10, 20))의 송신 모드에서 LP-11, LP-01, LP-00의 일련의 소망하는 천이를 검출한 때에, 종단 저항(RT)을 온으로부터 오프로 한다.
또한, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)는, 한 쌍의 출력단(40A, 40B)의 전압을 소정의 임계치로 판정하고, 소망하는 천이를 검출한 때에, 종단 저항(RT)을 온으로부터 오프로 한다. 또한, 제2의 송신 장치(송신 장치(20))의 종단 제어부(PHY-FSM)는, 한 쌍의 출력단(40A, 40B)의 전압을 소정의 임계치로 판정하고, 소망하는 천이를 검출한 때에, 종단 저항(RT)을 온으로부터 오프로 한다. 또한, 제3의 송신 장치(송신 장치(40))의 종단 제어부(PHY-FSM)는, 한 쌍의 출력단(40A, 40B)의 전압을 소정의 임계치로 판정하고, 소망하는 천이를 검출한 때에, 종단 저항(RT)을 온으로부터 오프로 한다.
또한, 제1의 송신 장치(송신 장치(10))에서, 송신 모드 제어부(11)는, 송신 모드가 HS 모드로부터 LP 모드로 변위할 때에, 한 쌍의 출력단(40A, 40B)의 전압을 풀업하는 PullUp 모드를 삽입한다. 또한, 제2의 송신 장치(송신 장치(20))에서, 송신 모드 제어부(21)는, 송신 모드가 HS 모드로부터 LP 모드로 변위할 때에, 한 쌍의 출력단(40A, 40B)의 전압을 풀업하는 PullUp 모드를 삽입한다. 또한, 제3의 송신 장치(송신 장치(40))에서, 송신 모드 제어부(41)는, 송신 모드가 HS 모드로부터 LP 모드로 변위할 때에, 한 쌍의 출력단(40A, 40B)의 전압을 풀업하는 PullUp 모드를 삽입한다.
또한, 제1의 송신 장치(송신 장치(10))에서, 모드 제어부(11)는, 종단 모드의 전후에, 한 쌍의 출력단(40A, 40B)의 전압을 하이 임피던스로 하는 HiZ 모드를 삽입한다. 또한, 제2의 송신 장치(송신 장치(20))에서, 모드 제어부(21)는, 종단 모드의 전후에, 한 쌍의 출력단(40A, 40B)의 전압을 하이 임피던스로 하는 HiZ 모드를 삽입한다. 또한, 제3의 송신 장치(송신 장치(40))에서, 모드 제어부(41)는, 종단 모드의 전후에, 한 쌍의 출력단(40A, 40B)의 전압을 하이 임피던스로 하는 HiZ 모드를 삽입한다.
[효과]
다음에, 본 변형례에 관한 통신 시스템(1)의 효과에 관해 설명한다.
본 변형례에서는, 송신 장치(10, 20, 40) 중 제1의 송신 장치(송신 장치(10))에서의 송신 모드가 HS 모드로 되어 있을 때, 송신 장치(10, 20, 40) 중 제2의 송신 장치(송신 장치(20)) 및 제3의 송신 장치(송신 장치(40))에서의 송신 모드가, 당해 제2의 송신 장치(송신 장치(20)) 및 제3의 송신 장치(송신 장치(40))의 출력단(40A, 40B)을 종단하는 종단 모드로 되어 있다. 이에 의해, 제1의 송신 장치(송신 장치(10))에서의 송신 모드가 HS 모드로 되어 있을 때, 제2의 송신 장치(송신 장치(20)) 및 제3의 송신 장치(송신 장치(40))에서의 전반사가 억제된다. 또한, HS 모드와 LP 모드를 전환하면서 전송을 행할 수가 있다. 그 결과, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 변형례에서는, 데이터 송신부(15, 25, 45)에는, 각각, 한 쌍의 데이터 신호선(42)에 접속된 한 쌍의 출력단(40A, 40B)의 종단을 온 오프 가능한 종단 저항(RT)이 마련되어 있다. 또한, 한 쌍의 출력단(40A, 40B)의 전압에 의거하여 다른 송신 장치에서의 송신 모드가 검출되고, 그 검출 결과에 의거하여 종단 저항(RT)의 온 오프가 제어된다. 이에 의해, 제1의 송신 장치(송신 장치(10))에서의 송신 모드가 HS 모드로 되어 있을 때, 제2의 송신 장치(송신 장치(20)) 및 제3의 송신 장치(송신 장치(40))에서의 전반사가 억제된다. 또한, HS 모드와 LP 모드를 전환하면서 전송을 행할 수가 있다. 그 결과, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 변형례에서는, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)에서, 다른 송신 장치(송신 장치(20, 40))의 송신 모드에서 LP-11, LP-01, LP-00의 일련의 소망하는 천이를 검출된 때에, 종단 저항(RT)이 오프로부터 온으로 변한다. 이에 의해, 제1의 송신 장치(송신 장치(10))에서의 송신 모드가 HS 모드로 되어 있을 때, 종단 저항(RT)에 의해, 제2의 송신 장치(송신 장치(20)) 및 제3의 송신 장치(송신 장치(40))에서의 전반사가 억제된다. 그 결과, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 변형례에서는, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)에서, 한 쌍의 출력단(40A, 40B)의 전압을 소정의 임계치로 판정하고, 소망하는 천이를 검출한 때에, 종단 저항(RT)이 오프로부터 온으로 변한다. 이에 의해, 제1의 송신 장치(송신 장치(10))에서의 송신 모드가 HS 모드로 되어 있을 때, 종단 저항(RT)에 의해, 제2의 송신 장치(송신 장치(20)) 및 제3의 송신 장치(송신 장치(40))에서의 전반사가 억제된다. 그 결과, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 변형례에서는, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)에서, 다른 송신 장치(송신 장치(20, 40))에서의 송신 모드가 LP 모드인 LP-11이라고 검출된 때에, 종단 저항(RT)이 온으로부터 오프로 변한다. 이에 의해, HS 모드와 LP 모드를 전환하면서 전송을 행할 수가 있다. 그 결과, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 변형례에서는, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)에서, 한 쌍의 출력단(40A, 40B)의 전압이 소정의 임계치를 초과한 것이 검출된 때에, 종단 저항(RT)이 온으로부터 오프로 변한다. 이에 의해, HS 모드와 LP 모드를 전환하면서 전송을 행할 수가 있다. 그 결과, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 변형례에서는, 제1의 송신 장치(송신 장치(10))에서, 송신 모드 제어부(11)는, 송신 모드가 HS 모드로부터 LP 모드로 변위할 때에, 한 쌍의 출력단(40A, 40B)의 전압을 풀업하는 PullUp 모드가 삽입된다. 이에 의해, 송신 장치(10), 송신 장치(20) 및 송신 장치(40)를 순차적으로 전환하면서, 전송을 행할 때에, LP 모드인 LP-11 구간이 서로 겹쳐서, 의도하지 않은 불필요 전류가 흐를 가능성을 저감할 수 있다. 그 결과, HS 모드와 LP 모드를 전환하면서 전송을 행할 수가 있다. 따라서, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 변형례에서는, 제1의 송신 장치(송신 장치(10))에서, 모드 제어부(11)는, 종단 모드의 전후에, 한 쌍의 출력단(40A, 40B)의 전압을 하이 임피던스로 하는 HiZ 모드가 삽입된다. 제1의 송신 장치는, 제2의 송신 장치 또는 제3의 송신 장치가 HS 모드 전송 및 LP 모드 전송을 행할 때에 HiZ 모드가 된다. 또한 제2의 송신 장치는, 제1의 송신 장치 또는 제3의 송신 장치가 HS 모드 전송 및 LP 모드 전송을 행할 때에 HiZ 모드가 된다. 제3의 송신 장치는, 제1의 송신 장치 또는 제2의 송신 장치가 HS 모드 전송 및 LP 모드 전송을 행할 때에 HiZ 모드가 된다. 이와 같이, 제1의 송신 장치, 제2의 송신 장치, 제3의 송신 장치에서 HS 모드·LP 모드와 HiZ 모드를 배타적으로 사용함으로써, 멀티 포인트 버스 전송로를 제1의 송신 장치, 제2의 송신 장치, 제3의 송신 장치에서 시분할로 사용하는 것이 실현될 수 있다. 따라서, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 변형례에서는, 3개의 제어 신호(HSEN, DRVEN, PU_EN)의 조합에 의거하여, 전송 모드(HS 모드, LP 모드, 풀업 모드, 하이 임피던스 모드)가 결정된다. 이에 의해, 간단한 제어 방법으로, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
(변형례 B)
도 12는, 상기 변형례 A에 관한 통신 시스템(1)의 파형의 한 변형례를 도시한 것이다. 본 변형례에서는, 송신 장치(40)로부터는, 고속 송신 데이터(HS-TxData) 및 저속 송신 데이터(LP-TxData)가 출력되지 않고, 송신 장치(40)는, 예를 들면, 도 12(C)에 도시한 바와 같이, HS 모드 및 LP 모드 이외의 모드(구체적으로는, 하이 임피던스 모드)로 되어 있다. 그때문에, 본 변형례에서는, 수신 장치(30)는, 예를 들면, 도 12(D)에 도시한 바와 같이, 송신 장치(10, 20)로부터 교대로 출력된 고속 송신 데이터(HS-TxData) 및 저속 송신 데이터(LP-TxData)를, 데이터 신호선(52)(한 쌍의 포지티브 신호선(Dp)과 네거티브 신호선(Dn))을 통하여 수신한다. 이와 같이, 복수의 송신 장치 중 일부의 송신 장치가 HS 모드 및 LP 모드 이외의 모드(구체적으로는, 하이 임피던스 모드)로 되어 있는 경우라도, 상기 실시의 형태와 마찬가지로 효과를 얻을 수 있다.
(변형례 C)
도 13은, 상기 실시의 형태에 관한 통신 시스템(1)의 회로 구성의 한 예를 도시한 것이다. 상기 실시의 형태에 관한 통신 시스템(1)은, 예를 들면, 도 13에 도시한 바와 같이, 송신 장치(10)로서의 송신 장치(TX1)와, 송신 장치(20)로서의 송신 장치(TX2)와, 수신 장치(30)로서의 수신 장치(RX)를 구비하고 있어도 좋다. 상기 실시의 형태에 관한 통신 시스템(1)은, 또한, 예를 들면, 도 13에 도시한 바와 같이, 각 송신 장치(TX1, TX2)와, 수신 장치(RX)를 서로 접속하는 전송로(P)를 구비하고 있어도 좋다.
전송로(P)는, 도중(途中)에 3개로 분기되어 있고, 분기점(Hp, Hn)을 갖고 있다. 분기의 하나인 전송로(P1)는, 송신 장치(TX1)와, 분기점(Hp, Hn)을 서로 접속하고 있다. 전송로(P1)는, 차동 신호를 전송하는 한 쌍의 신호선(P1p, P1n)에 의해 구성되어 있다. 신호선(P1p)은, 분기점(Hp)에 접속되어 있고, 신호선(P1n)은, 분기점(Hn)에 접속되어 있다. 송신 장치(TX1)의, 각 신호선(P1p, P1n)에 대해 종단 저항(RT/2)이 마련되어 있다.
분기의 하나인 전송로(P2)는, 송신 장치(TX2)와, 분기점(Hp, Hn)을 서로 접속하고 있다. 전송로(P2)는, 차동 신호를 전송하는 한 쌍의 신호선(P2p, P2n)에 의해 구성되어 있다. 신호선(P2p)은, 분기점(Hp)에 접속되어 있고, 신호선(P2n)은, 분기점(Hn)에 접속되어 있다. 송신 장치(TX2)의, 각 신호선(P2p, P2n)에 대해 종단 저항(RT/2)이 마련되어 있다.
분기의 하나인 전송로(P3)는, 수신 장치(RX)와, 분기점(Hp, Hn)을 서로 접속하고 있다. 전송로(P3)는, 차동 신호를 전송하는 한 쌍의 신호선(P3p, P3n)에 의해 구성되어 있다. 신호선(P3p)은, 분기점(Hp)에 접속되어 있고, 신호선(P3n)은, 분기점(Hn)에 접속되어 있다. 수신 장치(RX)의, 각 신호선(P3p, P3n)에 대해 종단 저항(RT/2)이 마련되어 있다.
각 신호선(P1p, P2p, P3p)은, 분기점(Hp)의 근방에 저항 소자(R)를 갖고 있고, 또한, 각 신호선(P1n, P2n, P3n)도, 분기점(Hn)의 근방에도 저항 소자(R)를 갖고 있다. 여기서, 각 신호선(P1p, P1n, P2p, P2n, P3p, P3n)의 특성 임피던스를 Z0로 하고, 각 송신 장치(TX1, TX2)의, 각 신호선(P1p, P1n, P2p, P2n)에 대한 종단 저항을 RT/2로 하고, 수신 장치(RX)의, 각 신호선(P3p, P3n)에 대한 종단 저항을 RT/2로 하면, 저항 소자(R)는, 이하의 식(1)로 표시되는 저항치를 갖고 있다.
R=((분지수-1)×Z0-RT/2/)분지수 … (1)
특성 임피던스(Z0)가 50옴으로 되어 있고, 종단 저항(RT/2)이 100/2=50옴으로 되어 있을 때, 저항 소자(R)는, 16.7옴으로 되어 있다. 이때, 각 신호선(P1p, P1n, P2p, P2n, P3p, P3n)은, 송신 장치(TX1, TX2) 및 수신 장치(RX)의 어느 포트로부터 보아도, 50옴(RS)으로 되어 있어서, 임피던스 정합(整合)이 취하여진 전송로로 되어 있다.
각 저항 소자(R)는, 반사에 의한 전송 특성의 열화를 억제하기 위해, 극력, 분기점(Hp, Hn)의 근방에 배치된다. 또한, 전송로(P)의 레인 내 스큐 특성의 열화를 억제하기 위해, 신호선(P1p)과 신호선(P1n)의 배선 패턴이 극력, 근사 레이아웃이 되도록, 신호선(P1p, P1n)이 배치된다. 마찬가지로, 신호선(P2p)과 신호선(P2n)의 배선 패턴이 극력, 근사 레이아웃이 되도록, 신호선(P2p, P2n)이 배치된다. 마찬가지로, 신호선(P3p)과 신호선(P3n)의 배선 패턴이 극력, 근사 레이아웃이 되도록, 신호선(P3p, P3n)이 배치된다. 또한, 전송로(P)의 레인끼리의 스큐 특성의 열화를 억제하기 위해, 서로 다른 레인끼리의 배선 패턴이 극력, 근사 레이아웃이 되도록, 각 신호선(P1p, P1n, P2p, P2n, P3p, P3n)이 배치된다.
통신 시스템(1)에서는, 송신 장치(TX1)가 신호를 출력할 때는, 예를 들면, 도 13에 도시한 바와 같이, 송신 장치(TX2)의 출력은 정지되고, 또한, 송신 장치(TX2)는 차동 종단된다. 마찬가지로, 통신 시스템(1)에서는, 송신 장치(TX2)가 신호를 출력할 때는, 송신 장치(TX1)의 출력은 정지되고, 또한, 송신 장치(TX1)는 차동 종단된다.
도 14는, 통신 시스템(1)에서의 통과 특성의 한 예를 도시한 것이다. 도 15는, 통신 시스템(1)에서의 반사 특성의 한 예를 도시한 것이다. 도 16은, 통신 시스템(1)에서의 아이 다이어그램의 한 예를 도시한 것이다. 도 14에서, 2개의 파형 중 하측의 파형은, 송신 장치(TX1, TX2)측에서 본 때의 통과 특성의 결과이고, 2개의 파형 중 상측의 파형은, 수신 장치(RX)측에서 본 때의 통과 특성의 결과이다. 도 15에서는, 송신 장치(TX1, TX2)측에서 본 때의 반사 특성의 결과와, 수신 장치(RX)측에서 본 때의 반사 특성의 결과가 서로 겹쳐져 있다.
도 14에서는, 1㎓ 부근의 신호 레벨이 -5dB로 되어 있다. 이것은, 저항 소자(R)가 삽입됨에 의해, 신호 레벨이 약 반분까지 내려간 것을 의미하고 있다. 또한, 도 15에서는, 1㎓ 부근의 신호 레벨이 -15dB로 되어 있다. 도 16에서는, 아이 다이어그램의 눈이, 또렷이 열려 있다.
본 변형례에서는, 전송로(P)에서, 3분기된 분기점(Hp, Hn)이 마련되고, 3분기된 분기점(Hp, Hn)에서, 신호선마다 저항 소자(R)가 마련되어 있다. 이와 같이, 본 변형례에서는, 매우 간단한 구성으로 전송로(P)에 분기를 설치하는 것만으로, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 변형례에서는, 전송로(P)에 마련한 각 저항 소자(R)가, 상기한 식(1)로 표시되는 저항치를 갖고 있다. 이에 의해, 각 신호선(P1p, P1n, P2p, P2n, P3p, P3n)은, 송신 장치(TX1, TX2) 및 수신 장치(RX)의 어느 포트로부터 보아도, 50옴(RS)으로 되어 있고, 임피던스 정합이 취하여진 전송로가 된다. 따라서, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
또한, 본 변형례에서는, 신호를 출력하지 않는 송신 장치(예를 들면, 송신 장치(TX2))가 차동 종단된다. 이에 의해, 신호를 출력하지 않는 송신 장치가 해방단에 되어 있는 경우에 비하여, 전송로(P)상의 노이즈를 저감할 수 있다. 따라서, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
(변형례 D)
도 17은, 상기 실시의 형태 및 변형례 A, B, C에서의 송신 데이터 생성부(15, 25, 45)의 회로의 한 변형례를 도시한 것이다. 본 변형례에서는, 송신 데이터 생성부(15, 25, 45)에서, 드라이버(LP-TX), 드라이버(LP-RX) 및 풀업 저항(PU)이 생략되어 있다. 본 변형례에서는, 송신 데이터 생성부(15, 25, 45)는, 각각, 드라이버(HS-TX)와, 종단 저항(RT)과, 풀업·풀다운 저항(PU/PD)과, 콤퍼레이터(CMP1, CMP2)를 갖고 있다.
풀업·풀다운 저항(PU/PD)은, 포지티브 신호선(Dp)에 접속된 풀다운하는 것이 가능한 풀다운 저항과, 네거티브 신호선(Dn)에 접속된 풀업하는 것이 가능한 풀업 저항을 포함하여 구성되어 있다. 풀업·풀다운 저항(PU/PD)은, 풀업·풀다운을 제어하는 제어 신호(PUPDON)에 의거하여, 풀다운 저항 및 풀업 저항의 온 오프를 제어한다. 콤퍼레이터(CMP1)는, 포지티브 신호선(Dp)의 전압과, 임계치(Vth)와의 대비 결과를 종단 제어부(PHY-FSM)에 출력한다. 콤퍼레이터(CMP2)는, 네거티브 신호선(Dn)의 전압과, 임계치(Vth)와의 대비 결과를 종단 제어부(PHY-FSM)에 출력한다. 콤퍼레이터(CMP1, CMP2)는, 1치(値)의 임계치(Vth)로 판정한 2개의 LP-RX의 출력을, 2비트 신호로서 후단의 PHY-FSM에 입력한다.
도 18은, 도 17의 송신 데이터 생성부(15, 25)를 구비한 통신 시스템(1)의 파형의 한 예를 도시한 것이다. 본 변형례에서는, 송신 장치(10, 20)는, 도 18에 도시한 바와 같이, 데이터 신호선(52)(한 쌍의 포지티브 신호선(Dp)과 네거티브 신호선(Dn))에 대해, 고속 송신 데이터(HS-TxData)를 교대로 출력한다. 또한, 도 18에서는, 송신 데이터 생성부(15, 25)는, 고속 송신 데이터(HS-TxData)의 출력의 전후에, DIF-P 및 DIF-N을 출력하고 있는 경우가 예시되어 있다.
여기서, 송신 장치(10, 20) 중 제1의 송신 장치(송신 장치(10))에서의 송신 모드가 HS 모드로 되어 있을 때, 송신 장치(10, 20) 중 제2의 송신 장치(송신 장치(20))에서의 모드 제어부(송신 모드 제어부(24))는, 당해 제2의 송신 장치(송신 장치(20))에서의 송신 모드를, 당해 제2의 송신 장치(송신 장치(20))의 출력단(40A, 40B)을 종단하는 종단 모드로 한다. 한편, 송신 장치(10, 20) 중 제2의 송신 장치(송신 장치(20))에서의 송신 모드가 HS 모드로 되어 있을 때, 송신 장치(10, 20) 중 제1의 송신 장치(송신 장치(10))에서의 모드 제어부(송신 모드 제어부(14))는, 당해 제1의 송신 장치(송신 장치(10))에서의 송신 모드를, 당해 제1의 송신 장치(송신 장치(10))의 출력단(40A, 40B)을 종단하는 종단 모드로 한다.
또한, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)는, 다른 송신 장치(송신 장치(20))에서의 송신 모드가 DIF-N 모드로부터 DIF-P모드로 천이한 것을 검출한 때에, 종단 저항(RT)을 오프로부터 온으로 한다. 한편, 제2의 송신 장치(송신 장치(20))의 종단 제어부(PHY-FSM)는, 다른 송신 장치(송신 장치(10))에서의 송신 모드가 DIF-N 모드로부터 DIF-P모드로 천이한 것을 검출한 때에, 종단 저항(RT)을 오프로부터 온으로 한다.
또한, 제1의 송신 장치(송신 장치(10))의 종단 제어부(PHY-FSM)는, 다른 송신 장치(송신 장치(20))에서의 송신 모드가 DIF-N 모드로 천이하고, 또한, DIF-N에서의 진폭이 소정의 임계치 이하가 된 것을 검출한 때에, 종단 저항(RT)을 온으로부터 오프로 한다. 한편, 제2의 송신 장치(송신 장치(20))의 종단 제어부(PHY-FSM)는, 다른 송신 장치(송신 장치(10))에서의 송신 모드가 DIF-N 모드로 천이하고, 또한, DIF-N에서의 진폭이 소정의 임계치 이하가 된 것을 검출한 때에, 종단 저항(RT)을 온으로부터 오프로 한다.
또한, 제1의 송신 장치(송신 장치(10))에서, 송신 모드 제어부(11)는, 송신 모드가 DIF-N 모드로부터 HiZ 모드로 변위할 때에, DIF-N 모드에서의 전압 레벨을 유지하기 위해, 한 쌍의 출력단(40A, 40B)의 전압을 풀업하는 PullUp 모드를 삽입한다. 한편, 제2의 송신 장치(송신 장치(20))에서, 송신 모드 제어부(21)는, 송신 모드가 DIF-N 모드로부터 HiZ 모드로 변위할 때에, DIF-N 모드에서의 전압 레벨을 유지하기 위해, 한 쌍의 출력단(40A, 40B)의 전압을 풀업하는 PullUp 모드를 삽입한다.
본 변형례에서는, 송신 장치(10, 20) 중 제1의 송신 장치(송신 장치(10))에서의 송신 모드가 HS 모드로 되어 있을 때, 송신 장치(10, 20) 중 제2의 송신 장치(송신 장치(20))에서의 송신 모드가, 당해 제2의 송신 장치(송신 장치(20))의 출력단(40A, 40B)을 종단하는 종단 모드로 되어 있다. 이에 의해, 제1의 송신 장치(송신 장치(10))에서의 송신 모드가 HS 모드로 되어 있을 때, 제2의 송신 장치(송신 장치(20))에서의 전반사가 억제된다. 또한, HS 모드와 DIF-N 모드를 전환하면서 전송을 행할 수가 있다. 그 결과, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다.
<3. 적용례>
이하에, 상기 실시의 형태 및 그 변형례 A∼D에 관한 통신 시스템(1)의 적용례에 관해 설명한다.
(적용례 1)
도 19는, 상기 실시의 형태 및 그 변형례 A∼D에 관한 통신 시스템(1)이 적용되는 스마트폰(2)(다기능 휴대 전화)의 외관을 도시한 것이다. 이 스마트폰(2)에는, 다양한 디바이스가 탑재되어 있고, 그들의 디바이스 사이에서 데이터의 교환을 행하는 통신 시스템에서, 상기 각 실시의 형태의 통신 시스템이 적용되어 있다.
도 20은, 스마트폰(2)에 사용되는 어플리케이션 프로세서(310)의 한 구성례를 도시한 것이다. 어플리케이션 프로세서(310)는, CPU(Central Processing Unit)(311)와, 메모리 제어부(312)와, 전원 제어부(313)와, 외부 인터페이스(314)와, GPU(Graphics Processing Unit)(315)와, 미디어 처리부(316)와, 디스플레이 제어부(317)와, MIPI 인터페이스(318)를 갖고 있다. CPU(311), 메모리 제어부(312), 전원 제어부(313), 외부 인터페이스(314), GPU(315), 미디어 처리부(316), 디스플레이 제어부(317)는, 이 예에서는, 시스템 버스(319)에 접속되고, 이 시스템 버스(319)를 통하여, 서로 데이터의 교환을 할 수 있게 되어 있다.
CPU(311)는, 프로그램에 따라, 스마트폰(2)로 취급되는 다양한 정보를 처리하는 것이다. 메모리 제어부(312)는, CPU(311)가 정보 처리를 행할 때에 사용하는 메모리(501)을 제어하는 것이다. 전원 제어부(313)는, 스마트폰(2)의 전원을 제어하는 것이다.
외부 인터페이스(314)는, 외부 디바이스와 통신하기 위한 인터페이스이고, 이 예에서는, 무선 통신부(502) 및 이미지 센서(410)와 접속되어 있다. 무선 통신부(502)는, 휴대 전화의 기지국과 무선 통신을 하는 것이고, 예를 들면, 베이스밴드부나, RF(Radio Frequency) 프런트 엔드부 등을 포함하여 구성된다. 이미지 센서(410)는, 화상을 취득하는 것이고, 예를 들면 CMOS 센서를 포함하여 구성된다. 이 외부 인터페이스(314)와 이미지 센서(410) 사이의 통신 시스템에는, 예를 들면, 상기 실시의 형태 및 변형례 A∼D의 통신 시스템이 적용된다.
GPU(315)는, 화상 처리를 행하는 것이다. 미디어 처리부(316)는, 음성이나, 문자나, 도형 등의 정보를 처리하는 것이다. 디스플레이 제어부(317)는, MIPI 인터페이스(318)를 통하여, 디스플레이(504)를 제어하는 것이다.
MIPI 인터페이스(318)는 화상 신호를 디스플레이(504)에 송신하는 것이다. 화상 신호로서는, 예를 들면, YUV 형식이나 RGB 형식 등의 신호를 사용할 수 있다. 이 MIPI 인터페이스(318)와 디스플레이(504) 사이의 통신 시스템에는, 예를 들면, 상기 실시의 형태 및 변형례 A∼D의 통신 시스템이 적용된다.
도 21은, 이미지 센서(410)의 한 구성례를 도시한 것이다. 이미지 센서(410)는, 센서부(411)와, ISP(Image Signal Processor)(412)와, JPEG(Joint Photographic Experts Group) 인코더(413)와, CPU(414)와, RAM(Random Access Memory)(415)과, ROM(Read Only Memory)(416)과, 전원 제어부(417)와, I2C(Inter-Integrated Circuit) 인터페이스(418)와, MIPI 인터페이스(419)를 갖고 있다. 이들의 각 블록은, 이 예에서는, 시스템 버스(420)에 접속되고, 이 시스템 버스(420)를 통하여, 서로 데이터의 교환을 할 수 있게 되어 있다.
센서부(411)는, 화상을 취득하는 것이고, 예를 들면 CMOS 센서에 의해 구성되는 것이다. ISP(412)는, 센서부(411)가 취득한 화상에 대해 소정의 처리를 행하는 것이다. JPEG 인코더(413)는, ISP(412)가 처리한 화상을 인코드하여 JPEG 형식의 화상을 생성하는 것이다. CPU(414)는, 프로그램에 따라 이미지 센서(410)의 각 블록을 제어하는 것이다. RAM(415)은, CPU(414)가 정보 처리를 행할 때에 사용하는 메모리이다. ROM(416)은, CPU(414)에서 실행되는 프로그램을 기억하는 것이다. 전원 제어부(417)는, 이미지 센서(410)의 전원을 제어하는 것이다. I2C 인터페이스(418)는, 어플리케이션 프로세서(310)로부터 제어 신호를 수취하는 것이다. 또한, 도시하지 않지만, 이미지 센서(410)는, 어플리케이션 프로세서(310)로부터, 제어 신호에 더하여 클록 신호도 수취하게 되어 있다. 구체적으로는, 이미지 센서(410)는, 다양한 주파수의 클록 신호에 의거하여 동작할 수 있도록 구성되어 있다.
MIPI 인터페이스(419)는, 화상 신호를 어플리케이션 프로세서(310)에 송신하는 것이다. 화상 신호로서는, 예를 들면, YUV 형식이나 RGB 형식 등의 신호를 사용할 수 있다. 이 MIPI 인터페이스(419)와 어플리케이션 프로세서(310) 사이의 통신 시스템에는, 예를 들면, 상기 각 실시의 형태의 통신 시스템이 적용된다.
(적용례 3)
도 22 및 도 23에, 촬상 장치에의 적용례로서, 차량탑재용 카메라의 구성례를 도시한다. 도 22는 차량탑재용 카메라의 설치례의 한 예를 도시하고, 도 23은 차량탑재용 카메라의 내부 구성례를 도시하고 있다.
예를 들면, 도 22에 도시한 바와 같이, 차량(301)의 프런트(전방)에 차량탑재용 카메라(401), 좌우에 차량탑재용 카메라(402, 403), 또한 리어(후방)에 차량탑재용 카메라(404)가 설치된다. 차량탑재용 카메라(401∼404)는 각각, 차내 네트워크를 통하여 ECU(302)(Electrical Control Unit ; 전자 제어 유닛)에 접속되어 있다.
차량(301)의 프런트에 구비된 차량탑재용 카메라(401)의 화상 취입 각도는, 예를 들면 도 22에 a로 도시하는 범위이다. 차량탑재용 카메라(402)의 화상 취입 각도는, 예를 들면 도 22에 b로 도시하는 범위이다. 차량탑재용 카메라(403)의 화상 취입 각도는, 예를 들면 도 22에 c로 도시하는 범위이다. 차량탑재용 카메라(404)의 화상 취입 각도는, 예를 들면 도 22에 d로 도시하는 범위이다. 차량탑재용 카메라(401∼404)는 각각, 취입한 화상을 ECU(302)에 출력한다. 이 결과, 차량(301)의 전방, 좌우, 후방의 360도(전방위)의 화상을 ECU(302)에서 취입할 수 있다.
예를 들면, 도 23에 도시한 바와 같이, 차량탑재용 카메라(401∼404)는 각각, 이미지 센서(431)와, DSP(Digital Signal Processing) 회로(432)와, 셀렉터(433)와, SerDes(SERializer/DESerializer) 회로(434)를 갖고 있다.
DSP 회로(432)는, 이미지 센서(431)로부터 출력된 촬상 신호에 대해 각종의 화상 신호 처리를 행하는 것이다. SerDes 회로(434)는, 신호의 시리얼/패럴렐 변환을 행하는 것이고, 예를 들면 FPD-Link Ⅲ 등의 차량탑재 인터페이스 칩으로 구성되어 있다.
셀렉터(433)는, 이미지 센서(431)로부터 출력된 촬상 신호를, DSP 회로(432)를 통하여 출력하든지, DSP 회로(432)를 통하지 않고서 출력하는지를 선택하는 것이다.
이미지 센서(431)와 DSP 회로(432) 사이의 접속 인터페이스(441)에, 예를 들면, 상기 각 실시의 형태의 통신 시스템이 적용 가능하다. 또한, 이미지 센서(431)와 셀렉터(433) 사이의 접속 인터페이스(442)에, 예를 들면, 상기 각 실시의 형태의 통신 시스템이 적용 가능하다.
이상, 복수의 실시의 형태 및 그들의 변형례를 들어 본 개시를 설명하였지만, 본 개시는 상기 실시의 형태 등으로 한정되는 것이 아니고, 여러가지 변형이 가능하다. 또한, 본 명세서 중에 기재된 효과는, 어디까지나 예시이다. 본 개시의 효과는, 본 명세서 중에 기재된 효과로 한정되는 것이 아니다. 본 개시가, 본 명세서 중에 기재된 효과 이외의 효과를 갖고 있어도 좋다.
또한, 예를 들면, 본 개시는 이하와 같은 구성을 취할 수 있다.
(1)
복수의 송신 장치로부터, 한 쌍의 신호선을 통하여 하나의 수신 장치에 데이터를 전송하는 통신 시스템으로서,
각 상기 송신 장치는,
송신 모드를 제어하는 모드 제어부와,
상기 모드 제어부에 의해 제어된 상기 송신 모드에 응하여 상기 데이터를 생성하는 송신 데이터 생성부와,
상기 송신 데이터 생성부에서 생성된 상기 데이터를 상기 수신 장치에 송신하는 데이터 송신부를 가지며,
복수의 상기 송신 장치 중 제1의 송신 장치에서의 상기 송신 모드가 HS(High Speed) 모드로 되어 있을 때, 복수의 상기 송신 장치 중 제2의 송신 장치에서의 상기 모드 제어부는, 당해 제2의 송신 장치에서의 상기 송신 모드를, 당해 제2의 송신 장치의 출력단을 종단하는 종단 모드로 하는 통신 시스템.
(2)
각 상기 데이터 송신부는,
상기 한 쌍의 신호선에 접속된 한 쌍의 출력단의 종단을 온 오프 가능한 종단 저항과,
상기 한 쌍의 출력단의 전압에 의거하여 다른 송신 장치에서의 상기 송신 모드를 검출하고, 그 검출 결과에 의거하여 상기 종단 저항의 온 오프를 제어하는 종단 제어부를 갖는 (1)에 기재된 통신 시스템.
(3)
상기 종단 제어부는, 상기 다른 송신 장치의 상기 송신 모드에서 LP-11, LP-01, LP-00의 일련의 소망하는 천이를 검출한 때에, 상기 종단 저항을 오프로부터 온으로 하는 (2)에 기재된 통신 시스템.
(4)
상기 종단 제어부는, 상기 한 쌍의 출력단의 전압을 소정의 임계치로 판정하고, 소망하는 천이를 검출한 때에, 상기 종단 저항을 오프로부터 온으로 하는 (2) 또는 (3)에 기재된 통신 시스템.
(5)
상기 종단 제어부는, 상기 다른 송신 장치에서의 상기 송신 모드가 LP(Low Power) 모드인 LP-11이라고 검출한 때에, 상기 종단 저항을 온으로부터 오프로 하는 (2) 내지 (4)의 어느 하나에 기재된 통신 시스템.
(6)
상기 종단 제어부는, 상기 한 쌍의 출력단의 전압이 소정의 임계치를 초과한 것을 검출한 때에, 상기 종단 저항을 온으로부터 오프로 하는 (2) 내지 (5)의 어느 하나에 기재된 통신 시스템.
(7)
상기 제1의 송신 장치에서, 상기 모드 제어부는, 상기 송신 모드가 HS 모드로부터 LP 모드로 변위할 때에, 상기 한 쌍의 출력단의 전압을 풀업하는 풀업 모드를 삽입하는 (2) 내지 (6)의 어느 하나에 기재된 통신 시스템.
(8)
상기 제2의 송신 장치에서, 상기 모드 제어부는, 상기 종단 모드의 전후에, 상기 한 쌍의 출력단의 전압을 하이 임피던스로 하는 하이 임피던스 모드를 삽입하는 (7)에 기재된 통신 시스템.
(9)
상기 모드 제어부는, 3개의 제어 신호의 조합에 의거하여, HS 모드, LP 모드, 풀업 모드, 하이 임피던스 모드를 제어하는 (8)에 기재된 통신 시스템.
(10)
복수의 송신 장치로부터, 한 쌍의 신호선을 통하여 하나의 수신 장치에 데이터를 전송하는 통신 방법으로서,
복수의 상기 송신 장치 중 제1의 송신 장치에서의 상기 송신 모드가 HS(High Speed) 모드로 되어 있을 때, 복수의 상기 송신 장치 중 제2의 송신 장치에서의 상기 송신 모드를, 당해 제2의 송신 장치의 출력단을 종단하는 종단 모드로 하는 통신 방법.
본 개시의 한 실시의 형태에 관한 통신 시스템 및 통신 방법에 의하면, 복수의 송신 장치 중 제1의 송신 장치에서의 송신 모드가 HS 모드로 되어 있을 때, 복수의 송신 장치 중 제2의 송신 장치에서의 송신 모드를, 당해 제2의 송신 장치의 출력단을 종단하는 종단 모드가 되도록 하였기 때문에, 고속 전송에 적합한 멀티 포인트 버스 전송을 실현할 수 있다. 또한, 본 개시의 효과는, 여기에 기재된 효과로 반드시는 한정되지 않고, 본 명세서 중에 기재된 어느 하나의 효과라도 좋다.
본 출원은, 일본 특허청에서 2018년 1월 23일에 출원된 일본 특허출원 번호 제2018-008943호를 기초로 하여 우선권을 주장하는 것이고, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
당업자라면, 설계상의 요건이나 다른 요인에 응하여, 여러 가지의 수정, 콤비네이션, 서브콤비네이션, 및 변경을 상도할 수 있는데, 그것들은 첨부한 청구의 범위나 그 균등물의 범위에 포함되는 것으로 이해된다.

Claims (10)

  1. 복수의 송신 장치로부터, 한 쌍의 신호선을 통하여 하나의 수신 장치에 데이터를 전송하는 통신 시스템으로서,
    각 상기 송신 장치는,
    송신 모드를 제어하는 모드 제어부와,
    상기 모드 제어부에 의해 제어된 상기 송신 모드에 응하여 상기 데이터를 생성하는 송신 데이터 생성부와,
    상기 송신 데이터 생성부에서 생성된 상기 데이터를 상기 수신 장치에 송신하는 데이터 송신부를 가지며,
    복수의 상기 송신 장치 중 제1의 송신 장치에서의 상기 송신 모드가 HS(High Speed) 모드로 되어 있을 때, 복수의 상기 송신 장치 중 제2의 송신 장치에서의 상기 모드 제어부는, 상기 제2의 송신 장치에서의 상기 송신 모드를, 상기 제2의 송신 장치의 출력단을 종단하는 종단 모드로 하고,
    각 상기 데이터 송신부는,
    상기 한 쌍의 신호선에 접속된 한 쌍의 출력단의 종단을 온 오프 가능한 종단 저항과,
    상기 한 쌍의 출력단의 전압에 의거하여 다른 송신 장치에서의 상기 송신 모드를 검출하고, 그 검출 결과에 의거하여 상기 종단 저항의 온 오프를 제어하는 종단 제어부를 갖는 것을 특징으로 하는 통신 시스템.
  2. 제1항에 있어서,
    상기 종단 제어부는, 상기 다른 송신 장치의 상기 송신 모드에서 LP-11, LP-01, LP-00의 일련의 소망하는 천이를 검출한 때에, 상기 종단 저항을 오프로부터 온으로 하는 것을 특징으로 하는 통신 시스템.
  3. 제1항에 있어서,
    상기 종단 제어부는, 상기 한 쌍의 출력단의 전압을 소정의 임계치로 판정하고, 소망하는 천이를 검출한 때에, 상기 종단 저항을 오프로부터 온으로 하는 것을 특징으로 하는 통신 시스템.
  4. 제1항에 있어서,
    상기 종단 제어부는, 상기 다른 송신 장치에서의 상기 송신 모드가 LP(Low Power) 모드인 LP-11이라고 검출한 때에, 상기 종단 저항을 온으로부터 오프로 하는 것을 특징으로 하는 통신 시스템.
  5. 제1항에 있어서,
    상기 종단 제어부는, 상기 한 쌍의 출력단의 전압이 소정의 임계치를 초과한 것을 검출한 때에, 상기 종단 저항을 온으로부터 오프로 하는 것을 특징으로 하는 통신 시스템.
  6. 제1항에 있어서,
    상기 제1의 송신 장치에서, 상기 모드 제어부는, 상기 송신 모드가 HS 모드로부터 LP 모드로 변위할 때에, 상기 한 쌍의 출력단의 전압을 풀업하는 풀업 모드를 삽입하는 것을 특징으로 하는 통신 시스템.
  7. 제6항에 있어서,
    상기 제2의 송신 장치에서, 상기 모드 제어부는, 상기 종단 모드의 전후에, 상기 한 쌍의 출력단의 전압을 하이 임피던스로 하는 하이 임피던스 모드를 삽입하는 것을 특징으로 하는 통신 시스템.
  8. 제7항에 있어서,
    상기 모드 제어부는, 3개의 제어 신호의 조합에 의거하여, HS 모드, LP 모드, 풀업 모드, 하이 임피던스 모드를 제어하는 것을 특징으로 하는 통신 시스템.
  9. 복수의 송신 장치로부터, 한 쌍의 신호선을 통하여 하나의 수신 장치에 데이터를 전송하는 통신 방법으로서,
    각 상기 송신 장치는,
    송신 모드를 제어하는 모드 제어부와,
    상기 모드 제어부에 의해 제어된 상기 송신 모드에 응하여 상기 데이터를 생성하는 송신 데이터 생성부와,
    상기 송신 데이터 생성부에서 생성된 상기 데이터를 상기 수신 장치에 송신하는 데이터 송신부를 가지며,
    상기 통신 방법은,
    복수의 상기 송신 장치 중 제1의 송신 장치에서의 송신 모드가 HS(High Speed) 모드로 되어 있을 때, 복수의 상기 송신 장치 중 제2의 송신 장치에서의 송신 모드를, 상기 제2의 송신 장치의 출력단을 종단하는 종단 모드로 하고,
    각 상기 데이터 송신부는,
    상기 한 쌍의 신호선에 접속된 한 쌍의 출력단의 종단을 온 오프하는 종단 저항과 종단 제어부를 갖고,
    상기 한 쌍의 출력단의 전압에 의거하여 다른 송신 장치에서의 상기 송신 모드를, 상기 종단 제어부에 의해 검출하고, 그 검출 결과에 의거하여 상기 종단 저항의 온 오프를 제어하는 것을 특징으로 하는 통신 방법.
  10. 삭제
KR1020207017849A 2018-01-23 2019-01-11 통신 시스템 및 통신 방법 KR102599684B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018008943 2018-01-23
JPJP-P-2018-008943 2018-01-23
PCT/JP2019/000762 WO2019146434A1 (ja) 2018-01-23 2019-01-11 通信システムおよび通信方法

Publications (2)

Publication Number Publication Date
KR20200112814A KR20200112814A (ko) 2020-10-05
KR102599684B1 true KR102599684B1 (ko) 2023-11-09

Family

ID=67394968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207017849A KR102599684B1 (ko) 2018-01-23 2019-01-11 통신 시스템 및 통신 방법

Country Status (7)

Country Link
US (1) US11394585B2 (ko)
EP (1) EP3745662A4 (ko)
JP (2) JP7204683B2 (ko)
KR (1) KR102599684B1 (ko)
CN (1) CN111630819B (ko)
TW (1) TWI809024B (ko)
WO (1) WO2019146434A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130346656A1 (en) * 2012-06-26 2013-12-26 David J. Harriman Providing A Serial Protocol For A Bidirectional Serial Interconnect
WO2016163252A1 (ja) * 2015-04-06 2016-10-13 ソニー株式会社 バスシステムおよび通信装置
JP2017195500A (ja) * 2016-04-20 2017-10-26 ソニー株式会社 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3778291B2 (ja) * 2004-05-24 2006-05-24 セイコーエプソン株式会社 送信回路、データ転送制御装置及び電子機器
JP2008042376A (ja) 2006-08-03 2008-02-21 Fujitsu Ltd 双方向伝送回路及び送受信素子
JP4939339B2 (ja) 2007-08-20 2012-05-23 ルネサスエレクトロニクス株式会社 差動送信回路、差動受信回路、信号伝送回路および信号伝送システム
US20090267678A1 (en) 2008-04-25 2009-10-29 Qimonda Ag Integrated Circuit with Improved Data Rate
US9094246B1 (en) 2014-04-14 2015-07-28 Analog Devices Global Pure differential signal based MIPI DSI/CSI-2 receiver systems
TWI705666B (zh) * 2015-06-15 2020-09-21 日商新力股份有限公司 傳送裝置、接收裝置、通信系統
US10169262B2 (en) * 2015-07-14 2019-01-01 Qualcomm Incorporated Low-power clocking for a high-speed memory interface
EP3389215A4 (en) 2015-12-11 2018-10-17 Sony Corporation Communication system and communication method
TWI787166B (zh) * 2016-03-01 2022-12-21 日商新力股份有限公司 信號之發送裝置、信號之發送方法及通信系統
US10845863B2 (en) 2016-03-29 2020-11-24 Sony Corporation Electronic device, driving method, and slave element to obtain sufficient transmission characteristics with low power consumption
JP6894781B2 (ja) 2016-06-30 2021-06-30 株式会社コーセー エアゾール型化粧料

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130346656A1 (en) * 2012-06-26 2013-12-26 David J. Harriman Providing A Serial Protocol For A Bidirectional Serial Interconnect
WO2016163252A1 (ja) * 2015-04-06 2016-10-13 ソニー株式会社 バスシステムおよび通信装置
JP2017195500A (ja) * 2016-04-20 2017-10-26 ソニー株式会社 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法

Also Published As

Publication number Publication date
TW201933845A (zh) 2019-08-16
US11394585B2 (en) 2022-07-19
KR20200112814A (ko) 2020-10-05
CN111630819A (zh) 2020-09-04
WO2019146434A1 (ja) 2019-08-01
JP7503620B2 (ja) 2024-06-20
EP3745662A1 (en) 2020-12-02
JP7204683B2 (ja) 2023-01-16
EP3745662A4 (en) 2021-04-14
JPWO2019146434A1 (ja) 2021-01-28
CN111630819B (zh) 2023-09-15
US20200396108A1 (en) 2020-12-17
TWI809024B (zh) 2023-07-21
JP2023026525A (ja) 2023-02-24

Similar Documents

Publication Publication Date Title
CN108292990B (zh) 通信系统和通信方法
US10944536B2 (en) Transmission device, reception device, communication system, signal transmission method, signal reception method, and communication method
CN109076031B (zh) 接收装置、发送装置、通信系统和通信方法
KR102599684B1 (ko) 통신 시스템 및 통신 방법
KR102655886B1 (ko) 통신 시스템 및 전송 장치
CN201266929Y (zh) 一种通讯设备
WO2019198434A1 (ja) インピーダンス調整方法および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right