JP6126601B2 - 回路装置および信号を送信するための方法 - Google Patents

Description

本発明は、請求項１のプリアンブルに記載の回路装置、ならびに請求項１８のプリアンブルに記載の対応する方法に関する。

ビット伝送層または物理層（ｐｈｙｓｉｃａｌ ｌａｙｅｒ：ＰＨＹ）は、ＯＳＩ（Ｏｐｅｎ Ｓｙｓｔｅｍｓ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）参照モデルとも呼ばれるＯＳＩ階層モデルの最下位層であり、コンピュータネットワークにおける通信プロトコルの設計基準としても役に立つ、国際標準化機構（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｔａｎｄａｒｄｓ Ｏｒｇａｎｉｓａｔｉｏｎ：ＩＳＯ）の階層モデルを示す。

物理層（ＰＨＹ）は、結合、順方向誤り訂正（Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ：ＦＥＣ）、電力制御、拡散（符号分割多元接続）（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ：ＣＤＭＡ）等に関与し、およびデータもアプリケーションも識別せず、０と１のみを識別する。ＰＨＹは、その上のセキュリティ層（データリンク層）（Ｄａｔａ Ｌｉｎｋ Ｌａｙｅｒ：ＤＬＬ）が、特に、媒体アクセス制御（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ：ＭＡＣ）層と呼ばれる部分層を利用可能な論理チャネル（ＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）用のトランスポートチャネル）を形成する。

原理的に、Ｄ−ＰＨＹは、モバイル装置内のコンポーネント間の通信リンクのためのフレキシブルで、低コストで、高速のシリアルインタフェースを実現できる。

図５Ａに示すように、最新の携帯電話において、データソース、例えば、アプリケーションプロセッサは、関連するデータシンク上、例えば、関連するディスプレイ上での表示のために、イメージデータをＤ−ＰＨＹ信号として、ＭＩＰＩ−ＤＳＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ−Ｄｉｓｐｌａｙ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）に供給する。また、アプリケーションプロセッサ等のデータシンクは、関連するデータソースから、例えば、関連するカメラから、ＭＩＰＩ−ＣＳＩ（Ｃａｍｅｒａ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）を介して、Ｄ−ＰＨＹフォーマットでイメージデータを受信することができる。

Ｄ−ＰＨＹプロトコルに基づくＤＳＩまたはＤＳＩ−２またはＣＳＩまたはＣＳＩ−２またはＣＳＩ−３は、４つ以下の差動データラインと、差動クロックラインとを備え、これらは、銅ケーブルを用いて、該アプリケーションプロセッサを該ディスプレイおよび／または該カメラに接続する。差動データライン当たりのデータ転送速度は、最高で１．５Ｇｂｐｓ（ギガビット／秒）である。

１〜４つの差動データ信号および差動クロックラインを介した、この従来のＤ−ＰＨＹ−ＤＳＩ信号またはＤ−ＰＨＹ−ＣＳＩ信号の送信および受信は、マスター側のモジュール（データソース、例えば、カメラおよび／またはアプリケーションプロセッサ）と、スレーブ側のモジュール（データシンク、例えば、アプリケーションプロセッサおよび／またはディスプレイユニット）との間の（データレーンＣＨ０＋，ＣＨ０−およびＣＨ１＋，ＣＨ１−と呼ばれる）２つの双方向データチャネルおよび（クロックレーンＣＬＫ＋，ＣＬＫ−と呼ばれる）クロックラインを手段として、図５ＢのＤ−ＰＨＹインタフェース構造に例として図示されている。その双方向マルチデータレーン構造において、図５Ｂの略語ＰＰＩは、「ＰＨＹ Ｐｒｏｔｏｃｏｌ Ｉｎｔｅｒｆａｃｅ」を表す。

この状況において、図５Ａを見て分かるように、各関連するディプレイのための、または、各関連するカメラのためのデータ伝送には、最高１０の銅線（例えば、２つのデータラインの４倍と、２つのクロックラインの１倍）を要する。それに対応して、例えば、高解像度スクリーン、テレビ受像機またはカメラは、電気的ＭＩＰＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ）−Ｄ−ＰＨＹデータ伝送インタフェースを備える。

このインタフェースを介して、高速（Ｈｉｇｈ Ｓｐｅｅｄ：ＨＳ）データとＬＰデータの両方が送信され、該ＬＰデータのデータ転送速度は、典型的には、該ＨＳデータのデータ転送速度よりもかなり遅い。これは図４に図示されており、該図において、それぞれの電圧レベルが、ＨＳデータ伝送およびＬＰデータ伝送の場合について図示されている。

該データソースのＤ−ＰＨＹデータ伝送インタフェースと、該データシンクのＤ−ＰＨＹデータ伝送インタフェースとの間の電気的リンクは、プリント回路基板上の銅ケーブル／電気的ラインを用いて、ガルバニックに確立することができ、銅ケーブルの差動ツイストペア当たりのＤ−ＰＨＹデータリンクのＤ−ＰＨＹ ＨＳ信号は、前述したように、数ギガビット／秒のデータ伝送速度をサポートすることができるであろう。

このことは、該データソースと該データシンクとの間で、遠距離をカバーしなければならない場合、非常に高品質、すなわち、高価な銅ケーブルを用いる必要があることを意味する。このような高品質でコストのかかる銅ケーブルの代替品は、光導波路を介した、具体的には、ガラス繊維を介した、または、プラスチック繊維を介した、シリアル化された光信号伝送である。

このシリアルインタフェースは、例えば、ＬＰデータをマルチプレクサの入力部に加えることによって、該ＬＰデータを伝送するのにも用いることができ、該マルチプレクサはまた、シリアル伝送のために、ＨＳデータを一括化する。

しかし、該ＬＰデータの伝送に対して、シリアル伝送のみが利用可能である場合には、もはや、電力を消費することなく、特に、静的なＬＰデータを伝送することは不可能である。電力消費は、シリアルデータ伝送を実現するための該マルチプレクサ／デマルチプレクサの動作の影響を受ける。

上述した欠点および不十分な点を発端として、ならびに概略が説明された従来技術を考慮して、本発明の目的は、ＬＰデータを送信する際に必要とされる電力消費が可能な限り少ない方法で、上述したタイプの回路装置および上述したタイプの方法をさらに発展させることである。

この目的は、請求項１の特徴を有する回路装置と、請求項１１の特徴を有する方法によって達成される。本発明の有利な実施形態および適切なさらなる発展は、それぞれの従属項において特徴付けられている。

したがって、本発明によれば、それを用いて、
論理レベルに基づく信号に対応するシングルエンド高速（Ｈｉｇｈ Ｓｐｅｅｄ：ＨＳ）データと、
特に、コモンモード信号に基づく信号に対応する差動低電力（Ｌｏｗ Ｐｏｗｅｒ：ＬＰ）データと、
が、共通信号ストリームを形成するようにシリアル化される回路装置および方法が提案される。

この場合、一方の、シリアライゼーション中の電力消費と、他方の、ＬＰデータだけのために、電力消費を最小限に維持することとの対立を解決する方法は、本発明によれば、２つの利用可能な伝送路の一方のモード依存の利用にあり、すなわち、
第１のモードにおいては、シングルエンドの論理レベルベースの信号に相当するＨＳ（高速）データと、特に、コモンモードベースの信号に相当する差動ＬＰデータの両方が、共通シリアル信号ストリーム内のｎ個のチャネルまたはｎ個のレーンによって一括化されて送信され、
第２のモードにおいては、１つのチャネルまたは１つのレーンの、特に、コモンモードベースの差動信号に相当するＬＰデータだけが、電気的またはガルバニックなリンクで送信される。

シリアル化された共通信号ストリームを伴うこの種の伝送路を用いて、ＨＳ／ＬＰデータは、少なくとも１つのマルチプレクサを本質的に備える少なくとも１つの送信ビルディングブロック（＝送信装置）によって一括化されて、シリアル化された共通データストリームとして、受信ビルディングブロック（＝受信装置）へ送信される。

少なくとも１つのデマルチプレクサを本質的に備えるこの受信装置は、該シリアルデータを細分化して、それを元の形態でＨＳ／ＬＰデータとして再び出力する。該送信装置に印加されたクロック（Ｃｌｏｃｋ：ＣＬＫ）は、該マルチプレクサのクロック基準として機能し、および該共通シリアル信号ストリームに埋め込まれる。該受信装置は、このクロックを再生して、それをＣＬＫとして再出力する。

ここで、ＬＰデータだけを、該チャネルの１つのみで（該レーンの１つで）一時的にまたは継続的に送信する場合、該送信装置の対応する入力部と、該受信装置の対応する出力部は、それぞれ、少なくとも１つのスイッチによって、該送信装置／該受信装置の他のポートに接続される。それらのポートもまた、ガルバニックなリンクによって、具体的には、例えば、少なくとも１つのプリント回路基板上に配置された銅ケーブルおよび／または電気的ラインによって互いに接続される。

本発明により、作動中に、当該レーンが、ＨＳモードとＬＰモードを交互に行う場合、電力消費に関連するシリアル化された信号伝送と、実際に低電力の信号伝送との両方を、
とるべきさらなる特別な方策を要することなく、および
このことが、進行中の信号トラフィックの低下をもたらすことなく、
互いに滑らかに融合することができる。

したがって、本発明は、電力消費に関連する、通常用いられているシリアライゼーションを回避しながら、ＬＰデータの低電力伝送を可能にする。

シリアルデータ伝送には、多くの場合、一方向だけにしかデータを伝送できないという欠点がある。本発明に従って提案された解決法によって、１つのチャネルに対する、または、１つのレーンに対するＬＰデータを、具体的には、ＭＩＰＩ−Ｄ−ＰＨＹ規格に従って、双方向に送信することができる（シンプレックス）。

また、本発明による回路装置および方法はともに、１つのレーンのＬＰデータの双方向伝送と、他のレーンのＨＳデータおよびＬＰデータの一方向伝送の同時伝送も可能にし、後者は、該シリアルデータリンクを介して一括化されている。

本発明は、典型的には、シングルエンド論理レベルベースのデータ信号およびクロック信号と、特に、コモンモードベースの差動データ信号およびクロック信号の両方の、具体的には、Ｄ−ＰＨＹデータ信号またはＤ−ＰＨＹクロック信号、例えば、１〜４ビット幅のＭＩＰＩ−Ｄ−ＰＨＹデータ信号およびＭＩＰＩ−Ｄ−ＰＨＹクロック信号の、少なくとも１つのデータソース、具体的には、例えば、少なくとも高解像度カメラおよび／または画像ソースとして機能するカメラおよび／または少なくとも１つのアプリケーションプロセッサと、少なくとも１つのデータシンク、具体的には、少なくとも１つのアプリケーションプロセッサおよび／または少なくとも１つの高解像度ディスプレイユニットまたは例えば、画像シンクとして機能するディスプレイユニット、例えば、少なくとも１つのディスプレイまたは少なくとも１つのモニタとの間での、少なくとも１つのシリアルおよび／または一括の、具体的には、ＣＳＩプロトコルベースのおよび／またはＣＳＩ−２プロトコルベースのおよび／またはＣＳＩ−３プロトコルベースのおよび／またはＤＳＩプロトコルベースのおよび／またはＤＳＩ−２プロトコルベースの一方向または双方向の伝送中に適用することができる。

前述したように、本発明に関する教示を有利な方法で具体化し、およびさらに発展させるための様々な可能性がある。このため、一方において、請求項１に従属する請求項について、および請求項１１について説明し、他方においては、本発明の追加的な実施形態、特徴および効果が、以下でより詳細に、とりわけ、図１Ａ〜図４によって図示されている例示的な実施形態によって説明されている。

本発明の方法に従って作動する、本発明による送信装置の実施形態の概念的略図である。 図１Ａにおける送信装置のフレーマの実施形態の詳細を示す、概念的略図である。 本発明の方法に従って作動する、図１Ａの送信装置に関連する受信装置の実施形態の概念的略図である。 図２Ａの受信装置のデフレーマの実施形態の詳細を示す、概念的略図である。 本発明の方法に従って作動する、本発明による回路装置の実施形態の概念的略図である。 ＨＳ（高速）データ伝送および低速（Ｌｏｗ Ｓｐｅｅｄ：ＬＳ）データ伝送の場合のそれぞれの電圧レベルの実施形態の概略図である。 従来技術による典型的な装置の概念的略図である。 図５Ａに示す装置がそれをベースにしている、２つのデータチャネルとクロックラインとを備えるインタフェース構造の実施例の概念的略図である。

図１Ａ〜図５Ｂにおいて、類似のまたは同様の実施形態、要素または機能には、同一の参照符号が付けられている。

（発明を具体化するための最良の方法）
原理的には、
本発明による送信装置Ｓに関する図１Ａに示す実施形態によって、および
本発明による受信装置Ｅに関する図２Ａに示す実施形態によって、
ケーブルベースのリンクを任意に実現するおよび作動させるための、本発明による回路装置Ａ（図３を参照）が得られ（本発明に関しては、互いに無関係に、送信装置Ｓと受信装置Ｅを実現すること、および作動させることが可能である）、
そのリンクは、光学的に、具体的には、少なくとも１つの光学媒体に基づいて、例えば、光導波路ＯＭ（図１Ａ、図２Ａの詳細図を参照）に基づいて、例えば、少なくとも１つのガラス繊維に基づいて、および／または少なくとも１つのプラスチック繊維に基づいて多重化され、およびシリアル化され、および／または
そのリンクは、電気的にまたはガルバニックに、具体的には、少なくとも１つの電気的またはガルバニックなリンクＧＡ（図３を参照）に基づいて、例えば、少なくとも１つの銅線に基づいて、および／または例えば、少なくともプリント回路基板上に配列された少なくとも１つの電気的ラインに基づいて多重化されていないことが可能である。

図１Ａは、ＤＳＩデータ伝送インタフェースＩＳまたはＣＳＩデータ伝送インタフェースＩＳへの接続のための送信装置Ｓの原理的構造の実施形態を示す。

アプリケーションプロセッサＡＰ内で、または、カメラＫＡ内で生成された画像データは、Ｄ−ＰＨＹ補正クロック信号ＣＬＫ＋，ＣＬＫ−とともに、最高で４ビット幅のデータ伝送インタフェースＩＳにおいて、４つ他のデータラインまたはデータチャネルＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−上でＤ−ＰＨＹ信号として利用可能になっている。

送信装置Ｓは、これらの信号を集積インタフェースロジックＬＳにおいて受け取り、そのブロックは、それらの信号が、Ｄ−ＰＨＹ信号の正しい解釈のための、および高周波データストリーム（いわゆるシングルエンド論理レベルベースの信号に相当するＨＳデータ）と低周波データストリーム（いわゆる特に、コモンモードベースの差動信号に相当するＬＳデータ）を区別するための少なくとも１つの状態機械を有することを証明できる。

送信装置Ｓの下流のフレーマＦＲ（図１Ｂの詳細図も参照）は、入力信号の直流（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ：ＤＣ）平衡を確保し、および受信側（図２Ａを参照）で認識可能なフレームを生成し、そのことは、受信装置Ｅ（図２Ａを参照）が、補正出力データラインまたは出力チャネルＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−に、受信したデータを再割当てすることを可能にする。

詳細には、論理レベルベースのシングルエンドデータ信号ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３と、差動データ信号ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−の両方を、図１ＢによるフレーマＦＲに印加することができる。５ｂ／６ｂ符号化ブロックとして構成されたその符号器ＫＯを用いて、図１Ｂによる該フレーマは、それらの差動データ信号ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−を、シングルエンド論理レベルベースのデータ信号ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３から成るストリームに埋め込む。

フレーマＦＲに隣接するマルチプレクサＭＵ、具体的には、ＨＳ Ｍｕｘは、位相ロックループとして、具体的には、ＣＭＵとして構成されたクロック発振器ＰＳを用いて、高周波シリアルまたは一括送信信号を生成し、その信号は、出力ドライバＡＴを用いて、送信装置Ｓの出力ＡＳにおいて利用可能になっている。フレーマＦＲとマルチプレクサＭＵは、一緒にシリアライザＳＥを構成している。

クロック発振器ＰＳを用いて、クロックポートＣＬＫ＋，ＣＬＫ−を介して、およびインタフェースロジックＬＳのクロックモジュールＣＳを介して供給されたＤ−ＰＨＹクロック信号は、シリアライザＳＥのための、具体的には、そのマルチプレクサＭＵのための（クロック）基準として用いられ、および該シリアルデータストリームに、すなわち、シリアル化された出力信号に埋め込まれる。これにより、受信装置Ｅ（図２Ａを参照）に伝達される共通信号ストリームＳＩが生成される。

さらに図１Ａを見て分かるように、出力ドライバＡＴは、少なくとも１つの直接接続されたレーザＬＡを駆動するための、具体的には、少なくとも１つの面発光レーザ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒｄｉｏｄｅ：ＶＣＳＥＬ）を駆動するための一体型レーザドライバとして実装されている。

図２Ａは、ＤＳＩデータ伝送インタフェースＩＥまたはＣＳＩデータ伝送インタフェースＩＥへの接続のための受信装置Ｅの原理的構造の実施形態を示す。

送信装置Ｓ（図１Ａを参照）によって送出されたシリアルまたは一括データは、受信装置Ｅの入力増幅器ＥＶを介して受け取られて、集積クロックまたはデータリカバリＣＤへ供給される。

この集積クロックまたはデータリカバリＣＤは、共通信号ストリームＳＩから元のＤ−ＰＨＹクロックを再生し、その後、該クロックは、インタフェースロジックＬＥのクロックモジュールＣＥを介して、再び、ＤＳＩまたはＣＳＩが直接、利用できるようにされる。残りのシリアルデータストリームは、デマルチプレクサＤＭによって細分化されて並列化されて、原理的には、図１ＢによるフレーマＦＲの鏡像であるデフレーマＤＦ（図２Ｂも参照）へ引き渡される。デマルチプレクサＤＭとデフレーマＤＦは、一緒にデシリアライザＤＳを構成する。

詳細には、図２ＢのデフレーマＦＲは、６ｂ／５ｂ復号器ブロックとして構成されたその復号器ＤＫを用いて、差動データ信号は、ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−と、シングルエンド論理レベルベースのデータ信号ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３を分けて、再並列化されたデータ信号を、それぞれの適用可能なデータラインＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−に再割り当てすることができる。

受信装置Ｅ内に図示されているインタフェースロジックブロックＬＥは、それぞれ、Ｄ−ＰＨＹ論理信号の正しい解釈のための、および高周波データストリームと低周波データストリームを区別するための少なくとも１つの状態機械を備えていてもよい。

図２Ａの説明図を見ても分かるように、入力増幅器ＥＶは、集積トランスインピーダンス増幅器として実装され、該増幅器は、フォトダイオードＦＤを受信装置Ｅに直接接続することを可能にしている。

このようにして、本発明によれば、回路装置Ａ（図３を参照）に関しては、送信装置Ｓ（図１Ａを参照）と受信装置Ｅ（図２Ａを参照）との間で、ケーブルベースの多重化リンクを光学的に、すなわち、例えば、ガラス繊維の形態でおよび／またはプラスチック繊維の形態で構成された光導波路ＯＭを用いて実現し、および作動させることが可能である。

図３は、送信装置Ｓ（図１Ａを参照）および受信装置Ｅ（図２Ａを参照）全体の実施形態を示す。これは、シリアルリンクを備えた、または、並列化されたデータストリームを伴うＤ−ＰＨＹ伝送路である。

この目的のために、Ｄ−ＰＨＹ−ＨＳ／ＬＰデータは、本質的に、シリアライザＳＥと、特に、マルチプレクサＭＵとを備える送信装置Ｓ（図１Ａを参照）によって一括化されて、シリアルデータストリームとして受信装置Ｅ（図２Ａを参照）へ送信される。

本質的に、デシリアライザＤＳと、ここでは特に、デマルチプレクサＤＭとを備えるこの受信装置Ｅ（図２Ａを参照）は、該シリアルデータを細分化して、それを元の形態でＤ−ＰＨＹ−ＨＳ／ＬＰデータとして再出力する。送信装置Ｓ（図１Ａを参照）に印加されるＤ−ＰＨＹ−ＣＬＫは、シリアライザＳＥのためのクロック基準として用いられ、および該シリアルデータストリームに埋め込まれる。受信装置Ｅ（図２Ａを参照）は、このクロックを再生して、それをＤ−ＰＨＹ−ＣＬＫとして再出力する。

ここで、ＬＰデータのみを、ｎ個のＤ−ＰＨＹリンクまたはＤ−ＰＨＹレーンのうちの１つのみで、一時的または継続的に送信する場合、送信装置Ｓ（図１Ａを参照）の対応する入力ＥＳは、特に、少なくとも１つの論理モジュールＧＳによって作用される少なくとも１つのスイッチＷＳ（単に、説明を簡単にするために、図１Ａには図示されていない）によって、送信装置Ｓ（図１Ａを参照）の別のポートまたは追加的なポートＡＺに接続することができる。

同様に、受信装置Ｅ（図２Ａを参照）の出力ＡＥは、特に、少なくとも１つの論理モジュールＧＥによって作用される少なくとも１つのスイッチＷＥ（単に、説明を簡単にするために、図２Ａには図示されていない）によって、受信装置Ｅ（図２Ａを参照）の別のポートまたは追加的なポートＥＺに接続することができる。

送信側のこのポートＡＺと、受信側のこのポートＥＺとは、少なくとも１つの電気的な、またはガルバニックなリンクＧＡを用いて、具体的には、少なくとも１つの１ビット幅の銅線を用いて、または、例えば、少なくとも１つのプリント回路基板上に配置された少なくとも１つの電気的ラインを用いて接続されている。

この技術的方策を用いて、一方の、図１Ａ〜図２Ｂに示すシリアライゼーション中の不可避の電力消費と、他方の、ＬＰデータだけの伝送中に、電力消費を可能な限り低く維持したい要求との対立を解決することが可能であり、すなわち、２つの利用可能な伝送路の一方のモード依存の利用によって、
第１のモードにおいては、ｎ個のチャネルまたはｎ個のレーンのＨＳデータと、ＬＰデータの両方が、図１Ａ〜図２Ｂに従って、光ベースで一括化されて、すなわち、ガラス繊維の形態でおよび／またはプラスチック繊維の形態で構成された光導波路ＯＭで、共通シリアル信号ストリームＳＩによって伝送され、
第２のモードにおいては、１つのチャネルまたは１つのレーンのＬＰデータだけが、電気的またはガルバニックなリンクＧＡで伝送される。

このようにして、作動時に、当該レーンが、ＨＳモードとＬＰモードを交互に行う場合、光導波路ＯＭでの電力消費に関連するシリアル化された信号伝送と、電気的またはガルバニックなリンクＧＡでの実際に低電力の信号伝送の両方を、
とるべきさらなる特別な方策を要することなく、および
このことが、進行中の信号トラフィックの低下をもたらすことなく、
滑らかに融合することができる。

ここで、図３によれば、１つのみのチャネルを介した（１つのみのレーンを介した）ＬＰデータだけの伝送の場合、および他のｎ個のチャネル（他のｎ個のレーン）が停止状態にある場合、該システムは、最小限の電力消費という恩恵を受けることができる。

Ａ 回路装置
Ｅ 受信装置
Ｓ 送信装置
ＡＥ 受信装置Ｅの出力部
ＡＰ アプリケーションプロセッサ
ＡＳ 送信装置Ｓの出力部
ＡＴ 出力ドライバ、具体的には、レーザドライバ
ＡＺ 送信装置Ｓの他のまたはさらなるまたは追加的な出力部
ＣＤ クロックおよびデータリカバリユニット
ＣＥ 受信インタフェースロジックＬＥのクロックモジュール
ＣＨ０± 第１のデータラインまたは第１のチャネル
ＣＨ１± 第２のデータラインまたは第２のチャネル
ＣＨ２± 第３のデータラインまたは第３のチャネル
ＣＨ３± 第４のデータラインまたは第４のチャネル
ＣＬＫ± クロックラインまたはクロックチャネル
ＣＳ 送信インタフェースロジックＬＳのクロックモジュール
ＤＤ０± 第１のデータラインまたは第１のチャネルＣＨ０±上の差動信号、具体的には、コモンモードベースのデータ信号
ＤＤ１± 第２のデータラインまたは第２のチャネルＣＨ１±上の差動信号、具体的には、コモンモードベースのデータ信号
ＤＤ２± 第３のデータラインまたは第３のチャネルＣＨ２±上の差動信号、具体的には、コモンモードベースのデータ信号
ＤＤ３± 第４のデータラインまたは第４のチャネルＣＨ３±上の差動信号、具体的には、コモンモードベースのデータ信号
ＤＦ デフレーマ
ＤＫ デフレーマＤＦの復号器、具体的には、６ｂ／５ｂ復号器ブロック
ＤＭ デマルチプレクサ
ＤＳ デシリアライゼーション要素またはデシリアライザ
ＤＵ ディスプレイユニット
ＥＥ 受信装置Ｅの入力部
ＥＳ 送信装置Ｓの入力部
ＥＶ 入力増幅器、具体的には、トランスインピーダンス増幅器
ＥＺ 受信装置Ｅの他のまたはさらなるまたは追加的な入力部
ＦＤ フォトダイオード
ＦＲ フレーマ
ＧＡ 電気的またはガルバニックなリンク、具体的には、例えば、プリント回路基板上に配置された銅線または電気的ライン
ＧＥ 受信装置Ｅの論理モジュール
ＧＳ 送信装置Ｓの論理モジュール
ＨＳ 高速
ＨＳＤ０ 第１のデータラインまたは第１のチャネルＣＨ０±上のシングルエンド論理レベルベースのデータ信号
ＨＳＤ１ 第２のデータラインまたは第２のチャネルＣＨ１±上のシングルエンド論理レベルベースのデータ信号
ＨＳＤ２ 第３のデータラインまたは第３のチャネルＣＨ２±上のシングルエンド論理レベルベースのデータ信号
ＨＳＤ３ 第４のデータラインまたは第４のチャネルＣＨ３±上のシングルエンド論理レベルベースのデータ信号
ＩＥ データシンク関連のＣＳＩおよび／またはＣＳＩ−２および／またはＣＳＩ−３および／またはＤＳＩおよび／またはＤＳＩ−２インタフェース
ＩＳ データソース関連のＣＳＩおよび／またはＣＳＩ−２および／またはＣＳＩ−３および／またはＤＳＩおよび／またはＤＳＩ−２インタフェース
ＫＡ カメラ
ＫＯ フレーマの符号器、具体的には、５ｂ／６ｂ符号器ブロック
ＬＡ レーザ
ＬＥ 受信インタフェースロジック
ＬＰ 低電力
ＬＳ 送信インタフェースロジック
ＭＵ マルチプレクサ
ＯＭ 光学媒体、具体的には、光導波路、例えば、ガラス繊維および／またはプラスチック繊維
ＰＳ クロック発振器、具体的には、位相ロックループ、例えば、クロックマルチプライヤユニット
ＳＥ シリアライゼーション要素またはシリアライザ
ＳＩ 共通信号ストリーム
ＴＬ クロックライン
ＷＥ 受信装置Ｅのスイッチ
ＷＳ 送信装置Ｓのスイッチ

Claims (24)

1. シングルエンド論理レベルベースのデータ信号およびクロック信号（ＨＳ）と、
   差動データ信号および差動クロック信号（ＬＰ）と、の両方を、
   少なくとも１つのデータソースに割り当て可能な少なくとも１つの送信装置（Ｓ）と、少なくとも１つのデータシンクに割り当て可能な少なくとも１つの受信装置（Ｅ）との間で、
   前記シングルエンド論理レベルベースのデータ信号およびクロック信号（ＨＳ）と、前記差動データ信号および差動クロック信号（ＬＰ）をシリアル化する少なくとも１つの共通信号ストリーム（ＳＩ）の形態と、
   前記差動データ信号および差動クロック信号（ＬＰ）を含む少なくとも１つの信号ストリームの形態と、
   の２つの形態の間で切替可能な状態で伝送する回路装置（Ａ）。
2. 前記差動データ信号はコモンモードベースである請求項１に記載の回路装置。
3. 前記共通信号ストリーム（ＳＩ）は、少なくとも１つの光媒体（ＯＭ）を介して送信され得ることを特徴とする請求項１又は２に記載の回路装置。
4. 前記差動データ信号および差動クロック信号（ＬＰ）を備える信号ストリームを、少なくとも１つの電気的またはガルバニックなリンク（ＧＡ）を介して送信することができることを特徴とする請求項１〜３のいずれか一項に記載の回路装置。
5. 前記電気的またはガルバニックなリンク（ＧＡ）は、
   前記送信装置（Ｓ）における少なくとも１つのスイッチ（ＷＳ）に割り当てられ、それを用いて、前記受信装置（Ｅ）への電気的またはガルバニックなリンク（ＧＡ）を閉じることができ、および前記受信装置（Ｅ）における少なくとも１つのスイッチ（ＷＥ）に割り当てられ、それを用いて、前記送信装置（Ｓ）への電気的またはガルバニックなリンク（ＧＡ）を閉じることができることを特徴とする請求項４に記載の回路装
   置。
6. 前記送信装置（Ｓ）における少なくとも１つのスイッチ（ＷＳ）には、少なくとも１つの論理モジュール（ＧＳ）が備えられている請求項５に記載の回路装置。
7. 前記受信装置（Ｅ）における少なくとも１つのスイッチ（ＷＥ）には、少なくとも１つの論理モジュール（ＧＥ）が備えられている請求項５又は６に記載の回路装置。
8. 前記送信装置（Ｓ）は、
   前記データ信号およびクロック信号のための少なくとも１つの入力部（ＥＳ）と、
   前記入力部（ＥＳ）の下流の、前記データ信号およびクロック信号を受け取るための少なくとも１つの送信インタフェースロジック（ＬＳ）と、
   前記送信インタフェースロジック（ＬＳ）の下流の、前記共通信号ストリーム（ＳＩ）を生成するための少なくとも１つのシリアライザ（ＳＥ）と、
   前記シリアライザ（ＳＥ）の上流で、前記送信インタフェースロジック（ＬＳ）のクロックモジュール（ＣＳ）の下流に設けられた、少なくとも１つの基準クロックを生成するための少なくとも１つのクロック発振器（ＰＳ）と、
   前記シリアライザ（ＳＥ）の下流の少なくとも１つの出力ドライバ（ＡＴ）と、
   前記出力ドライバ（ＡＴ）の下流の、前記共通信号ストリーム（ＳＩ）を前記受信装置（Ｅ）へ送信するための少なくとも１つの出力部（ＡＳ）と、
   を備えることを特徴とする請求項１，２、及び、５〜７のいずれか一項に記載の回路装置。
9. 前記クロック発振器（ＰＳ）は、少なくとも１つの位相ロックループとして構成されることを特徴とする請求項８に記載の回路装置。
10. 前記クロック発振器（ＰＳ）は、少なくとも１つのクロックマルチプライヤユニットとして構成されることを特徴とする請求項９に記載の回路装置。
11. 前記シリアライザ（ＳＥ）は、
    前記送信インタフェースロジック（ＬＳ）の下流の、前記共通信号ストリーム（ＳＩ）のための、前記受信装置（Ｅ）で認識可能な少なくとも１つのフレームを生成するための少なくとも１つのフレーマ（ＦＲ）と、
    前記フレーマ（ＦＲ）の下流の、前記共通信号ストリーム（ＳＩ）を生成するための少なくとも１つのマルチプレクサ（ＭＵ）と、
    を備えることを特徴とする請求項８〜１０のいずれか一項に記載の回路装置。
12. 前記シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と前記差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）との両方を、前記フレーマ（ＦＲ）に印加することができること、および、前記フレーマは、少なくとも１つの符号器（ＫＯ）を用いて、前記差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）を、シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）のストリームに埋め込むことを特徴とする請求項１１に記載の回路装置。
13. 前記少なくとも１つの符号器は、少なくとも１つの５ｂ／６ｂ符号器ブロックである請求項１２に記載の回路装置。
14. 前記受信装置（Ｅ）は、
    前記送信装置（Ｓ）によって送信された前記共通信号ストリーム（ＳＩ）のための少なくとも１つの入力部（ＥＥ）と、
    前記共通信号ストリーム（ＳＩ）を受け取るための少なくとも１つの入力増幅器（ＥＶ）と、
    前記データ信号およびクロック信号を前記共通信号ストリーム（ＳＩ）から復元するための少なくとも１つのクロックおよびデータリカバリユニット（ＣＤ）と、
    前記クロックおよびデータリカバリユニット（ＣＤ）の下流の、少なくとも１つの受信インタフェースロジック（ＬＥ）の少なくとも１つのクロックモジュール（ＣＥ）と、
    前記クロックおよびデータリカバリユニット（ＣＤ）の下流の、前記データ信号を再並列化するための、および再並列化された前記データ信号を前記受信インタフェースロジック（ＬＥ）に割り当てるための少なくとも１つのデシリアライザ（ＤＳ）と、
    前記受信インタフェースロジック（ＬＥ）の下流の、前記データ信号およびクロック信号のための少なくとも１つの出力部（ＡＥ）と、
    を備えることを特徴とする請求項１〜１３のいずれか一項に記載の回路装置。
15. 前記デシリアライザ（ＤＳ）は、
    前記クロックおよびデータリカバリユニット（ＣＤ）の下流の、前記データ信号を再並列化するための少なくとも１つのデマルチプレクサ（ＤＭ）と、
    前記デマルチプレクサ（ＤＭ）の下流の、再並列化された前記データ信号を、前記受信インタフェースロジック（ＬＥ）に割り当てるための少なくとも１つのデフレーマ（ＤＦ）と、
    を備えることを特徴とする請求項１４に記載の回路装置。
16. 前記デフレーマ（ＤＦ）は、前記差動データ信号（ＤＤ０＋，ＤＤ０−，ＤＤ１＋，ＤＤ１−，ＤＤ２＋，ＤＤ２−，ＤＤ３＋，ＤＤ３−）を、少なくとも１つの復号器（ＤＫ）を用いて、前記シングルエンド論理レベルベースのデータ信号（ＨＳＤ０，ＨＳＤ１，ＨＳＤ２，ＨＳＤ３）と分けて、前記再並列化されたデータ信号を、それぞれのデータライン（ＣＨ０＋，ＣＨ０−，ＣＨ１＋，ＣＨ１−，ＣＨ２＋，ＣＨ２−，ＣＨ３＋，ＣＨ３−）に割り当てることを特徴とする請求項１５に記載の回路装置。
17. 前記少なくとも１つの復号器は、少なくとも１つの５ｂ／６ｂ復号器ブロックである請求項１６に記載の回路装置。
18. シングルエンド論理レベルベースのデータ信号およびクロック信号（ＨＳ）と、
    差動データ信号および差動クロック信号（ＬＰ）との両方を、
    少なくとも１つのデータソースに割り当て可能な少なくとも１つの送信装置（Ｓ）と、少なくとも１つのデータシンクに割り当て可能な少なくとも１つの受信装置（Ｅ）との間で、
    シングルエンド論理レベルベースの前記データ信号およびクロック信号（ＨＳ）と、前記差動データ信号および差動クロック信号（ＬＰ）をシリアル化する少なくとも１つの共通信号ストリーム（ＳＩ）の形態と、
    前記差動データ信号および差動クロック信号（ＬＰ）を含む少なくとも１つの信号ストリームの形態と、
    の２つの形態の間で切替可能な状態で伝送する方法。
19. 前記差動データ信号はコモンモードベースである請求項１８に記載の方法。
20. 前記共通信号ストリーム（ＳＩ）は、少なくとも１つの光媒体（ＯＭ）を介して送信されることを特徴とする請求項１８又は１９に記載の方法。
21. 前記差動データ信号および差動クロック信号（ＬＰ）を備える信号ストリームは、少なくとも１つの電気的またはガルバニックなリンク（ＧＡ）を介して送信されることを特徴とする請求項１８〜２０のいずれか一項に記載の方法。
22. 前記電気的またはガルバニックなリンク（ＧＡ）は、
    前記受信装置（Ｅ）の方向において前記送信装置（Ｓ）内で閉じられ、および、
    前記送信装置（Ｓ）の方向において前記受信装置（Ｅ）内で閉じられることを特徴とする請求項２１に記載の方法。
23. 前記電気的またはガルバニックなリンク（ＧＡ）は、少なくとも１つの論理モジュール（ＧＳ）によって作動される少なくとも１つのスイッチ（ＷＳ）を用いて前記送信装置（Ｓ）内で閉じられる請求項２２に記載の方法。
24. 前記電気的またはガルバニックなリンク（ＧＡ）は、少なくとも１つの論理モジュール（ＧＥ）によって作動される少なくとも１つのスイッチ（ＷＥ）を用いて前記受信装置（Ｅ）内で閉じられる請求項２２又は２３に記載の方法。

Images