JP2015177364A - レシーバ回路、表示パネルドライバ、表示装置及びレシーバ回路の動作方法 - Google Patents

Abstract

【課題】ノイズがデータ通信に及ぼす不所望な影響を軽減する。
【解決手段】レシーバ回路が、ＣＬＫ＿ＬＰ回路１と、クロックレーンがＨＳモードに設定されたときに内部クロック信号を生成するＣＬＫ＿ＨＳ回路２と、データレーンがＬＰモードに設定されるとデータレーンで伝送される差動データ信号を受信するＤＡＴＡ＿ＬＰ回路３と、データレーンがＨＳモードに設定されると該内部クロック信号に同期して差動データ信号を受信するＤＡＴＡ＿ＨＳ回路４と、異常検出回路５とを具備する。異常検出回路５は、データレーンがＬＰモードに遷移した時点でクロックレーンがＬＰモードに設定されている場合、ＨＳ復帰信号をアサートし、クロックレーンをＨＳモードに復帰させる。
【選択図】図４

Description

本発明は、レシーバ回路、表示パネルドライバ及び表示装置に関し、特に、ＭＩＰＩ−ＤＳＩに準拠した通信に好適なレシーバ回路の構成に関する。

ＭＩＰＩ（mobile industry processor interface）アライアンスが規定するＭＩＰＩ−ＤＳＩ（display serial interface）は、携帯機器においてプロセッサと周辺装置（例えば、表示装置）との間の通信に用いられるシリアルインターフェースの規格であり、高速且つ低消費電力で通信を行うことができるという特徴を有している。

ＭＩＰＩ−ＤＳＩでは、１つのクロックレーンと、１つ以上４つ以下のデータレーンとを用いてデータ通信を行う。各レーンは、差動信号を伝送する２本の信号線（１対の信号線）を含んでいる。詳細には、クロックレーンは、差動クロック信号を伝送する２本の信号線（一対の信号線）を含んでおり、各データレーンは、差動データ信号を伝送する２本の信号線を含んでいる。

ＭＩＰＩ−ＤＳＩには、２つの通信モード：ＬＰ（low power）モード及びＨＳ（high speed）モードが規定されている。ＬＰモードは、低速であるが低消費電力で通信を行うための通信モードであり、ＨＳモードは、高速でデータを通信するための通信モードである。ＬＰモードからＨＳモードの遷移及びＨＳモードからＬＰモードへの遷移は、送信側が、クロックレーン及びデータレーンの２本の信号線の電位を、特定のシーケンスで変化させることによって行われる。受信側の回路は、クロックレーン及びデータレーンの２本の信号線の電位から通信モードの遷移を認識する。

しかしながら、発明者の検討によれば、ＨＳモードでのデータ通信が行われている間にクロックレーンにノイズが印加されると、該ノイズに起因して、受信側の回路が、データ通信がＨＳモードからＬＰモードに遷移したと誤って認識することがある。このような場合、以後、ＨＳモードによるデータ通信を行うことができないという不所望な影響が生じ得る。このような不所望な影響の発生は抑制されることが望ましい。

なお、液晶表示装置におけるＭＩＰＩ−ＤＳＩに準拠した通信については、例えば、特開２０１２−１５０１５２号公報（特許文献１）に開示されている。

特開２０１２−１５０１５２号公報

したがって、本発明の目的は、ノイズがデータ通信に及ぼす不所望な影響を軽減するように構成された受信回路、表示パネルドライバ及び表示装置を提供することにある。

本発明の他の課題及び新規の特徴は、本明細書の記載及び図面から明らかになるであろう。

以下では、発明を実施するための形態で使用される番号・符号を用いながら、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための形態との対応関係の一例を示すために、参考として、括弧付きで付加されたものである。

本発明の一の観点では、レシーバ回路（１０、１０Ａ）が、クロックレーンから受け取ったクロック信号（ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎ）からクロックレーンの通信モードの遷移を検出し、クロックレーンの通信モードを示す第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）を生成するモード検出回路（１）と、第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）が第１通信モードに対応する状態に設定されるとクロック信号に同期した内部クロック信号（ＣＬＫ＿ＨＳ＿ＯＵＴ）を生成し、第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）が第２通信モードに対応する状態に設定されると内部クロック信号（ＣＬＫ＿ＨＳ＿ＯＵＴ）の生成を停止するように構成されたクロック生成回路（２）と、データレーンから受け取ったデータ信号（ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎ）からデータレーンの通信モードの遷移を検出してデータレーンの通信モードを示す第２モード信号（ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅ）を生成し、且つ、第２モード信号（ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅ）が第２通信モードに対応する状態に設定されるとデータ信号で伝送されるデータに対応する第１受信データ信号（ＬＰ＿ＤＡＴＡｉ＿ＯＵＴ）を生成するように構成された第１受信回路（３）と、第２モード信号（ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅ）が第１通信モードに対応する状態に設定されると、内部クロック信号（ＣＬＫ＿ＨＳ＿ＯＵＴ）に同期してデータ信号をラッチすることによりデータ信号（ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎ）で伝送されるデータを識別し、識別されたデータに対応する第２受信データ信号（ＨＳ＿ＤＡＴＡｉ＿ＯＵＴ）を生成するように構成された第２受信回路（４）と、異常検出回路（５）とを具備する。異常検出回路（５）は、第２モード信号（ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅ）が第１通信モードに対応する状態から第２通信モードに対応する状態に遷移した時点で第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）が第２通信モードに対応する状態に設定されている場合、第１通信モード復帰信号（ＨＳ復帰信号）をアサートする。モード検出回路（１）は、第１通信モード復帰信号（ＨＳ復帰信号）のアサートに応答して第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）を第１通信モードに対応する状態に設定する。

本発明の他の観点では、ＭＩＰＩ−ＤＳＩに準拠した通信の受信側で用いられるレシーバ回路が提供される。該レシーバ回路は、クロックレーンの２本の信号線の電位からクロックレーンの通信モードの遷移を検出し、クロックレーンの通信モードを示す第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）を生成するＣＬＫ＿ＬＰ回路（１）と、第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）がＨＳ（high speed）モードに対応する状態に設定されるとクロックレーンから受け取った差動クロック信号（ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎ）に同期した内部クロック信号（ＨＳ＿ＣＬＫ＿ＯＵＴ）を生成し、第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）がＬＰ（low power）モードに対応する状態に設定されると内部クロック信号（ＨＳ＿ＣＬＫ＿ＯＵＴ）の生成を停止するように構成されたＣＬＫ＿ＨＳ回路（２）と、データレーンの２本の信号線の電位からデータレーンの通信モードの遷移を検出してデータレーンの通信モードを示す第２モード信号（ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅ）を生成し、且つ、第２モード信号（ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅ）がＬＰモードに対応する状態に設定されるとデータレーンから受け取った差動データ信号（ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎ）で伝送されるデータに対応する第１受信データ信号を生成するように構成されたＤＡＴＡ＿ＬＰ回路（３）と、第２モード信号（ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅ）がＨＳモードに対応する状態に設定されると、内部クロック信号（ＨＳ＿ＣＬＫ＿ＯＵＴ）に同期して差動データ信号（ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎ）をラッチすることにより差動データ信号（ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎ）で伝送されるデータに対応する第２受信データ信号を生成するように構成されたＤＡＴＡ＿ＨＳ回路（４）と、異常検出回路（５）とを具備する。異常検出回路（５）は、第２モード信号（ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅ）がＨＳモードに対応する状態からＬＰモードに対応する状態に遷移した時点で第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）がＬＰモードに対応する状態に設定されている場合、ＨＳ復帰信号をアサートする。ＣＬＫ＿ＬＰ回路（１）は、ＨＳ復帰信号のアサートに応答して第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）をＨＳモードに対応する状態に設定する。

このようなレシーバ回路（１０、１０Ａ）は、例えば、表示装置（２０）において表示パネル（１２）を駆動する表示パネルドライバ（１１）で用いられることが好適である。

本発明の更に他の観点では、レシーバ回路（１０、１０Ａ）の動作方法が、
クロックレーンから受け取ったクロック信号からクロックレーンの通信モードの遷移を検出し、クロックレーンの通信モードを示す第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）を生成するステップと、
第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）が第１通信モードに対応する状態に設定されるとクロック信号に同期した第１内部クロック信号（ＨＳ＿ＣＬＫ＿ＯＵＴ）の生成を開始するステップと、
第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）が第２通信モードに対応する状態に設定されると第１内部クロック信号（ＨＳ＿ＣＬＫ＿ＯＵＴ）の生成を停止するステップと、
データレーンから受け取ったデータ信号（ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎ）からデータレーンの通信モードの遷移を検出してデータレーンの通信モードを示す第２モード信号（ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅ）を生成するステップと、
第２モード信号（ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅ）が第２通信モードに対応する状態に設定されるとデータ信号（ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎ）に対してクロック再生を行い、クロック再生で得られた第２内部クロック信号に同期してデータ信号をラッチすることによりデータ信号で伝送されるデータを識別するステップと、
第２モード信号（ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅ）が第１通信モードに対応する状態に設定されると、第１内部クロック信号（ＨＳ＿ＣＬＫ＿ＯＵＴ）に同期してデータ信号（ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎ）をラッチすることによりデータ信号で伝送されるデータを識別するステップと、
識別されたデータに対応する受信データ信号（ＬＰ＿ＤＡＴＡｉ＿ＯＵＴ、ＨＳ＿ＤＡＴＡｉ＿ＯＵＴ）を生成するステップと、
第２モード信号（ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅ）が第１通信モードに対応する状態から第２通信モードに対応する状態に遷移した時点で第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）が第２通信モードに対応する状態に設定されている場合、第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）を第１通信モードに対応する状態に設定するステップ
とを具備する。

本発明の更に他の観点では、ＭＩＰＩ−ＤＳＩに準拠した通信の受信側で用いられるレシーバ回路（１０、１０Ａ）の動作方法が提供される。当該動作方法は、
クロックレーンの２本の信号線の電位からクロックレーンの通信モードの遷移を検出し、クロックレーンの通信モードを示す第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）を生成するステップと、
第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）がＨＳ（high speed）モードに対応する状態に設定されたときにクロックレーンから受け取った差動クロック信号（ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎ）に同期した第１内部クロック信号（ＨＳ＿ＣＬＫ＿ＯＵＴ）の生成を開始するステップと、
第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）がＬＰ（low power）モードに対応する状態に設定されたときに第１内部クロック信号（ＨＳ＿ＣＬＫ＿ＯＵＴ）の生成を停止するステップと、
データレーンの２本の信号線の電位からデータレーンの通信モードの遷移を検出してデータレーンの通信モードを示す第２モード信号（ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅ）を生成するステップと、
第２モード信号（ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅ）がＬＰモードに対応する状態に設定されたときにデータレーンから受け取った差動データ信号（ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎ）に対してクロック再生を行い、クロック再生で得られた第２内部クロック信号に同期して差動データ信号（ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎ）をラッチすることにより差動データ信号（ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎ）で伝送されるデータを識別するステップと、
第２モード信号（ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅ）がＨＳモードに対応する状態に設定されると、第１内部クロック信号（ＨＳ＿ＣＬＫ＿ＯＵＴ）に同期して差動データ信号（ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎ）をラッチすることにより差動データ信号（ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎ）で伝送されるデータを識別するステップと、
識別されたデータに対応する受信データ信号（ＬＰ＿ＤＡＴＡｉ＿ＯＵＴ、ＨＳ＿ＤＡＴＡｉ＿ＯＵＴ）を生成するステップと、
第２モード信号（ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅ）がＨＳモードに対応する状態からＬＰモードに対応する状態に遷移した時点で第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）がＬＰモードに対応する状態に設定されている場合、第１モード信号（ＣＬＫ＿ＨＳ＿ｍｏｄｅ）をＨＳモードに対応する状態に設定するステップ
とを具備する。

本発明によれば、ノイズがデータ通信に及ぼす不所望な影響を軽減するように構成された受信回路、表示パネルドライバ及び表示装置が提供される。

ＭＩＰＩ−ＤＳＩによる通信が行われるシステムの一例を示すブロック図である。 レシーバ回路の構成の一例を示すブロック図である。 図１Ｂの構成のレシーバ回路の動作の例を示すタイミングチャートである。 ノイズが印加された結果、クロックレーンがＨＳモードからＬＳモードに遷移したと誤って認識された場合のレシーバ回路の動作を示すタイミングチャートである。 本発明の一実施形態におけるレシーバ回路の構成を示すブロック図である。 本実施形態のレシーバ回路の動作を示すタイミングチャートである。 本実施形態において、４つのデータレーンがデータ通信に用いられる場合のレシーバ回路の構成の一例を示すブロック図である。 本実施形態において、４つのデータレーンがデータ通信に用いられる場合のレシーバ回路の構成の他の例を示すブロック図である。 図７Ａのレシーバ回路のＨＳモード検出回路の構成の例を示すブロック図である。 本実施形態のレシーバ回路が適用されたドライバＩＣ（integrated circuit）を備える液晶表示装置の構成の一例を示すブロック図である。 本実施形態のレシーバ回路が適用されたドライバＩＣの構成の一例を示すブロック図である。

以下では、本発明の技術的意義の理解を容易にするために、まず、ＭＩＰＩ−ＤＳＩによる通信及びそれに用いられる受信回路について説明する。

図１Ａは、ＭＩＰＩ−ＤＳＩによる通信が行われるシステムの一例を示すブロック図である。図１Ａのシステムでは、ホスト１１０と周辺装置１２０との間でＭＩＰＩ−ＤＳＩによる通信が行われる。ＭＩＰＩ−ＤＳＩによる通信では、クロックレーンと、１つ以上４つ以下のデータレーンとが用いられる。図１Ａには、４つのデータレーンを含む場合のシステムの構成が図示されている。ただし、データレーンの数は、１以上３以下であってもよい。図１Ａにおいて、クロックレーンは、記号“ＣＬＫ”で参照されており、４つのデータレーン０〜３は、それぞれ、記号“ＤＡＴＡ０”、“ＤＡＴＡ１”、“ＤＡＴＡ２”、“ＤＡＴＡ３”で参照されている。

クロックレーンは、ホスト１１０（即ち、送信側）から周辺装置１２０（即ち、受信側）にクロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎを伝送するために使用される。クロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎは、差動クロック信号を構成する一対の信号である。

データレーン０〜３のそれぞれは、ホスト１１０（送信側）と周辺装置１２０（受信側）の間で差動データ信号を伝送するために使用される。詳細には、データレーン０は、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎを伝送し、データレーン１は、データ信号ＤＡＴＡ１＿Ｐ、ＤＡＴＡ１＿Ｎを伝送する。ここで、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎは、差動データ信号を構成する一対の信号であり、データ信号ＤＡＴＡ１＿Ｐ、ＤＡＴＡ１＿Ｎは、差動データ信号を構成する他の一対の信号である。同様に、データレーン２は、データ信号ＤＡＴＡ２＿Ｐ、ＤＡＴＡ２＿Ｎを伝送し、データレーン３は、データ信号ＤＡＴＡ３＿Ｐ、ＤＡＴＡ３＿Ｎを伝送する。ここで、データ信号ＤＡＴＡ２＿Ｐ、ＤＡＴＡ２＿Ｎは、差動データ信号を構成する一対の信号であり、データ信号ＤＡＴＡ３＿Ｐ、ＤＡＴＡ３＿Ｎは、差動データ信号を構成する他の一対の信号である。

なお、ＭＩＰＩ−ＤＳＩにおいては、データレーン０は、ＬＰモードで双方向通信を行ってもよいと規定されている。このことを示すために、図１Ａでは、データレーン０の２本の信号線のみが両端にアローヘッド（鏃）が付された矢印で図示されている。

上述のとおり、ＭＩＰＩ−ＤＳＩには、２つの通信モード：ＨＳ（high speed）モード及びＬＰ（low power）モードが規定されている。ＨＳモードは、高速でデータを通信するための第１通信モードであり、ＬＰモードは、低速であるが低消費電力で通信を行うための第２通信モードである。

ＬＰモードにおける通信では、クロック信号が、各データレーンｉのデータ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎに埋め込まれる。周辺装置１２０は、各データレーンｉのデータ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎに対してクロック再生を行い、クロック再生によって得られた内部クロック信号に同期してデータ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎをラッチしてデータ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎで伝送されるデータを識別する。ＬＰモードにおける通信において伝送されるデータ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎは、（後述のＨＳモードにおいて伝送される信号と比較して）振幅が大きく、且つ、周波数が低い。

一方、ＨＳモードにおける通信では、クロックレーンを介して供給されたクロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎに同期して各データレーンｉのデータ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎがラッチされる。ＨＳモードにおける通信においては、クロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎ及びデータ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎは、ＬＰモードにおいて伝送されるデータ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎと比較して、振幅が小さく、且つ、周波数が高い。

ＬＰモードからＨＳモードの遷移及びＨＳモードからＬＰモードへの遷移は、クロックレーン及びデータレーン０〜３で独立して行われる。後述されるように、ＭＩＰＩ−ＤＳＩでは、クロックレーンがＨＳモードで維持されたまま、データレーン０〜３がＨＳモードからＬＰモードに遷移する動作が通常の動作として定義されていることに留意されたい。

クロックレーンのＬＰモードからＨＳモードの遷移及びＨＳモードからＬＰモードへの遷移は、ホスト１１０が、クロックレーンの２本の信号線の電位を、特定のシーケンスで遷移させることによって行われる。周辺装置１２０は、クロックレーンの２本の信号線の電位が、該特定のシーケンスで遷移したことを検知すると、クロックレーンの通信モードが、ＬＰモードからＨＳモードに、又は、ＨＳモードからＬＰモードに遷移したと認識する。

同様に、各データレーンｉのＬＰモードからＨＳモードの遷移及びＨＳモードからＬＰモードへの遷移は、ホスト１１０が、データレーンｉの２本の信号線の電位を特定のシーケンスで遷移させることで行われる。周辺装置１２０は、データレーンｉの２本の信号線が、該特定のシーケンスで遷移したことを検知すると、データレーンｉの通信モードが、ＬＰモードからＨＳモードに、又は、ＨＳモードからＬＰモードに遷移したと認識する。

図１Ｂは、上記のような通信を行う周辺装置１２０（即ち、受信側）において使用されるレシーバ回路１００の構成の一例を示すブロック図である。以下では、レシーバ回路１００の理解を容易にするために、一のデータレーン０のみが設けられている場合のレシーバ回路１００の構成及び動作を説明する。ただし、上述されているように、実際には、１つ以上４つ以下のデータレーンが設けられ得ることに留意されたい。なお、以下の図１Ｂの説明は、出願人が、図１Ｂのレシーバ回路１００の構成が公知であることを自認するものであると解釈してはならない。

図１Ｂのレシーバ回路１００は、ＣＬＫ＿ＬＰ回路１０１と、ＣＬＫ＿ＨＳ回路１０２と、ＤＡＴＡ＿ＬＰ回路１０３と、ＤＡＴＡ＿ＨＳ回路１０４とを備えている。

ＣＬＫ＿ＬＰ回路１０１は、クロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎを監視して（即ち、クロックレーンの２本の信号線の電位を監視して）、クロックレーンの通信モードの遷移を検出するように構成されたモード検出回路として動作する。詳細には、ＣＬＫ＿ＬＰ回路１０１は、クロックレーンの２本の信号線の電位が特定のシーケンスで遷移したことを検知すると、クロックレーンの通信モードが、ＬＰモードからＨＳモードに、又は、ＨＳモードからＬＰモードに遷移したと認識する。ＣＬＫ＿ＬＰ回路１０１は、クロックレーンの通信モードがＨＳモードに遷移したことを検出すると、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅをアサートする、即ち、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅをＨＳモードに対応する状態に設定する。また、ＣＬＫ＿ＬＰ回路１０１は、クロックレーンの通信モードがＬＳモードに遷移したことを検出すると、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅをネゲートする、即ち、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅをＬＰモードに対応する状態に設定する。後述されるように、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅは、ＣＬＫ＿ＨＳ回路１０２を活性化するための信号である。

ＣＬＫ＿ＨＳ回路１０２は、クロックレーンがＨＳモードに設定されたときにクロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎに同期したクロック信号ＨＳ＿ＣＬＫ＿ＯＵＴを生成するように構成されたクロック生成回路として動作する。後述されるように、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴは、データレーン０がＨＳモードに設定されたときにデータ受信に用いられる内部クロック信号である。詳細には、ＣＬＫ＿ＬＰ回路１０１から受け取ったＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅがアサートされると、ＣＬＫ＿ＨＳ回路１０２は、クロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎに同期したクロック信号ＨＳ＿ＣＬＫ＿ＯＵＴを生成する。一方、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅがネゲートされると、ＣＬＫ＿ＨＳ回路１０２は非活性化され、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴを出力しない。

ＤＡＴＡ＿ＬＰ回路１０３は、データレーン０がＬＰモードに設定されたときにデータレーン０を介してデータを受信する受信回路である。データレーン０がＬＰモードに設定されると、ＤＡＴＡ＿ＬＰ回路１０３は、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎに対してクロック再生を行って内部クロック信号を生成する。更にＤＡＴＡ＿ＬＰ回路１０３は、該内部クロック信号に同期してデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎをラッチしてデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎで伝送されるデータを識別し、識別したデータを示す受信データ信号ＬＰ＿ＤＡＴＡ０＿ＯＵＴを生成する。受信データ信号ＬＰ＿ＤＡＴＡ０＿ＯＵＴは、データレーン０がＬＰモードに設定されたときにデータレーン０で伝送されたデータを示す信号である。

ＤＡＴＡ＿ＬＰ回路１０３は、更に、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎを監視して（即ち、データレーン０の２本の信号線の電位を監視して）、データレーン０の通信モードの遷移を検出する機能も有している。ＤＡＴＡ＿ＬＰ回路１０３は、データレーン０の２本の信号線の電位が特定のシーケンスで遷移したことを検知すると、データレーン０の通信モードが、ＬＰモードからＨＳモードに、又は、ＨＳモードからＬＰモードに遷移したと認識する。ＤＡＴＡ＿ＬＰ回路１０３は、データレーン０の通信モードがＨＳモードに遷移したことを検出すると、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをアサートする、即ち、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをＨＳモードに対応する状態に設定する。また、ＤＡＴＡ＿ＬＰ回路１０３は、データレーン０の通信モードがＬＳモードに遷移したことを検出すると、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをネゲートする、即ち、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをＬＰモードに対応する状態に設定する。後述されるように、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅは、ＤＡＴＡ＿ＨＳ回路１０４を活性化するための信号である。

なお、データレーン０においてＬＰモードでの双方向通信が行われる場合には、ＤＡＴＡ＿ＬＰ回路１０３には、データレーン０を介してＬＰモードでデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎを受信する機能に加え、データレーン０を介してＬＰモードで差動データ信号を送信する機能が与えられる。

ＤＡＴＡ＿ＨＳ回路１０４は、データレーン０がＨＳモードに設定されたときにデータレーン０を介してデータを受信する受信回路である。詳細には、データレーン０がＨＳモードに設定されると、即ち、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅがアサートされると、ＤＡＴＡ＿ＨＳ回路１０４が活性化される。ＤＡＴＡ＿ＨＳ回路１０４が活性化されると、ＤＡＴＡ＿ＨＳ回路１０４は、ＣＬＫ＿ＨＳ回路１０２から供給されるクロック信号ＨＳ＿ＣＬＫ＿ＯＵＴに同期してデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎをラッチしてデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎで伝送されるデータを識別し、識別したデータを示す受信データ信号ＨＳ＿ＤＡＴＡ０＿ＯＵＴを生成する。受信データ信号ＨＳ＿ＤＡＴＡ０＿ＯＵＴは、データレーン０がＨＳモードに設定されたときにデータレーン０で伝送されたデータを示す信号である。一方、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅがネゲートされると、ＤＡＴＡ＿ＨＳ回路１０４は非活性化される。

図２は、図１Ｂの構成のレシーバ回路１００の動作の例を示すタイミングチャートである。初期状態（時刻ｔ＜ｔ１）において、クロックレーンとデータレーン０のいずれもがＬＰモードに設定されているとする。この状態では、データレーン０を介したＬＰモードでの通信が行われ得る。

データレーン０においてＨＳモードでのデータ通信を行う場合、まず、クロックレーンにおいてＨＳモード移行コマンドがクロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎによって伝送される（時刻ｔ１）。言い換えれば、クロックレーンの２本の信号線の電位がＨＳモード移行コマンドに対応する特定のシーケンスで遷移される。ＣＬＫ＿ＬＰ回路１０１は、クロックレーンの２本の信号線の電位からクロックレーンにおいてＨＳモード移行コマンドが伝送されたことを検出すると、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅをアサートしてＣＬＫ＿ＨＳ回路１０２を活性化する。ＣＬＫ＿ＨＳ回路１０２は、活性化されると、クロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎに同期してクロック信号ＨＳ＿ＣＬＫ＿ＯＵＴを生成する。

続いて、データレーン０においてＨＳモード移行コマンドがデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎによって伝送される（時刻ｔ２）。ＤＡＴＡ＿ＬＰ回路１０３は、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎからデータレーン０においてＨＳモード移行コマンドが伝送されたことを検出すると、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをアサートしてＤＡＴＡ＿ＨＳ回路１０４を活性化する。ＤＡＴＡ＿ＨＳ回路１０４は、活性化されると、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴに同期してデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎをラッチし、受信データ信号ＨＳ＿ＤＡＴＡ０＿ＯＵＴを生成する。

所望のデータ長のデータ列がデータレーン０で伝送されると、データレーン０においてＬＰモード移行コマンドがデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎによって伝送される（時刻ｔ３）。これにより、最初のデータ列ＨＳ＿ＤＡＴＡ（１）の伝送が完了する。

ただし、引き続いてＨＳモードでのデータ通信が行われる場合には、クロックレーンは、ＨＳモードに維持される。即ち、ＣＬＫ＿ＨＳ回路１０２は、クロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎに同期してクロック信号ＨＳ＿ＣＬＫ＿ＯＵＴを生成し続ける。図２では、時刻ｔ３においてデータ列ＨＳ＿ＤＡＴＡ（１）の伝送が完了しているが、引き続いてデータ列ＨＳ＿ＤＡＴＡ（２）〜（４）の伝送が行われるため、クロックレーンがＨＳモードに維持される。

同様の手順により、所望の数のデータ列が伝送される（時刻ｔ４〜ｔ９）。図２には、４つのデータ列ＨＳ＿ＤＡＴＡ（１）〜ＨＳ＿ＤＡＴＡ（４）が伝送される場合の動作が図示されている。

全てのデータ列の伝送が完了すると、データレーン０においてＬＰモード移行コマンドがデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎによって伝送される（時刻ｔ９）。ＤＡＴＡ＿ＬＰ回路１０３は、ＬＰモード移行コマンドがデータレーン０において伝送されたことを検出すると、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをネゲートする。

更に、クロックレーンにおいてＬＰモード移行コマンドがクロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎによって伝送される（時刻ｔ１０）。ＣＬＫ＿ＬＰ回路１０１は、クロックレーンの２本の信号線の電位からクロックレーンにおいてＬＰモード移行コマンドが伝送されたことを検出すると、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅをネゲートする（時刻ｔ１０）。これにより、データレーン０及びクロックレーンが、いずれもＬＰモードに移行し、ＨＳモードでのデータ通信が完了する。

ここで、ＣＬＫ＿ＬＰ回路１０１が、クロックレーンのＨＳモードからＬＳモードへの遷移を、クロックレーンで伝送されるクロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎの電位（即ち、クロックレーンの２本の信号線の電位）を監視することで検知することに留意されたい。これは、クロックレーンの２本の信号線にノイズが印加されたときに、ＣＬＫ＿ＬＰ回路１０１が、クロックレーンがＨＳモードからＬＳモードに遷移したと誤って認識する可能性があることを意味している。以下に述べられるように、ＣＬＫ＿ＬＰ回路１０１がクロックレーンがＨＳモードからＬＳモードに遷移したと誤って認識すると、ＨＳモードでのデータレーン０のデータ通信に用いられるクロック信号ＨＳ＿ＣＬＫ＿ＯＵＴの発生が停止されるため、ＨＳモードでのデータ通信が失敗する誤動作が発生し得る。

図３は、図２と同一の動作を行うに当たり、時刻ｔ４とｔ５の間の時刻ｔＡにおいてノイズＡが印加された結果、時刻ｔＡにおいてＣＬＫ＿ＬＰ回路１０１が、クロックレーンがＨＳモードからＬＳモードに遷移したと誤って認識した場合のレシーバ回路１００の動作を示すタイミングチャートである。

ノイズＡの印加により、時刻ｔＡにおいてＣＬＫ＿ＬＰ回路１０１が、クロックレーンがＨＳモードからＬＳモードに遷移したと誤って認識した場合、ＣＬＫ＿ＬＰ回路１０１は、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅをネゲートする。ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅのネゲートに応答して、ＣＬＫ＿ＨＳ回路１０２は、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴの生成を停止する。クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴの生成が停止されると、ＤＡＴＡ＿ＨＳ回路１０４は、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎによって伝送されるデータの受信が行うことができなくなる。このため、データ列ＨＳ＿ＤＡＴＡ（２）の受信が失敗する。

ここで、図３の動作において、ノイズＡが、データ列ＨＳ＿ＤＡＴＡ（２）が伝送されている間に印加されているにも関わらず、データ列ＨＳ＿ＤＡＴＡ（２）に加え、その後に伝送されるデータ列ＨＳ＿ＤＡＴＡ（３）、ＨＳ＿ＤＡＴＡ（４）の受信も失敗することに留意されたい。これは、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴの生成が停止されたままになるためである。即ち、図２の動作においては、クロックレーンへのノイズの印加によるデータの損失が大きい。

以下に述べられる本実施形態のレシーバ回路は、上述されているようなクロックレーンへのノイズの印加に起因する誤動作の影響を軽減するように構成されている。以下、本実施形態のレシーバ回路の構成及び動作について詳細に説明する。

図４は、本発明の一実施形態におけるレシーバ回路１０の構成を示すブロック図である。本実施形態のレシーバ回路１０は、ＭＩＰＩ−ＤＳＩに準拠して行われる通信の受信側で用いられる回路であり、一実施形態では、図１Ａに図示されたシステムの周辺装置１２０で用いられる。

本実施形態のレシーバ回路１０は、ＣＬＫ＿ＬＰ回路１と、ＣＬＫ＿ＨＳ回路２と、ＤＡＴＡ＿ＬＰ回路３と、ＤＡＴＡ＿ＨＳ回路４と、異常検出回路５とを備えている。図４の構成では、レシーバ回路１０は、一のクロックレーンと一のデータレーン（即ち、データレーン０）とによるデータ通信に対応した構成を有している（複数のデータレーンが設けられている場合のレシーバ回路の構成については後述する）。ＣＬＫ＿ＬＰ回路１とＣＬＫ＿ＨＳ回路２とは、いずれも、クロックレーンの２本の信号線に接続される回路である。また、ＤＡＴＡ＿ＬＰ回路３とＤＡＴＡ＿ＨＳ回路４は、データレーン０の２本の信号線に接続される回路である。

ＣＬＫ＿ＬＰ回路１は、クロックレーンで伝送されるクロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎを監視して（即ち、クロックレーンの２本の信号線の電位を監視して）、クロックレーンの通信モードの遷移を検出するモード検出回路として動作する。詳細には、ＣＬＫ＿ＬＰ回路１は、クロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿ＮによりＨＳモード移行コマンドが送られてきたことを検出すると、即ち、クロックレーンの２本の信号線の電位が、ＨＳモード移行コマンドに対応するシーケンスで遷移したことを検出すると、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅをアサートする、即ち、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅをＨＳモードに対応する状態に設定する。ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅは、ＣＬＫ＿ＨＳ回路２を活性化するために用いられる。一方、ＣＬＫ＿ＬＰ回路１は、クロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿ＮによりＬＰモード移行コマンドが送られてきたことを検出すると、即ち、クロックレーンの２本の信号線の電位が、ＬＰモード移行コマンドに対応するシーケンスで遷移したことを検出すると、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅをネゲートする、即ち、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅをＬＰモードに対応する状態に設定する。

ＣＬＫ＿ＨＳ回路２は、クロックレーンがＨＳモードに設定されたときにクロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎに同期したクロック信号ＨＳ＿ＣＬＫ＿ＯＵＴを生成するクロック生成回路として動作する。後述されるように、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴは、データレーン０がＨＳモードに設定されたときにデータレーン０でデータ受信に用いられる内部クロック信号である。詳細には、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅがアサートされると、ＣＬＫ＿ＨＳ回路２は、クロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎに同期したクロック信号ＨＳ＿ＣＬＫ＿ＯＵＴを生成する。一方、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅがネゲートされると、ＣＬＫ＿ＨＳ回路２は非活性化され、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴを出力しない。

ＤＡＴＡ＿ＬＰ回路３は、データレーン０がＬＰモードに設定されたときにデータレーン０を介してデータを受信する受信回路（第１の受信回路）である。データレーン０がＬＰモードに設定されると、ＤＡＴＡ＿ＬＰ回路３は、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎに対してクロック再生を行って内部クロック信号を生成する。更にＤＡＴＡ＿ＬＰ回路３は、該内部クロック信号に同期してデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎをラッチしてデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎで伝送されるデータを識別し、識別したデータを示す受信データ信号ＬＰ＿ＤＡＴＡ０＿ＯＵＴを生成する。受信データ信号ＬＰ＿ＤＡＴＡ０＿ＯＵＴは、データレーン０がＬＰモードに設定されたときにデータレーン０で伝送されたデータを示す信号である。

ＤＡＴＡ＿ＬＰ回路３は、更に、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎを監視して（即ち、データレーン０の２本の信号線の電位を監視して）、データレーン０の通信モードの遷移を検出する機能も有している。ＤＡＴＡ＿ＬＰ回路３は、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿ＮによりＨＳモード移行コマンドが送られてきたことを検出すると（即ち、データレーン０の２本の信号線の電位が、ＨＳモード移行コマンドに対応するシーケンスで遷移したことを検出すると）、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをアサートする、即ち、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをＨＳモードに対応する状態に設定する。ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅは、ＤＡＴＡ＿ＨＳ回路４を活性化するために用いられる。一方、ＤＡＴＡ＿ＬＰ回路３は、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿ＮによりＬＰモード移行コマンドが送られてきたことを検出すると（即ち、データレーン０の２本の信号線の電位が、ＬＰモード移行コマンドに対応するシーケンスで遷移したことを検出すると）、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをネゲートする、即ち、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをＬＰモードに対応する状態に設定する。後述されるように、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅは、ＤＡＴＡ＿ＨＳ回路４を活性化するための信号である。

なお、データレーン０においてＬＰモードでの双方向通信が行われる場合には、ＤＡＴＡ＿ＬＰ回路３には、データレーン０を介してＬＰモードでデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎを受信する機能に加え、データレーン０を介してＬＰモードで差動データ信号を送信する機能が与えられる。

ＤＡＴＡ＿ＨＳ回路４は、データレーン０がＨＳモードに設定されたときにデータレーン０を介してデータを受信する受信回路（第２の受信回路）である。詳細には、データレーン０がＨＳモードに設定されると、即ち、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅがアサートされると、ＤＡＴＡ＿ＨＳ回路４は活性化され、ＣＬＫ＿ＨＳ回路２から供給されるクロック信号ＨＳ＿ＣＬＫ＿ＯＵＴに同期してデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎをラッチしてデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎで伝送されるデータを識別する。ＤＡＴＡ＿ＨＳ回路４は、識別したデータに対応する受信データ信号ＨＳ＿ＤＡＴＡ０＿ＯＵＴを生成する。受信データ信号ＨＳ＿ＤＡＴＡ０＿ＯＵＴは、データレーン０がＨＳモードに設定されたときにデータレーン０で伝送されたデータに対応する信号である。一方、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅがネゲートされると、ＤＡＴＡ＿ＨＳ回路４は非活性化される。

異常検出回路５は、ＣＬＫ＿ＬＰ回路１から出力されるＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅと、ＤＡＴＡ＿ＬＰ回路３から出力されるＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅとに応答してＨＳ復帰信号を生成する。ＨＳ復帰信号とは、ＣＬＫ＿ＬＰ回路１及びＣＬＫ＿ＨＳ回路２に、ＨＳモードの動作を行うように指示するための信号である。

異常検出回路５は、上述されたクロックレーンへのノイズの印加による誤動作の発生（図３参照）を検出するための回路である。異常検出回路５は、クロックレーンへのノイズの印加によってＣＬＫ＿ＬＰ回路１及びＣＬＫ＿ＨＳ回路２がＬＰモードの動作を行う状態に遷移するという誤動作の発生を検出した場合、ＨＳ復帰信号をアサートする。ＨＳ復帰信号がアサートされると、ＣＬＫ＿ＬＰ回路１は、強制的に、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅをアサートし、ＣＬＫ＿ＨＳ回路２を活性化する。ＣＬＫ＿ＨＳ回路２は、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅのアサートに応答して、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴの生成を開始する。これにより、レシーバ回路１０が正常な動作に復帰する。

本実施形態では、ＭＩＰＩ−ＤＳＩの仕様によれば、正常な動作が行われている場合には、データレーンがＬＰモードに遷移した時点ではクロックレーンはＨＳモードとなっているべきであるという事実が異常検出回路５による誤動作の発生の検出に利用される。

例えば図２に図示されているように、通常のＭＩＰＩ−ＤＳＩの仕様に従った動作においては、データレーンにおけるＨＳモードでのデータ通信が完了した後でデータレーンがＬＰモードに遷移するが、この時点では、クロックレーンがＨＳモードに維持され、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴの生成が継続されていなければならない。即ち、通常のＭＩＰＩ−ＤＳＩの仕様に従った動作が行われる場合、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅがネゲートされた時点では、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅはアサートされていなければならない。

一方で、図３に図示されているように、ノイズに起因して、クロックレーンがＬＰモードに遷移したと誤って認識されている場合、データレーンにおけるＨＳモードでのデータ通信が完了してＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅがネゲートされた時点において（ただし、実際には、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴが生成されないためデータ通信は不成功である）、ＣＬＫ＿ＬＰ回路１及びＣＬＫ＿ＨＳ回路２は、ＬＰモードの動作を行っている。即ち、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅがネゲートされた時点において、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅもネゲートされている。よって、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅがネゲートされた時点でＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅもネゲートされている場合には、クロックレーンがＬＰモードに遷移したと誤認識されていると判断してよい。

このような場合、異常検出回路５は、ＣＬＫ＿ＬＰ回路１に供給されるＨＳ復帰信号をアサートし、ＣＬＫ＿ＬＰ回路１及びＣＬＫ＿ＨＳ回路２をＨＳモードの動作を行うように復帰させる。詳細には、異常検出回路５は、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅのネゲートに応答して、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅの電位をチェックする。ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅがネゲートされた時点でＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅがネゲートされている場合、異常検出回路５は、ＨＳ復帰信号をアサートする。上述のようにＨＳ復帰信号のアサートに応答して、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅがＣＬＫ＿ＬＰ回路１によりアサートされ、これにより、ＣＬＫ＿ＨＳ回路２からクロック信号ＨＳ＿ＣＬＫ＿ＯＵＴの生成が開始される。ＣＬＫ＿ＬＰ回路１及びＣＬＫ＿ＨＳ回路２がＨＳモードの動作を行うように復帰することで、以後は、データレーン０におけるＨＳモードでのデータ通信が可能になる。

図５は、図４のレシーバ回路１０の動作、特に、クロックレーンにノイズが印加されることでクロックレーンがＬＰモードに遷移したと誤って認識される場合における異常検出回路５の動作の例を示すタイミングチャートである。ここで、初期状態（時刻ｔ＜ｔ１）において、クロックレーンとデータレーン０のいずれもがＬＰモードに設定されているとする。この状態では、データレーン０を介したＬＰモードでの通信が行われ得る。

データレーン０においてＨＳモードでのデータ通信を行う場合、まず、クロックレーンにおいてＨＳモード移行コマンドがクロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎによって伝送される（時刻ｔ１）。言い換えれば、クロックレーンの２本の信号線の電位がＨＳモード移行コマンドに対応する特定のシーケンスで遷移される。ＣＬＫ＿ＬＰ回路１は、クロックレーンの２本の信号線の電位からクロックレーンにおいてＨＳモード移行コマンドが伝送されたことを検出すると、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅをアサートしてＣＬＫ＿ＨＳ回路２を活性化する。ＣＬＫ＿ＨＳ回路２は、活性化されると、クロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎに同期してクロック信号ＨＳ＿ＣＬＫ＿ＯＵＴを生成する。

続いて、時刻ｔ２から最初のデータ列ＨＳ＿ＤＡＴＡ（１）の伝送が開始される。詳細には、まず、ＨＳモード移行コマンドが、データレーン０において、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎによって伝送される（時刻ｔ２）。ＤＡＴＡ＿ＬＰ回路３は、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎからデータレーン０においてＨＳモード移行コマンドが伝送されたことを検出すると、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをアサートしてＤＡＴＡ＿ＨＳ回路４を活性化する。ＤＡＴＡ＿ＨＳ回路４は、活性化されると、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴに同期してデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎをラッチし、受信データ信号ＨＳ＿ＤＡＴＡ０＿ＯＵＴを生成する。これにより、データ列ＨＳ＿ＤＡＴＡ（１）に対応する受信データ信号ＨＳ＿ＤＡＴＡ０＿ＯＵＴが生成されることになる。

データ列ＨＳ＿ＤＡＴＡ（１）のデータレーン０での伝送が完了すると、データレーン０において、ＬＰモード移行コマンドが、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎによって伝送される（時刻ｔ３）。ＤＡＴＡ＿ＬＰ回路３は、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿ＮにおいてＬＰモード移行コマンドを検出すると、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをネゲートし、データレーン０をＬＰモードに移行させる。これにより、最初のデータ列ＨＳ＿ＤＡＴＡ（１）の伝送が完了する。

このとき、異常検出回路５は、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅのネゲートに応答して、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅの電位をチェックする。図５では、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅの電位をチェックする動作が“＊異常チェック”という文言で図示されている。時刻ｔ３においては、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅがアサートされている（即ち、ＣＬＫ＿ＬＰ回路１及びＣＬＫ＿ＨＳ回路２がＨＳモードで動作している）ので、異常検出回路５は、誤動作が発生していないと判断し、ＨＳ復帰信号をアサートしない。

その後、時刻ｔ４から２番目のデータ列ＨＳ＿ＤＡＴＡ（２）の伝送が開始される。具体的には、ＤＡＴＡ＿ＬＰ回路３は、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎからデータレーン０においてＨＳモード移行コマンドが伝送されたことを検出すると、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをアサートしてＤＡＴＡ＿ＨＳ回路４を活性化する。ＤＡＴＡ＿ＨＳ回路４は、活性化されると、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴに同期してデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎをラッチし、受信データ信号ＨＳ＿ＤＡＴＡ０＿ＯＵＴを生成する。

ここで、データ列ＨＳ＿ＤＡＴＡ（２）の伝送が完了する前に時刻ｔＡにおいてクロックレーンにノイズが印加され、ＣＬＫ＿ＬＰ回路１が、クロックレーンがＬＰモードに遷移したと誤認識したとする。この場合、時刻ｔＡにおいて、ＣＬＫ＿ＬＰ回路１は、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅをネゲートする。ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅがネゲートされると、ＣＬＫ＿ＨＳ回路２は、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴの生成を停止するため、データ列ＨＳ＿ＤＡＴＡ（２）の伝送は不成功に終わる。

その後、時刻ｔ５において、送信側（即ち、ホスト１１０）がデータ列ＨＳ＿ＤＡＴＡ（２）の伝送を終了すると、データレーン０においてＬＰモード移行コマンドがデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎによって伝送される。ＤＡＴＡ＿ＬＰ回路３は、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎからデータレーン０においてＬＰモード移行コマンドが伝送されたことを検出すると、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをネゲートし、データレーン０をＬＰモードに移行させる。

このとき、異常検出回路５は、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅのネゲートに応答して、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅの電位をチェックする。時刻ｔ５においては、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅがネゲートされている（即ち、ＣＬＫ＿ＬＰ回路１及びＣＬＫ＿ＨＳ回路２がＬＰモードで動作している）ので、異常検出回路５は、誤動作が発生していると判断し、ＨＳ復帰信号をアサートする。ＣＬＫ＿ＬＰ回路１は、ＨＳ復帰信号のアサートに応答してＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅを強制的にアサートし、ＣＬＫ＿ＨＳ回路２を活性化する（時刻ｔＢ）。ＣＬＫ＿ＨＳ回路２は、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅのアサートに応答して、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴの生成を再開する。厳密には、図５の動作では、ＣＬＫ＿ＬＰ回路１は、ＨＳ復帰信号のアサートの後、所定の時間が経過してＨＳ復帰信号がネゲートされる時点でＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅをアサートするが、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅのアサートは、はやり、ＨＳ復帰信号のアサートに起因していることに留意されたい。

その後、時刻ｔ６から３番目のデータ列ＨＳ＿ＤＡＴＡ（３）のＨＳモードでの伝送が開始される。データ列ＨＳ＿ＤＡＴＡ（３）の伝送は、データ列ＨＳ＿ＤＡＴＡ（１）の伝送と同様の手順で行われる。まず、データレーン０においてＨＳモード移行コマンドがデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎによって伝送される（時刻ｔ６）。ＤＡＴＡ＿ＬＰ回路３は、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎからデータレーン０においてＨＳモード移行コマンドが伝送されたことを検出すると、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをアサートしてＤＡＴＡ＿ＨＳ回路４を活性化する。ＤＡＴＡ＿ＨＳ回路４は、活性化されると、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴに同期してデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎをラッチし、受信データ信号ＨＳ＿ＤＡＴＡ０＿ＯＵＴを生成する。これにより、データ列ＨＳ＿ＤＡＴＡ（３）に対応する受信データ信号ＨＳ＿ＤＡＴＡ０＿ＯＵＴが生成されることになる。

データ列ＨＳ＿ＤＡＴＡ（３）の伝送が完了すると、データレーン０においてＬＰモード移行コマンドがデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎによって伝送される（時刻ｔ７）。ＤＡＴＡ＿ＬＰ回路３は、データ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿ＮにおいてＬＰモード移行コマンドを検出すると、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをネゲートし、データレーン０をＬＰモードに移行させる。これにより、３番目のデータ列ＨＳ＿ＤＡＴＡ（３）の伝送が完了する。

このとき、異常検出回路５は、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅのネゲートに応答して、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅの電位をチェックする。ただし、時刻ｔ７においては、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅがアサートされている（即ち、ＣＬＫ＿ＬＰ回路１及びＣＬＫ＿ＨＳ回路２がＨＳモードで動作している）ので、異常検出回路５は、誤動作が発生していないと判断し、ＨＳ復帰信号をアサートしない。

更に、同様の手順で時刻ｔ８からデータ列ＨＳ＿ＤＡＴＡ（４）のＨＳモードでの伝送が行われる。データ列ＨＳ＿ＤＡＴＡ（４）の伝送が完了すると、データレーン０においてＬＰモード移行コマンドがデータ信号ＤＡＴＡ０＿Ｐ、ＤＡＴＡ０＿Ｎによって伝送される（時刻ｔ９）。ＤＡＴＡ＿ＬＰ回路３は、ＬＰモード移行コマンドがデータレーン０において伝送されたことを検出すると、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅをネゲートする。更に、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅの電位が時刻ｔ９においてチェックされる。時刻ｔ９においては、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅがアサートされている（即ち、ＣＬＫ＿ＬＰ回路１及びＣＬＫ＿ＨＳ回路２がＨＳモードで動作している）ので、異常検出回路５は、誤動作が発生していないと判断し、ＨＳ復帰信号をアサートしない。

更に、クロックレーンにおいてＬＰモード移行コマンドがクロック信号ＣＬＫ＿Ｐ、ＣＬＫ＿Ｎによって伝送される（時刻ｔ１０）。ＣＬＫ＿ＬＰ回路１は、クロックレーンの２本の信号線の電位からクロックレーンにおいてＬＰモード移行コマンドが伝送されたことを検出すると、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅをネゲートする（時刻ｔ１０）。これにより、データレーン０、クロックレーンが、いずれも、ＬＰモードに移行し、ＨＳモードでのデータ通信が完了する。

このような動作によれば、クロックレーンにノイズが印加されることにより、クロックレーンがＨＳモードからＬＳモードに遷移したと誤って認識されても、ＨＳモードでのデータ通信の失敗が最小限に抑えられる。図３に図示されているように、図１のレシーバ回路１００では、データ列ＨＳ＿ＤＡＴＡ（２）が伝送されている間にノイズＡが印加されると、データ列ＨＳ＿ＤＡＴＡ（２）に加え、その後に伝送されるデータ列ＨＳ＿ＤＡＴＡ（３）、ＨＳ＿ＤＡＴＡ（４）の受信も失敗する。これは、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴの生成が停止されたままになるためである。一方、異常検出回路５を含む本実施形態のレシーバ回路１０では、データ列ＨＳ＿ＤＡＴＡ（２）が伝送されている間にノイズＡが印加されると、データ列ＨＳ＿ＤＡＴＡ（２）のデータ通信は失敗するが、その後に伝送されるデータ列ＨＳ＿ＤＡＴＡ（３）、ＨＳ＿ＤＡＴＡ（４）のデータ通信は失敗しない。これは、ＣＬＫ＿ＬＰ回路１、ＣＬＫ＿ＨＳ回路２がＨＳモードの動作に復帰され、クロック信号ＨＳ＿ＣＬＫ＿ＯＵＴの生成が再開されるからである。このように、本実施形態のレシーバ回路１０の動作によれば、クロックレーンにノイズが印加されることによる誤動作の不所望な影響を抑制することができる。

なお、図４には、ＭＩＰＩ−ＤＳＩに準拠した通信が、クロックレーンと一のデータレーン（データレーン０）によって行われる場合のレシーバ回路１０の構成が図示されているが、ＭＩＰＩ−ＤＳＩにおいて規定されているように、複数のデータレーンがデータ通信に用いられてもよい。図６は、４つのデータレーン０〜３がデータ通信に用いられる場合のレシーバ回路（符号１０Ａで参照される）の構成の一例を示すブロック図である。

複数のデータレーンが使用される場合、レシーバ回路１０Ａには、データレーン０〜３のそれぞれに対応してＤＡＴＡ＿ＬＰ回路３とＤＡＴＡ＿ＨＳ回路４とが設けられる。図６において、データレーンｉに対応するＤＡＴＡ＿ＬＰ回路３は、符号“３−ｉ”として参照されており、データレーンｉに対応するＤＡＴＡ＿ＨＳ回路４は、符号“４−ｉ”として参照されている。

各ＤＡＴＡ＿ＬＰ回路３−ｉにはデータ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎが入力され、上述されたＤＡＴＡ＿ＬＰ回路３と同様の動作により、ＨＳモード信号ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅと受信データ信号ＬＰ＿ＤＡＴＡｉ＿ＯＵＴとを生成する。即ち、各ＤＡＴＡ＿ＬＰ回路３−ｉは、データ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿ＮによりＨＳモード移行コマンドが送られてきたことを検出すると（即ち、データレーンｉの２本の信号線の電位が、ＨＳモード移行コマンドに対応するシーケンスで遷移したことを検出すると）、ＨＳモード信号ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅをアサートする。一方、ＤＡＴＡ＿ＬＰ回路３−ｉは、データ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿ＮによりＬＰモード移行コマンドが送られてきたことを検出すると（即ち、データレーンｉの２本の信号線の電位が、ＬＰモード移行コマンドに対応するシーケンスで遷移したことを検出すると）、ＨＳモード信号ＤＡＴＡｉ＿ＨＳ＿ｍｏｄｅをネゲートする。ここで、４つのＤＡＴＡ＿ＬＰ回路３−０〜３−３により、４つのＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅ〜ＤＡＴＡ３＿ＨＳ＿ｍｏｄｅが生成されることに留意されたい。

更に、各ＤＡＴＡ＿ＬＰ回路３−ｉは、データレーンｉがＬＰモードに設定されると、データ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎに対してクロック再生を行って内部クロック信号を生成する。ＤＡＴＡ＿ＬＰ回路３−ｉは、更に、該内部クロック信号に同期してデータ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎをラッチしてデータ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎで伝送されるデータを識別し、識別したデータを示す受信データ信号ＬＰ＿ＤＡＴＡｉ＿ＯＵＴを生成する。

また、各ＤＡＴＡ＿ＨＳ回路４−ｉにはデータ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎが入力され、上述されたＤＡＴＡ＿ＨＳ回路４と同様の動作により、受信データ信号ＨＳ＿ＤＡＴＡｉ＿ＯＵＴを生成する。即ち、各ＤＡＴＡ＿ＨＳ回路４−ｉは、データレーンｉがＨＳモードに設定されると、ＣＬＫ＿ＨＳ回路２から供給されるクロック信号ＨＳ＿ＣＬＫ＿ＯＵＴに同期してデータ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎをラッチしてデータ信号ＤＡＴＡｉ＿Ｐ、ＤＡＴＡｉ＿Ｎで伝送されるデータを識別する。ＤＡＴＡ＿ＨＳ回路４は、識別したデータに対応する受信データ信号ＨＳ＿ＤＡＴＡｉ＿ＯＵＴを生成する。

一実施形態では、異常検出回路５は、（ＨＳモード信号ＤＡＴＡ１＿ＨＳ＿ｍｏｄｅ〜ＤＡＴＡ３＿ＨＳ＿ｍｏｄｅを参照せず）ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅのみに応答して誤動作の発生をチェックするタイミングを決定してもよい。一般に、ＭＩＰＩ−ＤＳＩに準拠した通信では、複数のデータレーンを用いて通信が行われる場合、データレーン０は必ず通信に使用され、更に、通信に用いられる該複数のデータレーンにおけるＬＰモードとＨＳモードとの間の遷移は、基本的には同時に実施される。したがって、データレーン０に対応するＤＡＴＡ＿ＬＰ回路３−０によって生成されるＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅのみを参照して誤動作の発生をチェックするタイミングを決定すれば十分である。図６の構成では、異常検出回路５は、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅのネゲートに応答して、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅの電位をチェックする。ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅがネゲートされた時点でＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅがネゲートされている場合、異常検出回路５は、ＨＳ復帰信号をアサートする。

他の実施形態では、異常検出回路５は、データ転送に用いられているデータレーンのうち、少なくとも一のデータレーンがＬＰモードに移行した場合に、ＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅの電位をチェックしてもよい。図７Ａは、このような動作を行う場合のレシーバ回路１０Ａの構成を示すブロック図である。図７Ａのレシーバ回路１０Ａは、ＨＳモード検出回路６を備えている。ＨＳモード検出回路６は、データ転送に用いられているデータレーンの全てがＨＳモードに設定されている場合にＨＳモード信号ＤＡＴＡ＿Ａ＿ＨＳ＿ｍｏｄｅをアサートし、データ転送に用いられているデータレーンの少なくとも一がＬＰモードに設定されている場合にＨＳモード信号ＤＡＴＡ＿Ａ＿ＨＳ＿ｍｏｄｅをネゲートする。

図７Ｂは、ＨＳモード検出回路６の構成の例を示す回路図である。ＨＳモード検出回路６は、ＯＲゲート６１〜６４と、ＡＮＤゲート６５とを備えている。ＨＳモード検出回路６には、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅ〜ＤＡＴＡ３＿ＨＳ＿ｍｏｄｅと、レーン使用信号ＵＳＥ＿ＤＡＴＡ０〜ＵＳＥ＿ＤＡＴＡ３とが入力される。ここで、レーン使用信号ＵＳＥ＿ＤＡＴＡ０は、データレーン０がデータ通信に使用される場合にアサートされ、使用されない場合にネゲートされる信号である。同様に、レーン使用信号ＵＳＥ＿ＤＡＴＡ１〜ＵＳＥ＿ＤＡＴＡ３は、それぞれ、データレーン１〜３がデータ通信に使用される場合にアサートされ、使用されない場合にネゲートされる信号である。ＯＲゲート６１は、レーン使用信号ＵＳＥ＿ＤＡＴＡ０の反転信号と、ＨＳモード信号ＤＡＴＡ０＿ＨＳ＿ｍｏｄｅの論理和を示す出力信号を出力し、ＯＲゲート６２は、レーン使用信号ＵＳＥ＿ＤＡＴＡ１の反転信号と、ＨＳモード信号ＤＡＴＡ１＿ＨＳ＿ｍｏｄｅの論理和を示す出力信号を出力する。同様に、ＯＲゲート６３は、レーン使用信号ＵＳＥ＿ＤＡＴＡ２の反転信号と、ＨＳモード信号ＤＡＴＡ２＿ＨＳ＿ｍｏｄｅの論理和を示す出力信号を出力し、ＯＲゲート６４は、レーン使用信号ＵＳＥ＿ＤＡＴＡ３の反転信号と、ＨＳモード信号ＤＡＴＡ３＿ＨＳ＿ｍｏｄｅの論理和を示す出力信号を出力する。ＡＮＤゲート６５は、ＯＲゲート６１〜６４の出力信号の論理積を示す出力信号を生成する。ＡＮＤゲート６５の出力信号がＨＳモード信号ＤＡＴＡ＿Ａ＿ＨＳ＿ｍｏｄｅとして異常検出回路５に供給される。

図７Ａに戻り、異常検出回路５は、ＨＳモード移行検出回路６から出力されるＨＳモード信号ＤＡＴＡ＿Ａ＿ＨＳ＿ｍｏｄｅがネゲートされた時点で、即ち、ＨＳモードでのデータ転送に用いられていたデータレーンのうち、少なくとも一のデータレーンがＬＰモードに移行した時点でＨＳモード信号ＣＬＫ＿ＨＳ＿ｍｏｄｅがネゲートされている場合、ＨＳ復帰信号をアサートする。

上述された本実施形態のレシーバ回路（１０、１０Ａ）は、例えば、パネル表示装置の表示パネルドライバにおいて、プロセッサ（例えば、ＣＰＵ（central processing unit））からデータを受け取るインタフェースとして使用され得る。図８は、本実施形態のレシーバ回路（１０、１０Ａ）が適用されたドライバＩＣ（integrated circuit）１１を備える液晶表示装置２０の構成の一例を示すブロック図であり、図９は、該ドライバＩＣ１１の構成の一例を示すブロック図である。

図８を参照して、液晶表示装置２０は、ドライバＩＣ１１と液晶表示パネル１２とを備えている。

液晶表示パネル１２は、一対のＧＩＰ（gate in panel）回路１４Ｌ、１４Ｒと、表示領域１５とを備えている。ＧＩＰ回路１４Ｌは、表示領域１５の左側に位置しており、ＧＩＰ回路１４Ｒは、表示領域１５の右側に位置している。表示領域１５には、複数のゲート線１６（走査線、アドレス線とも呼ばれる）と、複数のソース線１７（信号線、データ線とも呼ばれる）が配置されると共に、副画素１８が行列に配置されている。各副画素１８は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のいずれかを表示するように構成されており、液晶表示パネル１２の各画素は、それぞれ、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）を表示する３つの副画素１８で構成される。ＧＩＰ回路１４Ｌは、奇数番目のゲート線１６を駆動し、ＧＩＰ回路１４Ｒは、偶数番目のゲート線１６を駆動する。

ドライバＩＣ１１は、アプリケーションプロセッサ１３から受け取った画像データ及び制御データに応答して、ソース線１７を駆動する。画像データとは、液晶表示パネル１２の表示領域１５に表示される画像に対応するデータであり、より具体的には、各副画素１８の階調を指定するデータである。

ドライバＩＣ１１は、更に、アプリケーションプロセッサ１３から受け取った制御データに応答して、ＧＩＰ回路１４Ｌを制御するゲート制御信号ＧＯＵＴＬ１〜ＧＯＵＴＬｐ（ｐは、２以上の整数）と、ＧＩＰ回路１４Ｒを制御するゲート制御信号ＧＯＵＴＬ１〜ＧＯＵＴＲｐを生成する。ドライバＩＣ１１は、ＣＯＧ（Chip on Glass）のような表面実装技術を用いて液晶表示パネル１２に搭載されている。

図９は、ドライバＩＣ１１の構成の例を示すブロック図である。ドライバＩＣ１１は、大きく分けて、データ駆動回路部（２１〜２７）、動作制御のための制御回路部（３１〜３７）、及び、電源系回路部（３８、３９）を備えている。

データ駆動回路部は、ソース線１７を駆動するソース駆動信号Ｓ１〜Ｓｍを生成するための回路部であり、データインターフェース２１と、バックライト制御回路２２と、ラインラッチ回路２３、２４と、ソース駆動回路２５と、階調電圧生成回路２６と、ガンマ算出回路２７とを備えている。データ駆動回路部の各回路は、概略的には、次のように動作する。

データインターフェース２１は、液晶表示パネル１２の表示領域１５に表示すべき画像の画像データを外部から、即ち、アプリケーションプロセッサ１３から受け取る回路であり、上述された本実施形態のレシーバ回路（１０又は１０Ａ）は、データインターフェース２１に使用される。図８には、図６のレシーバ回路１０Ａがデータインターフェース２１に集積化されている構成が図示されている。画像データをアプリケーションプロセッサ１３からドライバＩＣ１１に送信する場合、画像データは、データレーン０〜３を用いてＨＳモードでデータインターフェース２１のレシーバ回路（１０又は１０Ａ）に伝送される。データインターフェース２１は、受け取った画像データＤ_{ＰＩＸＥＬ}をバックライト制御回路２２に転送する。

また、データインターフェース２１は、ドライバＩＣ１１を制御するコマンドを外部機器から（即ち、アプリケーションプロセッサ１３から）受け取る機能も有している。データインターフェース２１は、受け取ったコマンドを制御回路部（３１〜３７）に転送する。

バックライト制御回路２２は、液晶表示パネル１２を照明するバックライト（図示されない）の輝度を制御するバックライト輝度制御信号ＬＥＤＰＷＭを、受け取った画像データＤ_{ＰＩＸＥＬ}に基づいて生成する。

ラインラッチ回路２３は、バックライト制御回路２２から画像データＤ_{ＰＩＸＥＬ}を順次に受け取って保持する。ラインラッチ回路２３は、１水平ラインの副画素１８（一のゲート線１６に接続された副画素１８）に対応する画像データＤ_{ＰＩＸＥＬ}を保持する。

ラインラッチ回路２４は、各水平同期期間が開始されると、ラインラッチ回路２３に保持された画像データＤ_{ＰＩＸＥＬ}をラッチする。各水平同期期間では、該水平同期期間にラインラッチ回路２４にラッチされた画像データＤ_{ＰＩＸＥＬ}に応じて各ソース線１７が駆動される。

ソース駆動回路２５は、ラインラッチ回路２４から受け取った画像データＤ_{ＰＩＸＥＬ}に応答して、各ソース線１７を駆動するソース駆動信号Ｓ１〜Ｓｍを生成する。ソース駆動信号Ｓ１〜Ｓｍの生成には、階調電圧生成回路２６から供給される階調電圧が用いられる。

階調電圧生成回路２６は、ソース駆動回路２５においてソース駆動信号Ｓ１〜Ｓｍの生成に用いられる階調電圧を生成する。階調電圧生成回路２６は、ガンマ算出回路２７から受け取った階調参照電圧から階調電圧を生成する。

ガンマ算出回路２７は、所望のガンマ値を実現するように、階調電圧生成回路２６において階調電圧の生成に用いられる階調参照電圧を生成する。階調電圧生成回路２６で生成される階調電圧の電圧レベルは、ガンマ算出回路２７で生成される階調参照電圧によって制御される。

制御回路部は、システムインターフェース３１と、セレクタ３２と、レジスタ回路３３と、不揮発性メモリ３４と、タイミングジェネレータ３５と、パネルインターフェース回路３６と、スイッチ３７とを備えている。制御回路部の各回路は、概略的には、次のように動作する。

システムインターフェース３１は、アプリケーションプロセッサ１３からドライバＩＣ１１を制御するための制御データを受け取る。該制御データには、ドライバＩＣ１１を制御するためのコマンドやパラメータが含まれている。セレクタ３２は、データインターフェース２１、システムインターフェース３１及び不揮発性メモリ３４のうちのいずれかをレジスタ回路３３に接続し、レジスタ回路３３へのアクセスを許可する。レジスタ回路３３は、コマンドレジスタ３３ａと、パラメータレジスタ３３ｂとを備えている。コマンドレジスタ３３ａは、外部機器（即ち、アプリケーションプロセッサ１３）から供給されたコマンドを保持する。パラメータレジスタ３３ｂは、ドライバＩＣ１１の制御に用いられる様々なレジスタ値を保持する。不揮発性メモリ３４は、パラメータレジスタ３３ｂに設定されるべきレジスタ値のうち、不揮発的に記憶する必要があるものを記憶する。

タイミングジェネレータ３５は、コマンドレジスタ３３ａに保持されたコマンドとパラメータレジスタ３３ｂに保持されたレジスタ値に応答して、ドライバＩＣ１１全体のタイミング制御を行う。パネルインターフェース回路３６は、液晶表示パネル１２のＧＩＰ回路１４Ｌ、１４Ｒに供給されるゲート制御信号ＧＯＵＴＬ１〜ＧＯＵＴＬｐ、ＧＯＵＴＲ１〜ＧＯＵＴＲｐを生成する制御回路である。スイッチ３７は、レジスタ回路３３から読みだされたコマンド又はパラメータをデータインターフェース２１又はシステムインターフェース３１に出力する。データインターフェース２１又はシステムインターフェース３１は、受け取ったコマンド又はパラメータを外部機器（即ち、アプリケーションプロセッサ１３）に送信する。

電源系回路部は、液晶駆動電源生成回路３８と、内部参照電圧生成回路３９とを備えている。液晶駆動電源生成回路３８は、外部からアナログ電源電圧ＶＣＩを受け取り、ドライバＩＣ１１で用いられる様々な電源電圧を生成する。内部参照電圧生成回路３９は、ロジック電源電圧ＶＤＤを生成する回路群で構成される。

以上には、本発明の実施形態が具体的に記述されているが、本発明は、上記の実施形態に限定されると解釈してはならない。本発明が様々な変更と共に実施され得ることは、当業者には自明的であろう。

例えば、本実施形態のレシーバ回路（１０、１０Ａ）がＭＩＰＩ−ＤＳＩで通信が行われるシステムの受信側で用いられるとして記述されているが、本発明は、一般に、ＭＩＰＩ−ＤＳＩに類似した通信規格（例えば、ＭＩＰＩ Ｄ−ＰＨＹ、ＭＩＰＩ ＣＳＩのような、ＭＩＰＩアライアンスによって規定された他の規格）で通信を行うシステムに適用可能である。このような場合、レシーバ回路が、
クロックレーンから受け取ったクロック信号からクロックレーンの通信モードの遷移を検出し、クロックレーンの通信モードを示す第１モード信号を生成するモード検出回路と、
第１モード信号が第１通信モードに対応する状態に設定されるとクロック信号に同期した内部クロック信号を生成し、第１モード信号が第２通信モードに対応する状態に設定されると内部クロック信号の生成を停止するように構成されたクロック生成回路と、
データレーンから受け取ったデータ信号からデータレーンの通信モードの遷移を検出してデータレーンの通信モードを示す第２モード信号を生成し、且つ、第２モード信号が第２通信モードに対応する状態に設定されるとデータ信号で伝送されるデータに対応する第１受信データ信号を生成するように構成された第１受信回路と、
第２モード信号が第１通信モードに対応する状態に設定されると、内部クロック信号に同期してデータ信号をラッチすることによりデータ信号で伝送されるデータを識別し、識別されたデータに対応する第２受信データ信号を生成するように構成された第２受信回路と、
異常検出回路
とを具備していてもよい。異常検出回路は、第２モード信号が第１通信モードに対応する状態から第２通信モードに対応する状態に遷移した時点で第１モード信号が第２通信モードに対応する状態に設定されている場合、第１通信モード復帰信号をアサートする。モード検出回路は、第１通信モード復帰信号のアサートに応答して第１モード信号を第１通信モードに対応する状態に設定する。

このような構成のレシーバ回路について、第１通信モードをＨＳモード、第２通信モードをＬＰモードと考えれば、当該レシーバ回路が、上述されたＭＩＰＩ−ＤＳＩに対応する本実施形態のレシーバ回路１０に対応する構成を有していることは容易に理解されよう。

また、図７には、液晶表示パネル１２を備える液晶表示装置２０の実施形態が図示されているが、本実施形態のレシーバ回路（１０、１０Ａ）は、一般に、他の表示パネル（例えば、ＯＬＥＤ（organic light emitting diode）パネルや、プラズマディスプレイパネル）を備える表示装置において、該表示パネルを駆動する表示パネルドライバに搭載され得る。

１０、１０Ａ ：レシーバ回路
１ ：ＣＬＫ＿ＬＰ回路
２ ：ＣＬＫ＿ＨＳ回路
３、３−ｉ ：ＤＡＴＡ＿ＬＰ回路
４、４−ｉ ：ＤＡＴＡ＿ＨＳ回路
５ ：異常検出回路
６ ：ＨＳモード検出回路
１１ ：ドライバＩＣ
１２ ：液晶表示パネル
１３ ：アプリケーションプロセッサ
１４Ｌ、１４Ｒ：ＧＩＰ回路
１５ ：表示領域
１６ ：ゲート線
１７ ：ソース線
１８ ：副画素
２０ ：液晶表示装置
２１ ：データインターフェース
２２ ：バックライト制御回路
２３、２４ ：ラインラッチ回路
２５ ：ソース駆動回路
２６ ：階調電圧生成回路
２７ ：ガンマ算出回路
３１ ：システムインターフェース
３２ ：セレクタ
３３ ：レジスタ回路
３３ａ ：コマンドレジスタ
３３ｂ ：パラメータレジスタ
３４ ：不揮発性メモリ
３５ ：タイミングジェネレータ
３６ ：パネルインターフェース回路
３７ ：スイッチ
３８ ：液晶駆動電源生成回路
３９ ：内部参照電圧生成回路
６１、６２、６３、６４：ＯＲゲート
６５ ：ＡＮＤゲート
１００ ：レシーバ回路
１０１ ：ＣＬＫ＿ＬＰ回路
１０２ ：ＣＬＫ＿ＨＳ回路
１０３ ：ＤＡＴＡ＿ＬＰ回路
１０４ ：ＤＡＴＡ＿ＨＳ回路
１１０ ：ホスト
１２０ ：周辺装置

Claims (6)

1. クロックレーンから受け取ったクロック信号から前記クロックレーンの通信モードの遷移を検出し、前記クロックレーンの通信モードを示す第１モード信号を生成するモード検出回路と、
   前記第１モード信号が第１通信モードに対応する状態に設定されると前記クロック信号に同期した内部クロック信号を生成し、前記第１モード信号が第２通信モードに対応する状態に設定されると前記内部クロック信号の生成を停止するように構成されたクロック生成回路と、
   データレーンから受け取ったデータ信号から前記データレーンの通信モードの遷移を検出して前記データレーンの通信モードを示す第２モード信号を生成し、且つ、前記第２モード信号が第２通信モードに対応する状態に設定されると前記データ信号で伝送されるデータに対応する第１受信データ信号を生成するように構成された第１受信回路と、
   前記第２モード信号が第１通信モードに対応する状態に設定されると、前記内部クロック信号に同期して前記データ信号をラッチすることにより前記データ信号で伝送されるデータを識別し、前記識別されたデータに対応する第２受信データ信号を生成するように構成された第２受信回路と、
   異常検出回路
   とを具備し、
   前記異常検出回路は、前記第２モード信号が第１通信モードに対応する状態から第２通信モードに対応する状態に遷移した時点で前記第１モード信号が第２通信モードに対応する状態に設定されている場合、第１通信モード復帰信号をアサートし、
   前記モード検出回路は、前記第１通信モード復帰信号のアサートに応答して前記第１モード信号を第１通信モードに対応する状態に設定する
   レシーバ回路。
2. ＭＩＰＩ−ＤＳＩに準拠した通信の受信側で用いられるレシーバ回路であって、
   クロックレーンの２本の信号線の電位から前記クロックレーンの通信モードの遷移を検出し、前記クロックレーンの通信モードを示す第１モード信号を生成するＣＬＫ＿ＬＰ回路と、
   前記第１モード信号がＨＳ（high speed）モードに対応する状態に設定されると前記クロックレーンから受け取った差動クロック信号に同期した内部クロック信号を生成し、前記第１モード信号がＬＰ（low power）モードに対応する状態に設定されると前記内部クロック信号の生成を停止するように構成されたＣＬＫ＿ＨＳ回路と、
   データレーンの２本の信号線の電位から前記データレーンの通信モードの遷移を検出して前記データレーンの通信モードを示す第２モード信号を生成し、且つ、前記第２モード信号がＬＰモードに対応する状態に設定されると前記データレーンから受け取った差動データ信号で伝送されるデータに対応する第１受信データ信号を生成するように構成されたＤＡＴＡ＿ＬＰ回路と、
   前記第２モード信号がＨＳモードに対応する状態に設定されると、前記内部クロック信号に同期して前記差動データ信号をラッチすることにより前記差動データ信号で伝送されるデータに対応する第２受信データ信号を生成するように構成されたＤＡＴＡ＿ＨＳ回路と、
   異常検出回路
   とを具備し、
   前記異常検出回路は、前記第２モード信号がＨＳモードに対応する状態からＬＰモードに対応する状態に遷移した時点で前記第１モード信号がＬＰモードに対応する状態に設定されている場合、ＨＳ復帰信号をアサートし、
   前記ＣＬＫ＿ＬＰ回路は、前記ＨＳ復帰信号のアサートに応答して前記第１モード信号をＨＳモードに対応する状態に設定する
   レシーバ回路。
3. 外部から供給される画像データに応答して表示パネルを駆動する表示パネルドライバであって、
   ＭＩＰＩ−ＤＳＩに準拠した通信の受信側として機能するレシーバ回路を具備し、
   前記レシーバ回路は、
   クロックレーンの２本の信号線の電位から前記クロックレーンの通信モードの遷移を検出し、前記クロックレーンの通信モードを示す第１モード信号を生成するＣＬＫ＿ＬＰ回路と、
   前記第１モード信号がＨＳ（high speed）モードに対応する状態に設定されると前記クロックレーンから受け取った差動クロック信号に同期した内部クロック信号を生成し、前記第１モード信号がＬＰ（low power）モードに対応する状態に設定されると前記内部クロック信号の生成を停止するように構成されたＣＬＫ＿ＨＳ回路と、
   データレーンの２本の信号線の電位から前記データレーンの通信モードの遷移を検出して前記データレーンの通信モードを示す第２モード信号を生成し、且つ、前記第２モード信号がＬＰモードに対応する状態に設定されると前記データレーンから受け取った差動データ信号で伝送されるデータに対応する第１受信データ信号を生成するように構成されたＤＡＴＡ＿ＬＰ回路と、
   前記第２モード信号がＨＳモードに対応する状態に設定されると、前記内部クロック信号に同期して前記差動データ信号をラッチすることにより前記差動データ信号で伝送されるデータに対応する第２受信データ信号を生成するように構成されたＤＡＴＡ＿ＨＳ回路と、
   異常検出回路
   とを具備し、
   前記画像データは、前記データレーンを介して前記レシーバ回路に伝送され、
   前記異常検出回路は、前記第２モード信号がＨＳモードに対応する状態からＬＰモードに対応する状態に遷移した時点で前記第１モード信号がＬＰモードに対応する状態に設定されている場合、ＨＳ復帰信号をアサートし、
   前記ＣＬＫ＿ＬＰ回路は、前記ＨＳ復帰信号のアサートに応答して前記第１モード信号をＨＳモードに対応する状態に設定する
   表示パネルドライバ。
4. 表示パネルと、
   外部から供給される画像データに応答して前記表示パネルを駆動する表示パネルドライバ
   とを具備し、
   前記表示パネルドライバは、
   ＭＩＰＩ−ＤＳＩに準拠した通信の受信側として機能するレシーバ回路を備え、
   前記レシーバ回路は、
   クロックレーンの２本の信号線の電位から前記クロックレーンの通信モードの遷移を検出し、前記クロックレーンの通信モードを示す第１モード信号を生成するＣＬＫ＿ＬＰ回路と、
   前記第１モード信号がＨＳ（high speed）モードに対応する状態に設定されると前記クロックレーンから受け取った差動クロック信号に同期した内部クロック信号を生成し、前記第１モード信号がＬＰ（low power）モードに対応する状態に設定されると前記内部クロック信号の生成を停止するように構成されたＣＬＫ＿ＨＳ回路と、
   データレーンの２本の信号線の電位から前記データレーンの通信モードの遷移を検出して前記データレーンの通信モードを示す第２モード信号を生成し、且つ、前記第２モード信号がＬＰモードに対応する状態に設定されると前記データレーンから受け取った差動データ信号で伝送されるデータに対応する第１受信データ信号を生成するように構成されたＤＡＴＡ＿ＬＰ回路と、
   前記第２モード信号がＨＳモードに対応する状態に設定されると、前記内部クロック信号に同期して前記差動データ信号をラッチすることにより前記差動データ信号で伝送されるデータに対応する第２受信データ信号を生成するように構成されたＤＡＴＡ＿ＨＳ回路と、
   異常検出回路
   とを具備し、
   前記画像データは、前記データレーンを介して前記レシーバ回路に伝送され、
   前記異常検出回路は、前記第２モード信号がＨＳモードに対応する状態からＬＰモードに対応する状態に遷移した時点で前記第１モード信号がＬＰモードに対応する状態に設定されている場合、ＨＳ復帰信号をアサートし、
   前記ＣＬＫ＿ＬＰ回路は、前記ＨＳ復帰信号のアサートに応答して前記第１モード信号をＨＳモードに対応する状態に設定する
   表示装置。
5. クロックレーンから受け取ったクロック信号から前記クロックレーンの通信モードの遷移を検出し、前記クロックレーンの通信モードを示す第１モード信号を生成するステップと、
   前記第１モード信号が第１通信モードに対応する状態に設定されたときに前記クロック信号に同期した第１内部クロック信号の生成を開始するステップと、
   前記第１モード信号が第２通信モードに対応する状態に設定されたときに前記第１内部クロック信号の生成を停止するステップと、
   データレーンから受け取ったデータ信号から前記データレーンの通信モードの遷移を検出して前記データレーンの通信モードを示す第２モード信号を生成するステップと、
   前記第２モード信号が第２通信モードに対応する状態に設定されると前記データ信号に対してクロック再生を行い、前記クロック再生で得られた第２内部クロック信号に同期して前記データ信号をラッチすることにより前記データ信号で伝送されるデータを識別するステップと、
   前記第２モード信号が第１通信モードに対応する状態に設定されると、前記第１内部クロック信号に同期して前記データ信号をラッチすることにより前記データ信号で伝送されるデータを識別するステップと、
   識別された前記データに対応する受信データ信号を生成するステップと、
   前記第２モード信号が第１通信モードに対応する状態から第２通信モードに対応する状態に遷移した時点で前記第１モード信号が第２通信モードに対応する状態に設定されている場合、前記第１モード信号を第１通信モードに対応する状態に設定するステップ
   とを具備する
   レシーバ回路の動作方法。
6. ＭＩＰＩ−ＤＳＩに準拠した通信の受信側で用いられるレシーバ回路の動作方法であって、
   クロックレーンの２本の信号線の電位から前記クロックレーンの通信モードの遷移を検出し、前記クロックレーンの通信モードを示す第１モード信号を生成するステップと、
   前記第１モード信号がＨＳ（high speed）モードに対応する状態に設定されたときに前記クロックレーンから受け取った差動クロック信号に同期した第１内部クロック信号の生成を開始するステップと、
   前記第１モード信号がＬＰ（low power）モードに対応する状態に設定されたときに前記第１内部クロック信号の生成を停止するステップと、
   データレーンの２本の信号線の電位から前記データレーンの通信モードの遷移を検出して前記データレーンの通信モードを示す第２モード信号を生成するステップと、
   前記第２モード信号がＬＰモードに対応する状態に設定されたときに前記データレーンから受け取った差動データ信号に対してクロック再生を行い、前記クロック再生で得られた第２内部クロック信号に同期して前記差動データ信号をラッチすることにより前記差動データ信号で伝送されるデータを識別するステップと、
   前記第２モード信号がＨＳモードに対応する状態に設定されると、前記第１内部クロック信号に同期して前記差動データ信号をラッチすることにより前記差動データ信号で伝送されるデータを識別するステップと、
   識別された前記データに対応する受信データ信号を生成するステップと、
   前記第２モード信号がＨＳモードに対応する状態からＬＰモードに対応する状態に遷移した時点で前記第１モード信号がＬＰモードに対応する状態に設定されている場合、前記第１モード信号をＨＳモードに対応する状態に設定するステップ
   とを具備する
   レシーバ回路の動作方法。

Images