CN109785781B - 驱动信号的生成方法及装置、显示装置 - Google Patents

Abstract

本发明提供了一种驱动信号的生成方法，应用于显示技术领域，包括：对信源信号进行检测，确定信源信号的通道数和比特位，并输出检测结果；根据检测结果，对信源信号进行接收和解析，生成解析后的信源信号；根据解析后的信源信号，生成驱动信号。上述驱动信号的生成方法用于实现自适应多种状态的信源信号，在输入不同通道数和比特位的信源信号的情况下，均能完成对信源信号的正确接收、解析和转化，生成驱动信号。

Description

驱动信号的生成方法及装置、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种驱动信号的生成方法及装置、显示装置以及计算机可读存储介质。

背景技术

TCON(Timing Controller，时序控制)系统作为显示系统的核心部分之一，是控制显示设备显示及画质效果的关键，将外接信源信号转化为能够驱动显示设备进行显示的信号的过程，称为TCON功能的实现过程。

现有技术中实现TCON功能通常为根据显示设备进行显示所需要的分辨率，输入对应分辨率的信源信号，根据输入信源信号的通道数和比特位，对信源信号进行接收和解析，进而生成能够驱动显示设备进行显示的驱动信号。

然而，现有的驱动信号的生成方法中，芯片只能完成对特定通道数和比特位的信源信号的接收、解析和转化，在输入信源信号的通道数和比特位发生改变时，芯片无法实现TCON功能。

发明内容

本发明提供一种驱动信号的生成方法及装置、显示装置以及计算机可读存储介质，以实现芯片对于多种信源信号的自适应，完成对不同信源信号的正确接收、解析和转化，从而在不同信源信号下均能自动驱动显示设备进行正常显示。

为达到上述目的，本发明采用如下技术方案：

第一方面，本发明的一些实施例提供了一种驱动信号的生成方法，包括：对信源信号进行检测，确定信源信号的通道数和比特位，并输出检测结果；根据检测结果，对信源信号进行接收和解析，生成解析后的信源信号；根据解析后的信源信号，生成驱动信号。

在上述驱动信号的生成方法中，通过对信源信号进行检测，确定信源信号的通道数和比特位，并输出检测结果；根据检测结果，对信源信号进行接收和解析，并最终生成驱动信号，实现了自适应多种状态的信源信号，对不同的信源信号均能完成正确的接收和解析，进而生成驱动信号，实现TCON功能，驱动显示屏进行正常显示。另外，由于使用上述驱动信号的生成方法可以在输入不同通道数和比特位的信源信号的情况下均能实现TCON功能，这样就可以扩大显示设备对信源的选择范围，满足用户的多样化需求，提高了用户体验。

在一些实施例中，对信源信号进行检测，确定信源信号的通道数和比特位，并输出检测结果的步骤，包括：信源信号有两路输入通道；分别检测该两路输入通道上信源信号的时钟通道是否有电平变化。若检测到只有一路输入通道上信源信号的时钟通道有电平变化，则确定信源信号的通道数为单通道；若检测到两路输入通道上信源信号的时钟通道均有电平变化，则确定信源信号的通道数为双通道。根据所确定的通道数生成信源通道标志位信号，若为单通道，则将信源通道标志位信号设为0或1中的一者；若为双通道，则将信源通道标志位信号设为0或1中的另一者。将信源通道标志位信号作为检测结果的一部分。

在一些实施例中，驱动信号的生成方法还包括验证所确定的通道数是否准确的步骤；该验证所确定的通道数是否准确的步骤包括：在分别检测所述两路输入通道上所述信源信号的时钟通道是否有电平变化的过程中，在预设时间内分别对所述两路输入通道上的信源信号的时钟通道的电平跳变进行计数，计算得到所述信源信号的时钟通道的时钟频率的实测值。根据所确定的通道数，及所述信源信号的通道数与所述信源信号的时钟通道的时钟频率之间的关系，得到所述信源信号的时钟通道的时钟频率的理论值。计算所述时钟频率的实测值与所述时钟频率的理论值之间的差值，判断所述差值是否小于或等于预设差值阈值，若是，则验证得到所确定的通道数准确。

在一些实施例中，对信源信号进行检测，确定信源信号的通道数和比特位，并输出检测结果的步骤，还包括：选择两路输入通道中的一路输入通道，所选择的输入通道上所述信源信号的时钟通道有电平变化，所选择的输入通道包括第一信号传输线、第二信号传输线、第三信号传输线和第四信号传输线；对所选择的输入通道的第四信号传输线进行检测，判断所述第四信号传输线上是否有电平变化。若检测到第四信号传输线上有电平变化，则确定信源信号的比特位为8比特；若检测到第四信号传输线上无电平变化且一直为0，则确定信源信号的比特位为6比特。根据所确定的比特位生成信源比特位标志位信号，若为8比特，则将信源比特位标志位信号设为0或1中的一者；若为6比特，则将信源比特位标志位信号设为0或1中的另一者。将信源比特位标志位信号作为检测结果的另一部分。

在一些实施例中，对所选择的输入通道的第四信号传输线进行检测，判断所述第四信号传输线上是否有电平变化的步骤，包括：对所选择的输入通道的第四信号传输线进行多次检测。若多次检测中至少一次检测到第四信号传输线上有电平变化，则判定第四信号传输线上有电平变化；若多次检测中每次均检测到第四信号传输线上无电平变化且一直为0，则判定第四信号传输线上无电平变化。

在一些实施例中，多次检测的次数为三次，每次检测的间隔时间为一帧显示画面的时间。

在一些实施例中，根据检测结果，对信源信号进行接收和解析，生成解析后的信源信号的步骤，包括：根据信源通道标志位信号与信源比特位标志位信号，对信源信号进行接收，并将所接收的信源信号的串行数据转化为并行数据，生成解析后的信源信号。

在一些实施例中，根据信源通道标志位信号与信源比特位标志位信号，对信源信号进行接收，并将所接收的信源信号的串行数据转化为并行数据的步骤，包括：根据信源通道标志位信号，确定时钟通道的时钟频率；将时钟通道的时钟频率进行倍频处理，得到数据通道的时钟频率；根据数据通道的时钟频率读取数据通道上的串行数据，对信源信号进行接收。根据信源比特位标志位信号，识别信源信号的比特位；根据不同比特位的信源信号所对应的数据映射图，将信源信号的每条数据通道上的数据进行排列，以将信源信号的串行数据转化为并行数据，完成对信源信号的解析。

在一些实施例中，根据不同比特位的信源信号所对应的数据映射图将信源信号的每条数据通道上的数据进行排列，以将信源信号的串行数据转化为并行数据，完成对信源信号的解析的步骤，包括：若信源信号的比特位为8比特，则根据8比特的信源信号所对应的数据映射图完成对信源信号的解析。若信源信号的比特位为6比特，则根据6比特的信源信号所对应的数据映射图对信源信号进行解析，将解析后的信源信号的低两位设定为0，以保证6比特的信源信号在完成解析后的数据位宽与8比特的信源信号在完成解析后的数据位宽一致。

在一些实施例中，解析后的信源信号包括解析后的数据信号和解析后的同步信号。根据所述解析后的信源信号，生成驱动信号的步骤，包括：将解析后的数据信号进行存储；将解析后的同步信号进行转化，生成控制信号；将解析后的数据信号与控制信号相匹配，并进行转化，生成驱动信号。

第二方面，本发明的一些实施例提供了一种驱动信号生成装置，包括，信源检测器、信源接收解析器和信号发生器，其中，信源检测器配置为对信源信号进行检测，确定信源信号的通道数和比特位，并输出检测结果；信源接收解析器与信源检测器相连，配置为根据检测结果，对信源信号进行接收和解析，生成解析后的信源信号；信号发生器与信源接收解析器相连，配置为根据解析后的信源信号，生成驱动信号。

采用上述驱动信号生成装置，在输入不同状态的信源信号的情况下，均能通过信源检测器得知其通道数和比特位，进而信源接收解析器可以根据检测结果对信源信号进行接收和解析，进而生成驱动信号，实现TCON功能，驱动显示屏进行正常显示。该驱动信号生成装置可以实现自适应多种状态的信源信号，这样，将其应用到显示装置中，可以扩大显示装置对信源的选择范围，满足用户的多样化需求，提高用户的体验。

在一些实施例中，信源接收解析器包括串转并部件和存储部件，其中，串转并部件与信源检测器相连，配置为根据检测结果，对信源信号进行接收，并将所接收的信源信号的串行数据转化为并行数据，生成解析后的信源信号，解析后的信源信号包括解析后的数据信号和解析后的同步信号。存储部件与串转并部件相连，配置为存储解析后的数据信号。

在一些实施例中，信号发生器包括控制信号产生部件和匹配转化部件，其中，控制信号产生部件与串转并部件相连，配置为将解析后的同步信号进行转化，生成控制信号；匹配转化部件与控制信产生部件相连，还与存储部件相连，配置为将解析后的数据信号与控制信号相匹配，并进行转化，生成驱动信号。

第三方面，本发明的一些实施例提供了一种显示装置，该显示装置包括如第二方面中任一项所述的驱动信号生成装置。该显示装置的有益效果与驱动信号生成装置的有益效果相同，此处不再赘述。

第四方面，本发明的一些实施例提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机指令，所述计算机指令被配置为执行如第一方面任一项所述的驱动信号的生成方法中的一个或多个步骤。上述计算机可读存储介质的有益效果与驱动信号的生成方法的有益效果相同，此处不再赘述。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为现有技术中实现TCON功能的示意图；

图2为根据本发明的一些实施例中的驱动信号的生成方法的第一种流程图；

图3为根据本发明的一些实施例中的驱动信号的生成方法的第二种流程图；

图4为根据本发明的一些实施例中的驱动信号的生成方法的第三种流程图；

图5为根据本发明的一些实施例中的驱动信号的生成方法的第四种流程图；

图6为根据本发明的一些实施例中的6比特信源信号的数据映射图；

图7为根据本发明的一些实施例中的8比特信源信号的数据映射图；

图8为根据本发明的一些实施例中的驱动信号的生成方法的第五种流程图；

图9为根据本发明的一些实施例中的驱动信号的生成方法的第六种流程图；

图10为根据本发明的一些实施例中的驱动信号生成装置的第一种结构图；

图11为根据本发明的一些实施例中的驱动信号生成装置的第二种结构图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合附图对本发明的一些实施例中的技术方案进行描述。显然，所描述的一些实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的一些实施例，本领域普通技术人员所获得的其它实施例，均属于本发明保护的范围。

在显示装置中，TCON系统用于将来自外部设备(用于提供信源信号的设备，例如多媒体设备)的信源信号进行转换，编码成统一的数据格式，生成能够驱动显示设备进行显示的驱动信号输出到驱动装置，其中，驱动信号生成装置为TCON系统的重要部分，驱动信号生成装置可以为芯片。驱动装置包括G_IC，(Gate Driver IC，栅驱动集成电路)和S_IC，(Source Driver IC，源驱动集成电路)，G_IC根据所接收的驱动信号，控制每行晶体管扫描的电压和扫描顺序，决定每行晶体管的导通与否，S_IC根据所接收的驱动信号，控制每个晶体管源极的输入电压，从而实现数据写入，完成显示装置的画面显示。因此驱动信号的正确生成是影响显示装置画面显示的重要部分之一。

上述信源信号为外接设备所输入的信号，通常信源信号为LVDS(Low-VoltageDifferential Signaling低电压差分信号)，信源信号的所携带的信息包括分辨率、通道数和比特位，其中，信源信号的分辨率为根据显示装置进行显示所需要的分辨率所确定的，因此分辨率为固定的数值，该数值所对应的代码已经固化到芯片内部。在分辨率一定的情况下，信源信号的通道数有单通道和双通道之分，比特位有6比特和8比特之分。在根据外接信源信号生成驱动信号的过程中，需要基于信源信号的通道数和比特位，对信源信号进行接收和解析。

在相关技术中，驱动信号的生成方法只能对特定通道数和比特位的信源信号进行接收、解析和转化，在输入信源信号的通道数和比特位已知的情况下，芯片可根据通道数和比特位，直接固化对应的代码完成信号的接收、解析和转化，实现TCON功能。

如图1所示，驱动信号生成装置100主要包括信源接收解析器1和信号发生器2，前端输入的信源信号的分辨率、通道数和比特位为确定值，例如该信源信号为1600*1200分辨率、单通道、8比特的LVDS信号，信源接收解析器1根据固化的代码完成对信源信号的接收和解析，进而信号发生器2将解析后的信源信号生成驱动信号，将驱动信号发送至后端的栅驱动器200和源驱动器300，从而驱动显示装置实现画面显示。

在输入信源信号的通道数和比特位发生改变时，也即输入不同的通道数和比特位的信源信号的情况下，例如信源信号由单通道变为双通道，或者信源信号由6比特变为8比特，驱动信号生成装置100无法得知发生改变的信源信号的通道数以及比特位，无法根据当前信源信号的状态做出相应调整，由于信源接收解析器1固化的代码只能实现对特定的通道数和比特位的信源信号的接收和解析，因此无法适用于不同通道数和比特位的信源信号，无法在不需要人为操作的前提下，实现TCON功能。这造成用户在使用显示设备的过程中，由于驱动信号生成装置100无法适用不同通道数和比特位的信源，显示设备对信源的选择范围受到限制，无法满足用户的多样化需求，造成用户体验感差。

这时如果要对发生改变后的信源信号进行接收和解析，就需要通过专业人员进行操作，重新烧录相应的代码，来适应发生改变后的信源信号的通道数和比特位，这样无疑会增加人力和处理时间。

为了解决上述问题，本发明的一些实施例提供了一种驱动信号的生成方法，如图2所示，该驱动信号的生成方法包括：

S1、对信源信号进行检测，确定信源信号的通道数和比特位，并输出检测结果。

在上述步骤中，信源信号的分辨率为确定值，在分辨率一定的情况下，不同通道数的信源信号所对应的时钟频率不同，不同比特位的信源信号所对应的数据映射图也不同，在对信源信号进行接收和解析时需要用到时钟频率和数据映射图等信息，因此通过对信源信号进行检测，确定信源信号通道数为单通道还是双通道，其比特位为6比特还是8比特，将检测结果输出，从而为下一步对信源信号的接收和解析工作提供参考。

S2、根据检测结果，对信源信号进行接收和解析，生成解析后的信源信号。

S3、根据解析后的信源信号，生成驱动信号。

在上述驱动信号的生成方法中，通过对信源信号进行检测，确定信源信号的通道数和比特位，并输出检测结果；根据检测结果，对信源信号进行接收和解析，并最终生成驱动信号，实现了自适应多种状态的信源信号，对不同的信源信号均能完成正确的接收和解析，进而生成驱动信号，实现TCON功能，驱动显示屏进行正常显示。

并且，由于使用上述驱动信号的生成方法可以在输入不同通道数和比特位的信源信号的情况下均能实现TCON功能，这样就可以扩大显示设备对信源的选择范围，满足用户的多样化需求，提高了用户体验。

此外，由于采用上述驱动信号的生成方法可以自适应多种状态的信源信号，因此在输入不同通道数和比特位的信源信号时，就不需要专业人员重新烧录相应的代码，从而达到节省人力和时间的效果。

需要说明的是，对信源信号进行检测，确定信源信号的通道数和比特位，并输出检测结果的S1包括两个方面的内容，一方面为对信源信号进行检测，确定信源信号的通道数，另一方面为对信源信号进行检测，确定信源信号的比特位。

在一些实施例中，如图3所示，S1中对信源信号进行检测，确定信源信号的通道数，并输出检测结果的内容，包括如下步骤：

S11、信源信号有两路输入通道；分别检测该两路输入通道上信源信号的时钟通道是否有电平变化。

S12、若检测到只有一路输入通道上信源信号的时钟通道有电平变化，则确定信源信号的通道数为单通道；若检测到两路输入通道上信源信号的时钟通道均有电平变化，则确定信源信号的通道数为双通道。

S13、根据所确定的通道数生成信源通道标志位信号，若为单通道，则将信源通道标志位信号设为0或1中的一者；若为双通道，则将信源通道标志位信号设为0或1中的另一者。

示例性地，若信源信号的通道数为单通道，则将信源通道标志位信号设为0；若信源信号的通道数为双通道，则将信源通道标志位信号设为1。或者，若信源信号的通道数为单通道，则将信源通道标志位信号设为1；若信源信号的通道数为双通道，则将信源通道标志位信号设为0。

S14、将信源通道标志位信号作为检测结果的一部分。

在上述实施例中，单通道和双通道的信源信号之间的差异主要体现在时钟通道和数据通道的数量上，还以分辨率为1600*1200的信源信号为例，单通道的信源信号包括一组时钟通道和四组数据通道，双通道的信源信号包括两组时钟通道和八组数据通道，可以看出信源信号的通道数与其时钟通道的组数是对应关系。信源信号有两路输入通道，可以通过分别检测该两路输入通道上的信源信号的时钟通道是否有电平变化，来确定信源信号占用了该两路输入通道的几路，从而判断信源信号的通道数。

若检测到只有一路输入通道上信源信号的时钟通道有电平变化，也就是信源信号占用了两路输入通道中的其中一路，则确定信源信号的通道数为单通道；若检测到两路输入通道上信源信号的时钟通道均有电平变化，也就是信源信号将两路输入通道均占用，则确定信源信号的通道数为双通道。根据所确定的通道数，设定信源通道标志位信号，并作为检测结果输出，实现了信源信号的通道数的准确判定。

在一些实施例中，驱动信号的生成方法还包括验证所确定的通道数是否准确的S1’。如图4所示，该验证所确定的通道数是否准确的S1’包括：

S1’-1、在分别检测所述两路输入通道上所述信源信号的时钟通道是否有电平变化的过程中，在预设时间内分别对两路输入通道上的信源信号的时钟通道的电平跳变进行计数，计算得到信源信号的时钟通道的时钟频率的实测值。

在上述步骤中，示例性的，预设时间为一帧画面显示的时间，在该预设时间内分别对两路输入通道上的信源信号的时钟通道的电平跳变进行计数。其中，若信源信号的通道数为单通道，则有一路输入通道上的电平跳变计数值为0，另一路输入通道上的电平跳变计数值为正值；若信源信号的通道数为双通道，则有两路输入通道上的电平跳变计数值均为正值。将两路输入通道上的电平跳变计数值进行汇总得到总计数值，再通过计算得到信源信号的时钟通道的时钟频率的实测值。

S1’-2、根据所确定的通道数，及信源信号的通道数与信源信号的时钟通道的时钟频率之间的关系，得到信源信号的时钟通道的时钟频率的理论值。

在上述步骤中，在信源信号的分辨率一定的情况下，其通道数与时钟通道的时钟频率存在固定的对应关系，该对应关系是根据VESA(Video Electronics StandardsAssociation，视频电子标准协会)标准或JEIDA(Japan Electronics and InformationTechnology Association，日本电子信息技术协会)标准确定的，以分辨率为1600*1200的信源信号为例，单通道所对应的时钟频率为162Mhz，双通道所对应的时钟频率为81Mhz。因此可以根据所确定的通道数，及信源信号的通道数与信源信号的时钟通道的时钟频率之间的关系，得到信源信号的时钟通道的时钟频率的理论值。

S1’-3、计算时钟频率的实测值与时钟频率的理论值之间的差值，判断该差值是否小于或等于预设差值阈值，若是，则验证得到所确定的通道数准确。

在上述步骤中，示例性的，预设差值阈值为时钟频率的理论值的百分之五，计算时钟频率的实测值与时钟频率的理论值之间的差值，判断该差值是否小于或等于预设差值阈值，若是，则验证得到所确定的通道数准确。若否，则说明当前输入的信源信号的时钟通道的时钟频率的实测值与理论值相差较大，在实际应用中，芯片会向用户做出无信号输入的提示，示例性的，芯片会控制显示屏显示“无信号”字样，在这种情况下，说明前端输入的信源信号的格式与标准格式相差较大，用户需要做出相应处理，例如更换信源信号。

在上述实施例中，通过得到信源信号的时钟通道的时钟频率的实测值和理论值，并计算时钟频率的实测值与时钟频率的理论值之间的差值，判断该差值是否小于或等于预设差值阈值，若是，则验证得到所确定的通道数准确，这样，可以进一步保证信源信号的通道数检测检测的准确性。

在一些实施例中，如图5所示，S1中对信源信号进行检测，确定信源信号的比特位，并输出检测结果的内容，还包括如下步骤：

S11’、选择所述两路输入通道中的一路输入通道，所选择的输入通道上信源信号的时钟通道有电平变化，所选择的输入通道包括第一信号传输线、第二信号传输线、第三信号传输线和第四信号传输线；对所选择的输入通道的第四信号传输线进行检测，判断所述第四信号传输线上是否有电平变化。

需要说明的是，在上述步骤中，由于已经确定了信源信号的通道数，因此只要选择这两路输入通道中的一路输入通道，并且所选择的输入通道上信源信号的时钟通道有电平变化，进行对信源信号的比特位的检测即可。示例性地，若信源信号的通道数为单通道，也就是两路输入通道中只有一路输入通道上信源信号的时钟通道有电平变化，选择该路输入通道，对所选择的输入通道的第四信号传输线进行检测。若信源信号的通道数为双通道，也就是两路通道上信源信号的时钟通道均有电平变化，选择其中的任意一路输入通道均可，对所选择的输入通道的第四信号传输线进行检测。

S12’、若检测到第四信号传输线上有电平变化，则确定信源信号的比特位为8比特；若检测到第四信号传输线上无电平变化且一直为0，则确定信源信号的比特位为6比特。

S13’、根据所确定的比特位生成信源比特位标志位信号，若为8比特，则将信源比特位标志位信号设为0或1中的一者；若为6比特，则将信源比特位标志位信号设为0或1中的另一者。

示例性地，若信源信号的比特位为8比特，则将信源比特位标志位信号设为0；若信源信号的比特位为6比特，则将信源比特位标志位信号设为1。或者，若信源信号的比特位为8比特，则将信源比特位标志位信号设为1；若信源信号的比特位为6比特，则将信源比特位标志位信号设为0。

S14’、将信源比特位标志位信号作为检测结果的另一部分。

在上述实施例中，6比特与8比特的信源信号的差异主要体现在数据通道上，每个信源信号都有其所对应的数据映射图，称为LVDS data mapping，目前国际上通行的LVDSdata mapping格式标准有两种，一种是JEITA标准，一种是VESA标准。数据映射图可以反映信源信号的时钟通道与数据通道之间的时序关系。需要说明的是，在信源信号输入时，需要根据显示设备所支持的数据格式标准，选择相应格式的信源进行输入，因此信源信号的格式是确定的。JEIDA格式的信源信号和VESA格式的信源信号各自都有相应的6比特和8比特的数据映射图。

以所输入的信源信号的格式是VESA格式为例，如图6和图7所示，分别为6比特信源信号和8比特信源信号的数据映射(date mapping)图，可以看出8比特的信源信号包括一组时钟通道和四组数据通道，6比特的信源信号包括一组时钟通道和三组数据通道，其中OLVCLKP和OLVCLKN为一组时钟通道，OLV0P和OLV0N、OLV1P和OLV1N、OLV2P和OLV2N、OLV3P和OLV3N为四组数据通道。

所选择的输入通道包括第一信号传输线、第二信号传输线、第三信号传输线和第四信号传输线。信源信号的每组数据通道均有其对应的信号传输线，8比特的信源信号所包括的四组数据通道对应的信号传输线分别为第一信号传输线、第二信号传输线、第三信号传输线和第四信号传输线，6比特的信源信号所包括的三组数据通道对应的信号线分别为第一信号传输线、第二信号传输线和第三信号传输线。6比特信源信号没有第四组数据通道，因此所选择的输入通道中第四信号传输线上没有数据，即发送的数据一直为0；而8比特信源信号的第四组数据通道所对应的第四信号传输线上有数据传输，即存在数据跳变。因此可以对所选择的输入通道的第四信号传输线进行检测，通过判断第四信号传输线上是否有电平变化来判断信源信号的比特位。

若检测到第四信号传输线上有电平变化，则确定信源信号的比特位为8比特；若检测到第四信号传输线上无电平变化且一直为0，则确定信源信号的比特位为6比特。根据所确定的比特位，设定信源比特位标志位信号，并作为检测结果输出，实现了信源信号的比特位的准确判定。

作为一种可能的设计，对对所选择的输入通道的第四信号传输线进行检测，判断第四信号传输线上是否有电平变化的S11’，包括：对所选择的输入通道的第四信号传输线进行多次检测。若多次检测中至少一次检测到第四信号传输线上有电平变化，则判定第四信号传输线上有电平变化；若多次检测中每次均检测到第四信号传输线上无电平变化且一直为0，则判定第四信号传输线上无电平变化。

在上述实施例中，在判断信源信号的比特位时，对所选择的输入通道的第四信号传输线进行多次检测，并且在多次检测中至少一次检测到第四信号传输线上有电平变化，则判定第四信号传输线上有电平变化，进而可判定该信源信号的比特位为8比特，否则为6比特，这样可以避免在某个时段进行检测时，8比特的信源信号的第四组数据通道的数据刚好为低电平，从而其所对应的第四信号传输线上没有数据跳变，而将8比特的信源信号误判为6比特的信源信号的情况，提高了检测的准确性。

进一步的，为了既能提高对所选择的输入通道的第四信号传输线进行多次检测的准确性，又能保证检测的效率，进行多次检测的次数应选为一个较为合适的数值，每次检测的间隔时间不宜过长也不宜过短。示例性地，进行多次检测的次数为三次，每次检测的间隔时间为一帧显示画面的时间。

在一些实施例中，根据检测结果，对信源信号进行接收和解析，生成解析后的信源信号的S2，包括：根据信源通道标志位信号与信源比特位标志位信号，对信源信号进行接收，并将所接收的信源信号的串行数据转化为并行数据，生成解析后的信源信号。

在上述实施例中，根据信源通道标志位信号与信源比特位标志位信号，进行自动调整以适应当前信源信号的通道数和比特位，进而对信源信号进行接收和解析，实现了在输入不同的通道数和比特位的信源信号的情况下，均能对信源信号进行正确接收与解析。

在一些实施例中，如图8所示，S2中根据信源通道标志位信号与信源比特位标志位信号，对信源信号进行接收，并将所接收的信源信号的串行数据转化为并行数据的步骤，包括：

S21、根据信源通道标志位信号，确定时钟通道的时钟频率；将时钟通道的时钟频率进行倍频处理，得到数据通道的时钟频率；根据数据通道的时钟频率读取数据通道上的串行数据，对信源信号进行接收。

在上述步骤中，在分辨率一定的情况下，不同通道数的信源信号的时钟通道的时钟频率和时钟周期也不同，信源信号的通道数与其时钟通道的时钟频率之间的关系是根据VESA标准或JEIDA标准确定的，以分辨率为1600*1200的信源信号为例，单通道所对应的时钟频率为162Mhz，双通道所对应的时钟频率为81Mhz。根据信源通道标志位信号可以确定时钟通道的时钟频率，而由于时钟频率与时钟周期呈倒数关系，也可根据时钟通道的时钟频率得到其时钟周期，通常所得到的时钟周期也称为参考时钟。

由于信源信号的时钟通道的时钟频率与数据通道的时钟频率呈一定的倍数关系，因此通过对时钟通道的时钟频率进行倍频处理，可以得到数据通道的时钟频率。如图6和图7所示，在信源信号的时钟通道的一个时钟周期内，数据通道上进行了七个数据的传输，因此该信源信号的数据通道的时钟周期是其时钟通道的时钟周期的七分之一，时钟频率是时钟通道的时钟频率的7倍。对时钟通道的时钟频率进行7倍频处理，可以得到数据通道的时钟频率；根据所得到的数据通道的时钟频率读取数据通道上的串行数据，对信源信号进行接收。

S22、根据信源比特位标志位信号，识别所述信源信号的比特位。

S23、根据不同比特位的信源信号所对应的数据映射图，将信源信号的每条数据通道上的数据进行排列，以将信源信号的串行数据转化为并行数据，完成对信源信号的解析。

在上述步骤中，在对信源信号进行解析时，需要根据映射关系(即时钟通道与数据通道之间的时序关系)才能完成对信源信号的正确解析。根据不同比特位的信源信号所对应的数据映射图，将信源信号的每条数据通道上的数据进行排列，从而将信源信号的串行数据转化为并行数据，实现了对信源信号的完整解析。

在一些实施例中，根据不同比特位的信源信号所对应的数据映射图将信源信号的每条数据通道上的数据进行排列，以将信源信号的串行数据转化为并行数据，完成对信源信号的解析的S23，包括：

若信源信号的比特位为8比特，则根据8比特的信源信号所对应的数据映射图完成对信源信号的解析。

若信源信号的比特位为6比特，则根据6比特的信源信号所对应的数据映射图对信源信号进行解析，并将解析后的信源信号的低两位设定为0，以保证6比特的信源信号在完成解析后的位宽与8比特的信源信号在完成解析后的位宽一致。

在以上实施例中，信源信号包括时钟信号、数据信号和同步信号，其中，数据信号为RGB数字信号，同步信号包括有效显示数据选通信号DE、场同步信号VS和行同步信号HS。

在前述步骤中，已经确定了信源信号的通道数，在信源信号的通道数为单通道时，其数据通道包括4路，以图5和图6所示的信源信号为例，可以看出信源信号的数据通道上的数据包括RGB数字信号、有效显示数据选通信号DE、场同步信号VS和行同步信号HS，其中RGB数字信号包括8个R数字信号(R0～R7)，8个G数字信号(G0～G7)和8个B数字信号(B0～B7)，因此解析后的信源信号的数据信号的位宽是24。在信源信号的通道数为双通道时，解析后的信源信号的数据信号的位宽是48。

由于6比特的信源信号只有三组数据通道，因此在对6比特的信源信号进行解析时，生成的解析后的信源信号的数据信号缺少低两位(R1、R0、B1、B0、G1、G0)的数据，因此为保证解析后的信源信号的数据信号的位宽为24或48，将6比特信源的低两位(R1、R0、B1、B0、G1、G0)设定为0，以达到解析得到的并行数据的位宽均一致的效果。这样，6比特的信源信号和8比特的信源信号解析后的并行数据的位宽一致，在后续数据处理过程中可以实现利用一种算法兼容两种比特位的信源信号，提高了数据传输的冗余度，降低了算法的复杂性，节省处理时间。

在一些实施例中，解析后的信源信号包括解析后的数据信号和解析后的同步信号。如图9所示，根据解析后的信源信号，生成驱动信号的S3，包括：

S31、将解析后的数据信号进行存储。

S32、将解析后的同步信号进行转化，生成控制信号。

S33、将解析后的数据信号与控制信号相匹配，并进行转化，生成驱动信号。

由于信源信号包括数据信号和同步信号，在对信源信号进行解析后，解析后的信源信号也包括解析后的数据信号和解析后的同步信号。先将解析后的数据信号进行存储，以备进行后续的匹配转化步骤。将解析后的同步信号进行转化，生成控制信号，控制信号包括源驱动器的控制信号和栅驱动器的控制信号，源驱动器的控制信号包括POL(polarity，数据极性反转信号)和TP(Time protocol，数据输出信号)，栅驱动器的控制信号包括STV(Start Vertical，栅起始信号)、CPV(Clock Pulse Vertical，扫描时钟脉冲信号)、OE1(Output Enable 1，输出使能信号1)和OE2(Output Enable 2，输出使能信号2)。

将解析后的数据信号与源驱动器的控制信号相匹配，并将解析后的数据信号的格式转化为mini_lvds的格式，源驱动器的控制信号和mini_lvds的格式的数据信号共同构成源驱动器的驱动信号。同时，栅驱动器的控制信号构成栅驱动器的驱动信号，在源驱动器的驱动信号和栅驱动器的驱动信号的共同作用下，显示设备得以正常显示。

在一些实施例中，本发明的一些实施例所提供的驱动信号的生成方法为基于FPGA(Field-Programmable Gate Array，即现场可编程门阵列)的驱动信号的生成方法，利用FPGA实现对信源信号的接收、解析和转化，实现TCON功能。

本发明的一些实施例还提供了一种驱动信号生成装置100，如图10所示，包括，信源检测器3、信源接收解析器1和信号发生器2，其中，信源检测器3配置为对信源信号进行检测，确定信源信号的通道数和比特位，并输出检测结果；信源接收解析器1与信源检测器3相连，配置为根据检测结果，对信源信号进行接收和解析，生成解析后的信源信号；信号发生器2与信源接收解析器1相连，配置为根据解析后的信源信号，生成驱动信号。

在上述驱动信号生成装置100中，通过信源检测器3对信源信号进行检测，可以确定信源信号的通道数和比特位，并将检测结果输出，从而信源接收解析器1可以根据检测结果，对信源信号进行接收和解析，生成解析后的信源信号；信号发生器2根据解析后的信源信号生成驱动信号，这样，在驱动信号生成装置100中输入不同状态的信源信号的情况下，均能通过信源检测器3得知其通道数和比特位，进而信源接收解析器1可以根据检测结果对信源信号进行接收和解析，进而生成驱动信号，实现TCON功能，驱动显示屏进行正常显示。该驱动信号生成装置100可以实现自适应多种状态的信源信号，这样，将其应用到显示装置中，可以扩大显示装置对信源的选择范围，满足用户的多样化需求，提高用户的体验。此外，由于上述驱动信号生成装置可以自适应多种状态的信源信号，因此在输入不同通道数和比特位的信源信号时，就不需要专业人员重新烧录相应的代码，节省了人力和时间。

在一些实施例中，如图11所示，信源接收解析器1包括串转并部件11和存储部件12，其中，串转并部件11与信源检测器3相连，配置为根据检测结果，对信源信号进行接收，并将所接收的信源信号的串行数据转化为并行数据，生成解析后的信源信号，解析后的信源信号包括解析后的数据信号和解析后的同步信号；存储部件12与串转并部件11相连，配置为存储解析后的数据信号。

上述实施例提供了信源接收解析器1的一种具体结构，通过串转并部件11对信源信号进行接收和解析，并通过存储部件12存储解析后的数据信号，二者相互配合，实现了在输入不同的通道数和比特位的信源信号的情况下，对信源信号进行正确接收、解析以及存储。

在一些实施例中，请再次参见图11，信号发生器2包括控制信号产生部件21和匹配转化部件22，其中，控制信号产生部件21与串转并部件11相连，配置为将解析后的同步信号进行转化，生成控制信号；匹配转化部件22与控制信产生部件21相连，还与存储部件12相连，配置为将解析后的数据信号与控制信号相匹配，并进行转化，生成驱动信号。

上述实施例提供了信号发生器2的一种具体结构，通过控制信号产生部件21和匹配转化部件22两个部件之间的配合，实现了在输入不同的通道数和比特位的信源信号的情况下，均能实现驱动信号的生成，从而驱动显示装置正常显示。

为了更好地理解本发明，下面对本发明的TCON功能的实现过程进行整体说明，如图11所示，信源信号在驱动信号生成装置100中进行流转的整个流程为：外界设备输入信源信号至信源检测器3，信源检测器3对信源信号进行检测，生成检测结果。该检测结果包括信源通道标志位信号和信源比特位标志位信号。

接着信源信号和检测结果输入信源接收解析器1，具体为信源信号和检测结果输入串转并部件11，串转并部件11根据检测结果中的信源通道标志位信号，得到信源信号的数据通道的时钟频率。根据该时钟频率实现对信源信号的接收。并根据检测结果中的信源比特位标志位信号，识别信源信号的比特位，根据不同比特位所对应的数据映射图对信源信号进行解析，并将解析后的数据信号输入存储部件12，将解析后的同步信号DE、HS、VS输入控制信号产生部件21。

信号发生器2包括控制信号产生部件21和匹配转化部件22，其中控制信号产生部件21在接收到解析后的同步信号DE、HS、VS后，将其转化为控制信号TP、POL、OE1、OE2、CPV和STV，并将控制信号输入匹配转化部件22，匹配转化部件22还接收到存储部件12所输出的解析后的数据信号，将控制信号和解析后的数据信号进行匹配，并将解析后的数据信号的格式转化为mini_LVDS，将mini_LVDS数据信号和源驱动器的控制信号TP、POL输入源驱动器300，将栅驱动器的控制信号OE1、OE2、CPV和STV输入栅驱动器200，进而可以驱动显示装置进行画面显示。

在一些实施例中，驱动信号生成装置为FPGA芯片，或者，可以将驱动信号生成装置集成到FPGA平台，以实现TCON功能。

本发明的实施例还提供了一种显示装置，该显示装置包括如上提供的驱动信号生成装置。在一些实施例中，显示装置中的显示屏通过外部绑定或者内部集成的方式与驱动信号生成装置连接，示例性地，驱动信号生成装置与源驱动器和栅驱动器电连接，从而控制显示屏进行画面显示。

上述显示装置的有益效果与驱动信号生成装置的有益效果相同，此处不再赘述。

本发明的实施例还提供了一种计算机可读存储介质，该计算机可读存储介质存储有计算机指令，计算机指令被配置为执行如第上所述的驱动信号的生成方法中的一个或多个步骤。

需要说明的是，本发明实施例提供的计算机可读存储介质可以包括，但不限于：磁存储器件(例如，硬盘、软盘或磁带等)，只读存储器(ROM，Read-Only Memory)，随机存取存储器(RAM，Random Access Memory)，可擦写可编程只读存储器(EPROM，ErasableProgrammable Read-Only Memory)等各种可以存储程序代码的介质。

上述计算机可读介质的有益效果与驱动信号的生成方法的效果相同，此处不再赘述。

以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种驱动信号的生成方法，其特征在于，所述驱动信号的生成方法包括：

对信源信号进行检测，确定所述信源信号的通道数和比特位，并输出检测结果；

根据所述检测结果，对所述信源信号进行接收和解析，生成解析后的信源信号；

根据所述解析后的信源信号，生成驱动信号；

其中，所述对所述信源信号进行检测，确定所述信源信号的通道数和比特位，并输出检测结果的步骤，包括：

所述信源信号有两路输入通道；分别检测所述两路输入通道上所述信源信号的时钟通道是否有电平变化；若检测到只有一路所述输入通道上所述信源信号的时钟通道有电平变化，则确定所述信源信号的通道数为单通道；若检测到所述两路输入通道上所述信源信号的时钟通道均有电平变化，则确定所述信源信号的通道数为双通道；根据所确定的通道数生成信源通道标志位信号，若为单通道，则将所述信源通道标志位信号设为0或1中的一者；若为双通道，则将所述信源通道标志位信号设为0或1中的另一者；将所述信源通道标志位信号作为所述检测结果的一部分；

选择所述两路输入通道中的一路输入通道，所选择的输入通道上所述信源信号的时钟通道有电平变化，所选择的输入通道包括第一信号传输线、第二信号传输线、第三信号传输线和第四信号传输线；对所选择的输入通道的第四信号传输线进行检测，判断所述第四信号传输线上是否有电平变化；若检测到所述第四信号传输线上有电平变化，则确定所述信源信号的比特位为8比特；若检测到所述第四信号传输线上无电平变化且一直为0，则确定所述信源信号的比特位为6比特；根据所确定的比特位生成信源比特位标志位信号，若为8比特，则将所述信源比特位标志位信号设为0或1中的一者；若为6比特，则将所述信源比特位标志位信号设为0或1中的另一者；将所述信源比特位标志位信号作为所述检测结果的另一部分。

2.根据权利要求1所述的驱动信号的生成方法，其特征在于，所述驱动信号的生成方法还包括验证所确定的通道数是否准确的步骤；该验证所确定的通道数是否准确的步骤包括：

在分别检测所述两路输入通道上所述信源信号的时钟通道是否有电平变化的过程中，在预设时间内分别对所述两路输入通道上的信源信号的时钟通道的电平跳变进行计数，计算得到所述信源信号的时钟通道的时钟频率的实测值；

根据所确定的通道数，及所述信源信号的通道数与所述信源信号的时钟通道的时钟频率之间的关系，得到所述信源信号的时钟通道的时钟频率的理论值；

计算所述时钟频率的实测值与所述时钟频率的理论值之间的差值，判断所述差值是否小于或等于预设差值阈值，若是，则验证得到所确定的通道数准确。

3.根据权利要求1所述的驱动信号的生成方法，其特征在于，所述对所选择的输入通道的第四信号传输线进行检测，判断所述第四信号传输线上是否有电平变化的步骤，包括：

对所选择的输入通道的第四信号传输线进行多次检测；

若所述多次检测中至少一次检测到所述第四信号传输线上有电平变化，则判定所述第四信号传输线上有电平变化；

若所述多次检测中每次均检测到所述第四信号传输线上无电平变化且一直为0，则判定所述第四信号传输线上无电平变化。

4.根据权利要求3所述的驱动信号的生成方法，其特征在于，所述多次检测的次数为三次，每次检测的间隔时间为一帧显示画面的时间。

5.根据权利要求1所述的驱动信号的生成方法，其特征在于，所述根据所述检测结果，对所述信源信号进行接收和解析，生成解析后的信源信号的步骤，包括：

根据所述信源通道标志位信号与所述信源比特位标志位信号，对所述信源信号进行接收，并将所接收的信源信号的串行数据转化为并行数据，生成解析后的信源信号。

6.根据权利要求5所述的驱动信号的生成方法，其特征在于，所述根据所述信源通道标志位信号与所述信源比特位标志位信号，对所述信源信号进行接收，并将所接收的信源信号的串行数据转化为并行数据的步骤，包括：

根据所述信源通道标志位信号，确定所述时钟通道的时钟频率；

将所述时钟通道的时钟频率进行倍频处理，得到数据通道的时钟频率；

根据所述数据通道的时钟频率读取所述数据通道上的串行数据，对所述信源信号进行接收；

根据所述信源比特位标志位信号，识别所述信源信号的比特位；

根据不同比特位的信源信号所对应的数据映射图，将所述信源信号的每条数据通道上的数据进行排列，以将所述信源信号的串行数据转化为并行数据，完成对所述信源信号的解析。

7.根据权利要求6所述的驱动信号的生成方法，其特征在于，所述根据不同比特位的信源信号所对应的数据映射图，将所述信源信号的每条数据通道上的数据进行排列，以将所述信源信号的串行数据转化为并行数据，完成对所述信源信号的解析的步骤，包括：

若所述信源信号的比特位为8比特，则根据8比特的信源信号所对应的数据映射图完成对所述信源信号的解析；

若所述信源信号的比特位为6比特，则根据6比特的信源信号所对应的数据映射图对所述信源信号进行解析，并将解析后的信源信号的低两位设定为0，以保证6比特的信源信号在完成解析后的数据位宽与8比特的信源信号在完成解析后的数据位宽一致。

8.根据权利要求5所述的驱动信号的生成方法，其特征在于，所述解析后的信源信号包括解析后的数据信号和解析后的同步信号；

所述根据所述解析后的信源信号，生成驱动信号的步骤，包括：

将所述解析后的数据信号进行存储；

将所述解析后的同步信号进行转化，生成控制信号；

将所述解析后的数据信号与所述控制信号相匹配，并进行转化，生成驱动信号。

9.一种驱动信号生成装置，其特征在于，包括，

信源检测器，配置为对信源信号进行检测，确定所述信源信号的通道数和比特位，并输出检测结果；

与所述信源检测器相连的信源接收解析器，配置为根据所述检测结果，对所述信源信号进行接收和解析，生成解析后的信源信号；

与所述信源接收解析器相连的信号发生器，配置为根据所述解析后的信源信号，生成驱动信号；

其中，所述信源检测器对信源信号进行检测，确定所述信源信号的通道数和比特位，并输出检测结果的具体配置为：

所述信源信号有两路输入通道；分别检测所述两路输入通道上所述信源信号的时钟通道是否有电平变化；若检测到只有一路所述输入通道上所述信源信号的时钟通道有电平变化，则确定所述信源信号的通道数为单通道；若检测到所述两路输入通道上所述信源信号的时钟通道均有电平变化，则确定所述信源信号的通道数为双通道；根据所确定的通道数生成信源通道标志位信号，若为单通道，则将所述信源通道标志位信号设为0或1中的一者；若为双通道，则将所述信源通道标志位信号设为0或1中的另一者；将所述信源通道标志位信号作为所述检测结果的一部分；

选择所述两路输入通道中的一路输入通道，所选择的输入通道上所述信源信号的时钟通道有电平变化，所选择的输入通道包括第一信号传输线、第二信号传输线、第三信号传输线和第四信号传输线；对所选择的输入通道的第四信号传输线进行检测，判断所述第四信号传输线上是否有电平变化；若检测到所述第四信号传输线上有电平变化，则确定所述信源信号的比特位为8比特；若检测到所述第四信号传输线上无电平变化且一直为0，则确定所述信源信号的比特位为6比特；根据所确定的比特位生成信源比特位标志位信号，若为8比特，则将所述信源比特位标志位信号设为0或1中的一者；若为6比特，则将所述信源比特位标志位信号设为0或1中的另一者；将所述信源比特位标志位信号作为所述检测结果的另一部分。

10.根据权利要求9所述的驱动信号生成装置，其特征在于，所述信源接收解析器包括：

与所述信源检测器相连的串转并部件，配置为根据所述检测结果，对所述信源信号进行接收，并将所接收的信源信号的串行数据转化为并行数据，生成解析后的信源信号，所述解析后的信源信号包括解析后的数据信号和解析后的同步信号；

与所述串转并部件相连的存储部件，配置为存储所述解析后的数据信号。

11.根据权利要求10所述的驱动信号生成装置，其特征在于，所述信号发生器包括：

与所述串转并部件相连的控制信号产生部件，配置为将所述解析后的同步信号进行转化，生成控制信号；

与所述控制信号 产生部件和所述存储部件相连的匹配转化部件，配置为将所述解析后的数据信号与所述控制信号相匹配，并进行转化，生成驱动信号。

12.一种显示装置，其特征在于，所述显示装置包括权利要求9～11中任一项所述的驱动信号生成装置。

13.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令被配置为执行如权利要求1～8中任一项所述的驱动信号的生成方法中的一个或多个步骤。

Images