KR102495030B1 - 클록 장애를 복원하는 수신 장치 및 이를 포함하는 전송 시스템 - Google Patents

클록 장애를 복원하는 수신 장치 및 이를 포함하는 전송 시스템 Download PDF

Info

Publication number
KR102495030B1
KR102495030B1 KR1020180140999A KR20180140999A KR102495030B1 KR 102495030 B1 KR102495030 B1 KR 102495030B1 KR 1020180140999 A KR1020180140999 A KR 1020180140999A KR 20180140999 A KR20180140999 A KR 20180140999A KR 102495030 B1 KR102495030 B1 KR 102495030B1
Authority
KR
South Korea
Prior art keywords
lane
mode
clock
data
speed mode
Prior art date
Application number
KR1020180140999A
Other languages
English (en)
Other versions
KR20200057158A (ko
Inventor
김수현
김상경
노길성
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020180140999A priority Critical patent/KR102495030B1/ko
Priority to US16/654,271 priority patent/US11112818B2/en
Priority to CN201911099932.5A priority patent/CN111193583A/zh
Publication of KR20200057158A publication Critical patent/KR20200057158A/ko
Application granted granted Critical
Publication of KR102495030B1 publication Critical patent/KR102495030B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3013—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is an embedded system, i.e. a combination of hardware and software dedicated to perform a certain function in mobile devices, printers, automotive or aircraft systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Sources (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)

Abstract

클록 레인과 데이터 레인을 이용하여 송신 장치와 통신하는 수신 장치가 개시된다. 상기 클록 레인과 상기 데이터 레인은 각각 저전력 모드 및 고속 모드 중 어느 하나의 모드에 따라 작동하고, 상기 수신 장치는, 상기 클록 레인을 통해 전송된 클록 신호를 이용하여 상기 클록 레인의 작동 모드를 판단하고, 판단된 상기 클록 레인의 작동 모드에 따라 작동하는 클록 레인 제어 회로, 및 상기 송신 장치로부터 전송된 데이터 신호에 기초하여 상기 데이터 레인의 작동 모드를 판단하고, 판단된 상기 데이터 레인의 작동 모드에 따라 작동하는 데이터 레인 제어 회로를 포함하고, 상기 클록 레인 제어 회로는, 상기 데이터 레인의 작동 모드가 상기 저전력 모드에서 상기 고속 모드로 전환될 때, 상기 클록 레인의 작동 모드를 상기 고속 모드로 설정한다.

Description

클록 장애를 복원하는 수신 장치 및 이를 포함하는 전송 시스템{A RECEIVING APPARATUS FOR RECOVERING CLOCK FAILURE AND TRANSMISSION SYSTEM INCLUDING THE SAME}
본 발명의 실시 예들은 수신 장치 및 이를 포함하는 전송 시스템에 관한 것으로서, 특히 외부 노이즈에 의한 클록 장애를 복원할 수 있는 수신 장치 및 이를 포함하는 전송 시스템에 관한 것이다.
일반적인 전송 시스템에서, 송신 장치는 클록 신호와 데이터 신호를 수신 장치로 전송하고, 수신 장치는 수신된 클록 신호를 이용하여 데이터 신호를 처리할 수 있다. 한편, 둘 이상의 작동 모드(예컨대, 고속 모드와 저전력 모드)를 가지는 전송 시스템의 경우, 각 작동 모드에서는 서로 다른 클록 신호가 사용되고, 각 작동 모드에 대응하는 적절한 클록 신호를 이용하여야 데이터 처리가 잘 수행될 수 있으므로, 작동 모드에 따라 적절한 클록 신호를 이용하는 것이 중요하다.
한편, 외부 노이즈 등에 의해 클록 신호가 해당 작동 모드에 적합하지 않도록 변화하는 경우(즉, 클록 장애가 발생하는 경우), 데이터 처리에 문제가 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 외부 노이즈에 의해 발생한 클록 장애를 빠르게 복원할 수 있는 수신 장치 및 이를 포함하는 전송 시스템을 제공하는 것에 있다.
본 발명의 실시 예들에 따른 클록 레인과 데이터 레인을 이용하여 송신 장치와 통신하는 수신 장치 ― 상기 클록 레인과 상기 데이터 레인은 각각 저전력 모드 및 고속 모드 중 어느 하나의 모드에 따라 작동함 ― 는, 상기 클록 레인을 통해 전송된 클록 신호를 이용하여 상기 클록 레인의 작동 모드를 판단하고, 판단된 상기 클록 레인의 작동 모드에 따라 작동하는 클록 레인 제어 회로 및 상기 송신 장치로부터 전송된 데이터 신호에 기초하여 상기 데이터 레인의 작동 모드를 판단하고, 판단된 상기 데이터 레인의 작동 모드에 따라 작동하는 데이터 레인 제어 회로를 포함하고, 상기 클록 레인 제어 회로는, 외부 노이즈에 의해 클록 레인의 작동 모드가 고속 모드에서 저전력 모드로 변경된 경우 상기 데이터 레인의 작동 모드가 상기 저전력 모드에서 상기 고속 모드로 전환될 때, 상기 클록 레인의 작동 모드를 상기 고속 모드로 복원한다.
본 발명의 실시 예들에 따른 클록 레인과 데이터 레인을 이용하여 송신 장치와 통신하는 수신 장치의 작동 방법 ― 상기 클록 레인과 상기 데이터 레인은 각각 저전력 모드 및 고속 모드 중 어느 하나의 모드에 따라 작동함 ― 은, 상기 클록 레인을 통해 전송된 클록 신호를 이용하여 상기 클록 레인의 작동 모드를 판단하고, 판단된 상기 클록 레인의 작동 모드에 따라 작동하는 단계, 상기 송신 장치로부터 전송된 데이터 신호에 기초하여 상기 데이터 레인의 작동 모드를 판단하고, 판단된 상기 데이터 레인의 작동 모드에 따라 작동하는 단계 및 외부 노이즈에 의해 클록 레인의 작동 모드가 고속 모드에서 저전력 모드로 변경된 경우 상기 데이터 레인의 작동 모드가 상기 저전력 모드에서 상기 고속 모드로 전환될 때, 상기 클록 레인의 작동 모드를 상기 고속 모드로 복원하는 단계를 포함한다.
본 발명의 실시 예들에 따른 수신 장치는 외부 노이즈에 의해 클록 레인의 작동 모드가 고속 모드에서 저전력 모드로 변경된 경우 상기 클록 레인의 작동 모드를 상기 고속 모드로 복원할 수 있는 효과가 있다.
본 발명의 실시 예들에 따른 수신 장치는 외부 노이즈에 의해 클록 레인의 작동 모드가 고속 모드에서 저전력 모드로 변경된 경우 상기 클록 레인의 작동 모드를 상기 고속 모드로 복원시킬 수 있으므로, 이후에 전송되는 데이터 신호를 고속 모드에 따라 처리할 수 있으므로 데이터 손실이 감소하는 효과가 있다.
도 1은 본 발명의 실시 예들에 따른 전송 시스템을 나타낸다.
도 2는 일반적인 MIPI 인터페이스 상에서의 모드 전환을 나타내는 상태 다이어그램이다.
도 3은 본 발명의 실시 예들에 따른 수신 장치를 나타낸다.
도 4는 본 발명의 실시 예들에 따른 수신 장치의 일반적인 작동을 나타내는 타이밍 도이다.
도 5는 노이즈 발생 시의 상황을 설명하기 위한 타이밍 도이다.
도 6은 본 발명의 실시 예들에 따른 수신 장치의 노이즈 발생 시 작동을 나타내는 타이밍 도이다.
도 7은 노이즈 발생 시의 상황을 설명하기 위한 타이밍 도이다.
도 8은 본 발명의 실시 예들에 따른 수신 장치의 노이즈 발생 시 작동을 나타내는 타이밍 도이다.
도 9는 본 발명의 실시 예들에 따른 수신 장치의 작동을 나타내는 플로우 차트이다.
도 10은 본 발명의 실시 예들에 따른 전송 시스템의 모드 전환을 나타내는 상태 다이어그램이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시 예들을 설명한다.
도 1은 본 발명의 실시 예들에 따른 전송 시스템을 나타낸다. 도 1을 참조하면, 전송 시스템(10)은 호스트(100), 드라이버 IC(200), 및 디스플레이(300)를 포함한다.
전송 시스템(10)은 MIPI(mobile industry processor interface) 또는 MIPI 프로토콜을 사용할 수 있는 모바일 장치(mobile device)로 구현될 수 있다. 예컨대, 상기 모바일 장치는 이동 전화기, 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant), EDA(enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), PND(personal navigation device 또는 portable navigation device), 모바일 인터넷 장치(mobile internet device(MID), 또는 웨어러블 컴퓨터 등으로 구현될 수 있다.
호스트(100)는 드라이버 IC(200)의 동작을 제어할 수 있다. 호스트(100)와 드라이버 IC(200)는 MIPI 인터페이스(230)를 통해 서로 통신할 수 있다. 예컨대, 호스트(100)는 집적 회로, 시스템 온 칩(system on chip(SoC)), 애플리케이션 프로세서(application processor), 또는 모바일 AP로 구현될 수 있다.
호스트(100)는 CPU(105), 송신 장치(TX; 210) 및 데이터 처리 회로(107)를 포함한다.
CPU(105)는 버스를 통해 송신 장치(110) 및/또는 데이터 처리 회로(107)를 제어할 수 있다. CPU(105)는 하나 또는 그 이상의 코어들을 포함할 수 있다.
송신 장치(110)는 하나의 클락 레인 모듈(clock lane module)과 하나 또는 그 이상의 데이터 레인 모듈들(data lane modules)을 포함한다. 송신 장치(110)는 수신 장치(210)로 클록 신호(CS) 데이터 신호들(DS1~DS4)을 전송할 수 있다.
데이터 처리 회로(107)는 송신 장치(110)를 통해 드라이버 IC(200)로 전송될 데이터(예컨대, 정지 영상 데이터, 동영상 데이터 또는 파라미터)를 처리할 수 있는 기능 회로를 의미할 수 있다.
드라이버 IC(200)는 수신 장치(210)와 디스플레이 컨트롤러(220)를 포함한다. 드라이버 IC(200)는 디스플레이 데이터를 디스플레이(300)로 전송한다. 드라이버 IC(200)는 칩(chip)으로 구현될 수 있다.
수신 장치(210)는 송신 장치(110)로부터 클록 신호(CS)와 데이터 신호들(DS1~DS4)을 수신할 수 있다. 실시 예들에 따라, 수신 장치(210)는 송신 장치(110)의 제어에 따라 작동하는 슬레이브 장치일 수 있다.
디스플레이 컨트롤러(220)는 출력되는 라인 데이터(예컨대, 디스플레이 데이터)를 디스플레이(300)로 전송할 수 있다.
디스플레이 컨트롤러(220)는 데이터 레인 제어 회로들(212~215)로부터 출력된 처리된 데이터 신호들(DS_OUT1~DS_OUT4)을 출력할 수 있다. 실시 예들에 따라, 디스플레이 컨트롤러(220)는 처리된 데이터 신호들(DS_OUT1~DS_OUT4)을 병합함으로써 데이터 스트림을 생성하고, 생성된 데이터 스트림을 출력할 수 있다.
한편, 데이터 레인(DATA1~DATA4)이 고속 모드에서 작동될 때, 디스플레이 컨트롤러(220)는 클록 레인 제어 회로(211)로부터 출력된 고속 내부 클록 신호(HICS)를 이용하여 데이터 스트림을 생성할 수 있다.
디스플레이(300)는 패널 회로(310) 및 디스플레이 패널(320)을 포함할 수 있다.
패널 회로(310)는 디스플레이 데이터를 디스플레이 패널(320)에 적합한 형태로 변환할 수 있다.
디스플레이 패널(320)은 패널 회로(310)를 통해 수신된 디스플레이 데이터에 상응하는 이미지를 디스플레이할 수 있다.
호스트(100)와 드라이버 IC(200) 사이에 접속된 MIPI 인터페이스(230)는 하나의 클락 레인과 하나 또는 그 이상의 데이터 레인들을 포함한다. 실시 예들에 따라, 전송 시스템(10)은 클록 신호들(CS_P 및 CS_N)을 전송하기 위한 하나의 클록 레인(CLK) 및 클록 레인(CLK)과 별개로 구현되고 데이터 신호들을 전송하기 위한 적어도 하나의 데이터 레인(예컨대, DATA1)을 포함하는 시스템을 의미할 수 있다. 예컨대, 전송 시스템(10)은 MIPI(mobile industry processor interface) 인터페이스를 이용할 수 있으나, 이에 한정되는 것 아니다. 이하, 설명의 편의상, 전송 시스템(10)은 하나의 클록 레인(CLK)과 4개의 데이터 레인들(DATA1~DATA4)을 포함하는 것으로 가정하고 설명한다.
한편, 본 명세서는 MIPI alliance에서 제공하는 스펙(Specification)을 레퍼런스로서 참조한다.
클록 레인(CLK)은 클록 신호들(CS_P 및 CS_N; 집합적으로 CS)을 전송하기 위해 사용될 수 있다. 클록 신호들(CS_P 및 CS_N)은 차동 클록 신호를 구성할 수 있다. 실시 예들에 따라, 클록 레인(CLK)은 두 개의 전송 라인(line)들을 포함할 수 있고, 클록 신호들(CS_P 및 CS_N) 각각은 각각의 전송 라인을 통해 전송될 수 있다.
데이터 레인(DATA1~DATA4)은 데이터 신호들을 전송하기 위해 사용될 수 있다. 즉, 제1데이터 레인(DATA1)은 제1데이터 신호들(DS1_P 및 DS1_N; 집합적으로 DS1)을 전송하기 위해 사용되고, 제2데이터 레인(DATA2)은 제2데이터 신호들(DS2_P 및 DS2_N; 집합적으로 DS2)을 전송하기 위해 사용되고, 제3데이터 레인(DATA3)은 제3데이터 신호들(DS3_P 및 DS3_N; 집합적으로 DS3)을 전송하기 위해 사용되고, 제4데이터 레인(DATA4)은 제4데이터 신호들(DS4_P 및 DS4_N; 집합적으로 DS4)을 전송하기 위해 사용될 수 있다. 데이터 신호들의 각 쌍(DS1_P와 DS1_N, DS2_P와 DS2_N, DS3_P와 DS3_N 및 DS4_P와 DS4_N)은 서로 다른 차동 데이터 신호를 구성할 수 있다. 실시 예들에 따라, 데이터 레인들(DATA1~DATA4) 각각은 두 개의 전송 라인들을 포함할 수 있고, 데이터 신호들(DS1~DS4) 각각은 각각의 전송 라인을 통해 전송될 수 있다.
송신 장치(110)와 수신 장치(210) 사이의 통신에 있어서, 클록 레인(CLK)과 데이터 레인들(DATA1~DATA4) 각각은 제1모드 및 제2모드 중 어느 하나의 모드에 따라 각각 작동할 수 있다. 실시 예들에 따라, 상기 제1모드에서의 작동 속도는 상기 제2모드에서의 작동 속도보다 느릴 수 있다. 예컨대, 상기 제1모드는 저전력 모드(low power mode)를 의미할 수 있고, 상기 제2모드는 고속 모드(high speed mode)를 의미할 수 있다.
저전력 모드는 단발성의 명령어를 전송하기 위해 사용될 수 있다. 실시 예들에 따라, 저전력 모드에서, 신호는 각 레인에 포함된 두 개인 라인들 각각으로 단일 출력 신호로서 전송될 수 있고, 이러한 전송 방식을 단일 종단 전송(single ended transmission)이라 할 수 있다. 저전력 모드에서, 클록 신호는 데이터 신호에 임베딩될 수 있다.
고속 모드는 데이터를 전송하기 위해 사용될 수 있다. 실시 예들에 따라, 고속 모드에서, 신호는 각 레인에 포함된 두 개의 라인들을 통해 차분 신호로서 전송될 수 있다.
각 레인(CLK 및 DATA1~DATA4)을 통해 전송되는 신호의 전압은 저전력 모드에서 상대적으로(고속 모드와 비교하여) 더 높고, 반면, 신호의 레이트는 저전력 모드에서 상대적으로 낮다.
실시 예들에 따라, 레인들의 모드 전환(또는 천이)은 호스트(100) 또는 송신 장치(110)에 의해 레인들을 통해 전송되는 신호들의 레벨 변화에 따라 이루어질 수 있고, 수신 장치(210)는 상기 레벨 변화에 기초하여 레인들의 모드 전환을 판단할 수 있다.
도 2는 일반적인 MIPI 인페이스 상에서의 모드 전환을 나타내는 상태 다이어그램이다. 도 2에 도시된 상태 다이어그램은 클록 레인(CLK) 및 데이터 레인들(DATA1~DATA4) 모두에 적용될 수 있다. 또한, 도 2에 도시된 각 상태(LP-11, LP-01, LP-00, HS-0 및 HS-1)은 신호의 전압 레벨에 의해 구분될 수 있다.
도 2를 참조하면, 각 레인(CLK 및 DATA1~DATA4)은 최초에 LP-11 상태에 위치한다. 상기 LP-11 상태는 정지 상태를 의미한다. 이후, 송신 장치(110)가 수신 장치(210)로 데이터를 전송하기 위해, 고속 모드로 진입하기 위한 특정 시퀀스(예컨대, 고속 모드 진입 시퀀스)를 구동한다. 즉, 송신 장치(110)는 고속 모드 진입 시퀀스에 따라 신호(CS 또는 DS)의 레벨을 변화시키고(시퀀스 구동), 수신 장치(210)는 신호(CS 또는 DS)의 레벨을 모니터링함으로써 신호(CS 또는 DS)의 레벨의 변화를 통해 고속 모드로 진입하기 위한 고속 모드 진입 시퀀스를 인식하고, 상기 고속 모드 진입 시퀀스에 따라 각 레인(CLK 및 DATA1~DATA4)의 상태를 미리 정해진 순서(예컨대, LP-11, LP-01 및 LP-00 순으로)에 따라 변화시키고 고속 모드로 진입한다(HS-0 또는 HS-1). 예컨대, 각 레인(CLK 및 DATA1~DATA4)은 정지 상태(예컨대, LP-11)로부터 고속 모드 요청 상태(예컨대, LP-01)와 고속 모드 준비 상태(예컨대, LP-00)를 지난 후, 고속 모드(예컨대, HS-0)로 진입할 수 있다. 고속 모드로 진입한 이후, 송신 장치(110)와 수신 장치(210)는 고속 모드에 따라 데이터를 통신할 수 있다. 이후, 데이터 통신이 종료한 후, 각 레인(CLK 및 DATA1~DATA4)은 LP-11 상태로 진입할 수 있다. 정지 상태, 고속 모드 요청 상태, 및 고속 모드 준비 상태는 저전력 모드에 포함된다
한편, 고속 모드에서 데이터 레인들(DATA1~DATA4)을 통해 전송되는 데이터가 적절히 처리되기 위해서는 클록 레인(CLK)의 고속 모드로의 진입이 데이터 레인들(DATA1~DATA4)의 고속 모드로의 진입보다 빨라야 하고, 클록 레인(CLK)의 고속 모드의 유지 시간이 데이터 레인들(DATA1~DATA4)의 고속 모드의 유지 시간보다 길어야 한다. 즉, 클록 레인(CLK)은 데이터 레인들(DATA1~DATA4) 보다 빨리 고속 모드로 전환되어야 하고 데이터 레인들(DATA1~DATA4) 보다 늦게 저속 모드로 전환되어야 한다.
도 3은 본 발명의 실시 예들에 따른 수신 장치를 나타낸다. 도 1 내지 도 3을 참조하면, 수신 장치(210)는 클록 레인(CLK)에 대응하는 클록 레인 제어 회로(211)와 데이터 레인들(DATA1~DATA4) 각각에 해당하는 데이터 레인 제어 회로들(212~215)을 포함할 수 있다.
클록 레인 제어 회로(211)는 클록 신호(CS)를 수신하고, 클록 신호들(CS_P 및 CS_N)을 이용하여 클록 레인(CLK)의 모드를 판단할 수 있다. 실시 예들에 따라, 클록 레인 제어 회로(211)는 클록 신호들(CS_P 및 CS_N)의 전압 레벨을 모니터링하고, 모니터링의 결과에 따라 클록 레인(CLK)의 모드를 판단할 수 있다. 예컨대, 클록 레인 제어 회로(211)는 클록 레인(CLK)의 작동 모드가 저전력 모드에서 고속 모드로 전환되는지, 또는, 클록 레인(CLK)의 작동 모드가 고속 모드에서 저전력 모드로 전환되는지를 판단할 수 있다. 앞에서 설명한 바와 같이, 클록 레인 제어 회로(211)는 클록 신호들(CS_P 및 CS_N)의 전압 레벨로 나타내어지는 시퀀스를 인식하여 클록 레인(CLK)의 작동 모드를 판단할 수 있다.
실시 예들에 따라, 클록 레인 제어 회로(211)는 클록 레인 FSM(211-1)을 포함할 수 있다. 클록 레인 FSM(211-1)은 클록 레인(CLK)을 통해 전송되는 클록 신호들(CS_P 및 CS_N)의 전압 레벨에 따라 클록 레인(CLK)의 작동 모드를 판단할 수 있고, 고속 모드 진입 시퀀스에 따라 클록 레인(CLK)의 작동 모드를 설정할 수 있다.
클록 레인 제어 회로(211)는 클록 레인(CLK)의 작동 모드에 따라 클록 신호들(CS_P 및 CS_N)을 이용하여 내부 클록 신호를 생성할 수 있다. 클록 레인(CLK)이 저전력 모드에서 작동할 때, 클록 레인 제어 회로(211)는 클록 신호들(CS_P 및 CS_N)로부터 저전력 내부 클록 신호를 생성하고, 생성된 저전력 내부 클록 신호를 이용하여 작동할 수 있다. 클록 레인(CLK)이 고속 모드에서 작동할 때, 클록 레인 제어 회로(211)는 클록 신호들(CS_P 및 CS_N)로부터 고속 내부 클록 신호(HICS)를 생성하고, 생성된 고속 내부 클록 신호(HICS)를 데이터 레인 제어 회로들(212~215) 및 디스플레이 컨트롤러(220)로 출력할 수 있다. 예컨대, 고속 내부 클록 신호(HICS)는 클록 신호들(CS_P 및 CS_N)과 동기(synchronized)될 수 있다.
데이터 레인 제어 회로들(212~215)은 대응하는 데이터 레인을 통해 전송되는 데이터 신호들을 수신하고, 데이터 신호들을 이용하여 대응하는 데이터 레인의 작동 모드를 판단할 수 있다. 또한, 데이터 레인 제어 회로들(212~215)은 데이터 신호들을 처리하고, 처리된 데이터 신호들을 디스플레이 컨트롤러(220)로 전송할 수 있다.
각 데이터 레인 제어 회로(212~215)의 동작은 동일하므로, 이하에서는 제1데이터 레인 제어 회로(212)에 대해서만 설명하고, 나머지 데이터 레인 제어 회로(213~215)에 대한 설명은 제1데이터 레인 제어 회로(212)에 대한 설명으로서 대신한다.
제1데이터 레인 제어 회로(212)는 제1데이터 신호들(DS1_P 및 DS1_N)의 전압 레벨을 모니터링하고, 모니터링의 결과에 따라 제1데이터 레인(DATA1)의 작동 모드를 판단할 수 있다. 예컨대, 제1데이터 레인 제어 회로(212) 제1데이터 신호들(DS1_P 및 DS1_N)의 전압 레벨과 미리 설정된 임계치를 비교하고, 비교 결과에 따라 제1데이터 레인(DATA1)의 작동 모드를 판단할 수 있다.
실시 예들에 따라, 제1데이터 레인 제어 회로(212)는 제1데이터 신호들(DS1_P 및 DS1_N)의 전압 레벨로 나타내어지는 시퀀스를 인식하여 제1데이터 레인(DATA1)의 작동 모드를 판단할 수 있다. 예컨대, 제1데이터 레인 제어 회로(212)는 제1데이터 레인(DATA1)의 작동 모드가 저전력 모드인지, 고속 모드인지, 저전력 모드에서 고속 모드로 전환되는지, 또는, 고속 모드에서 저전력 모드로 전환되는지를 판단할 수 있다. 또한, 제1데이터 레인(DATA1)의 작동 모드 또는 상기 작동 모드의 전환을 지시하는 제1상태 신호(SS1)를 클록 레인 제어 회로(211)로 전송할 수 있다.
실시 예들에 따라, 제1데이터 레인 제어 회로(212)는 제1데이터 레인 FSM(212-1)을 포함할 수 있다. 제1데이터 레인 FSM(212-1)은 제1데이터 레인(DATA1)을 통해 전송되는 데이터 신호들(DS1_P 및 DS1_N)의 전압 레벨에 따라 제1데이터 레인(DATA1)의 작동 모드를 판단할 수 있고, 고속 모드 진입 시퀀스에 따라 제1데이터 레인(DATA1)의 작동 모드를 설정할 수 있다.
한편, 실시 예들에 따라, 나머지 데이터 레인 제어 회로들(213~215) 또한 각각의 해당하는 데이터 레인 FSM을 포함할 수 있으나, 이에 한정되는 것은 아니며, 제1데이터 레인 FSM(212-1)이 나머지 데이터 레인들(DATA2~DATA4)의 작동 모드를 판단하거나 설정할 수 있다. 이하에서는 편의상, 제1데이터 레인 FSM(212-1)이 데이터 레인들(DATA1~DATA4) 중 적어도 하나의 작동 모드를 판단하거나 설정할 수 있음을 가정한다.
실시 예들에 따라, 제1데이터 레인 FSM(212-1)은 데이터 레인들(DATA1~DATA4)의 상태를 지시하는 제1상태 신호(SS1)를 생성하고, 생성된 제1상태 신호(SS1)를 클록 레인 FSM(211-1)로 전송할 수 있다. 클록 레인 FSM(211-1)은 전송된 제1상태 신호(SS1)에 따라 데이터 레인들(DATA1~DATA4)의 작동 모드를 판단하고, 판단 결과에 따라 클록 레인(CLK)의 작동 모드를 전환(또는 설정)할 수 있다.
이하, 본 명세서에서 설명되는 레인들(CLK 및 DATA1~DATA4)의 작동 모드의 설정 또는 전환은 각 레인(CLK 및 DATA1~DATA4)에 대응하는 레인 FSM의 제어에 따라 수행됨을 가정한다.
제1데이터 레인 제어 회로(212)는 제1데이터 레인(DATA1)의 작동 모드에 따라 작동할 수 있다.
제1데이터 레인(DATA1)이 저전력 모드에서 작동할 때, 제1데이터 레인 제어 회로(212)는 제1데이터 신호들(DS1_P 및 DS1_N)로부터 저전력 내부 클록 신호를 생성하고, 생성된 저전력 내부 클록 신호를 이용하여 제1데이터 신호들(DS1_P 및 DS1_N)을 처리하고, 제1처리된 데이터 신호(DS_OUT1)를 출력할 수 있다. 실시 예들에 따라, 제1데이터 레인 제어 회로(212)는 생성된 저전력 내부 클록 신호에 기초하여, 제1데이터 신호들(DS1_P 및 DS1_N)을 직병렬 변환함으로써 제1처리된 데이터 신호(DS_OUT1)를 생성할 수 있다.
한편, 제1데이터 레인(DATA1)이 고속 모드에서 작동할 때, 제1데이터 레인 제어 회로(212)는 클록 레인 제어 회로(211)로부터 전송된 고속 내부 클록 신호(HICS)를 이용하여 제1데이터 신호들(DS1_P 및 DS1_N)을 처리하고, 제1처리된 데이터 신호(DS_OUT1)를 출력할 수 있다.
위와 같은 방식에 따라, 나머지 데이터 레인 제어 회로들(213~215) 또한 처리된 데이터 신호들(DS_OUT2~DS_OUT4)을 디스플레이 컨트롤러(220)로 출력할 수 있다.
클록 레인 제어 회로(211) 및 데이터 레인 제어 회로들(212~215)은 MIPI 인터페이스(230)의 물리 계층(physical layer (PHY))으로 지칭될 수 있다.
도 4는 본 발명의 실시 예들에 따른 수신 장치의 일반적인 작동을 나타내는 타이밍 도이다. 한편, 도 4에 도시된 도면부호 "LP IN"은 저전력 모드에서의 신호(DS 또는 CS)를 나타내고, 도면부호 "HS IN"은 고속 모드에서의 신호(DS 또는 CS)를 나타낸다. 도 4를 참조하면, 시간(t1)이전에, 클록 레인(CLK)은 저전력 모드(LP)에서 작동할 수 있다. 그 후, 시간(t1)에서 클록 레인(CLK)은 저전력 모드(LP)로부터 고속 모드(HS)로 전환되고, 이후, 데이터 레인(DATA1~DATA4) 또한 고속 모드(HS)로 전환된다. 클록 레인 제어 회로(211)는 시간(t1) 이후 고속 내부 클록 신호(HICS)를 생성 및 출력한다. 그 후, 데이터 레인 제어 회로(212~215)는 고속 내부 클록 신호(HICS)를 이용하여 고속 모드(HS)에서 입력되는 데이터 신호(DS)를 처리할 수 있다. 그 후, 정상적으로, 클록 레인(CLK)은 시간(t2)에서 고속 모드(HS)로부터 저전력 모드(LP)로 전환되고, 그 후, 데이터 레인(CLK) 또한 저전력 모드(LP)로 전환된다.
도 5는 노이즈 발생 시의 상황을 설명하기 위한 타이밍 도이다. 도 1 내지 도 5를 참조하면, 도 4와 마찬가지로, 클록 레인(CLK)은 시간(t1)에서 저전력 모드(LP)로부터 고속 모드(HS)로 전환된다. 다만, 도 4와 달리, 시간(tE)에서 데이터 레인(DATA1~DATA4)의 작동 모드가 저전력 모드(LP)일 때, 외부 노이즈(EN)가 발생하고, 외부 노이즈(EN)에 의해 클록 레인(CLK)은 고속 모드(HS)로부터 저전력 모드(LP)로 전환된다(클록 장애 (clock failure or clock malfunction)). 이러한 클록 장애는 송신 장치(110)에 의해 구동된 시퀀스에 의한 것이 아니라, 외부 노이즈(EN)에 의해 우발적으로(accidently) 발생한 것이다. 구체적으로, 앞에서 설명한 바와 같이, 고속 모드(HS)에서 전송되는 데이터의 전압 레벨은 저전력 모드(LP)에서 전송되는 데이터의 전압 레벨보다 낮다. 외부 노이즈(EN)가 발생하면, 외부 노이즈(EN)에 의해 레인들을 통해 전송되는 전압 레벨이 상승하게 되고, 이에 따라 각 레인의 작동 모드는 외부 노이즈(EN)에 의해 상승된 전압 레벨에 따라 고속 모드(HS)에서 저전력 모드(LP)로 전환(또는 붕괴)된다.
일반적으로, 호스트(100) 또는 송신 장치(110)는 처리가 필요한 데이터(예컨대, 이미지 데이터 등)를 전송할 때, 고속 모드(HS)에서 레인들을 통해 상기 데이터를 전송하고, 데이터의 전송이 끝나기 전에는 작동 모드에 대한 전환(또는 설정)을 수행하지 않는다. 따라서, 외부 노이즈(EN)에 의해 레인들을 통해 전송되는 데이터의 전압 레벨이 우발적으로 변화함에 따라 각 레인의 작동 모드가 저전력 모드(LP)로 전환되는 경우, 다음 번 처리가 필요한 데이터의 전송이 시작하기 전 까지는 레인들의 작동 모드는 저전력 모드(LP)로 유지되고, 그 결과 외부 노이즈(EN)가 발생한 시점 이후의 처리가 필요한 데이터들은 모두 처리되지 않아 큰 데이터 손실이 발생할 수 있다.
즉, 시간(tE)에서 클록 레인(CLK)이 저전력 모드(LP)로 전환됨에 따라, 클록 레인 제어 회로(211)는 시간(tE) 이후 고속 내부 클록 신호(HICS)를 더 이상 생성하지 않고, 그 결과, 시간(tE)이후의 고속 모드(HS)에서 입력되는 데이터 신호(DS)는 처리될 수 없다. 이 경우, 클록 레인(CLK)이 고속 모드(HS)로 다시 전환되어 고속 내부 클록 신호(HICS)가 생성되기 전까지 고속 모드(HS)에서 입력되는 데이터 신호(DS)는 데이터 레인 제어 회로(212~215)에 의해 처리될 수 없으므로 데이터 손실이 발생할 수 있다. 예컨대, 시간(tE) 이후에 전송되는 데이터 신호(DS)는 수신 장치(210)에 의해 처리될 수 없다.
도 6은 본 발명의 실시 예들에 따른 수신 장치의 노이즈 발생 시 작동을 나타내는 타이밍 도이다. 도 1 내지 도 6을 참조하면, 도 5와 마찬가지로 시간(tE)에 외부 노이즈(EN)가 발생하고, 그 결과, 클록 레인(CLK)의 작동 모드는 고속 모드(HS)로부터 저전력 모드(LP)로 전환된다. 그러나, 본 발명의 실시 예들에 따른 수신 장치는 이러한 외부 노이즈(EN)에 의한 클록 장애를 복원할 수 있다. 이하 상세히 설명한다.
클록 레인 제어 회로(211)는 데이터 레인 제어 회로(212~215)로부터 출력된 상태 신호(예컨대, 제1상태 신호(SS1))에 기초하여, 데이터 레인(DATA1~DATA4)의 작동 모드가 고속 모드(HS)인지를 판단할 수 있다. 예컨대, 클록 레인 제어 회로(211)는 데이터 레인(DATA1~DATA4)의 작동 모드가 저전력 모드(LP)로부터 고속 모드(HS)로 전환되었는지를 판단할 수 있다.
클록 레인 제어 회로(211)는 데이터 레인(DATA1~DATA4)의 작동 모드가 고속 모드(HS)일 때, 클록 레인(CLK)의 작동 모드를 고속 모드(HS)로 유지할 수 있다. 실시 예들에 따라, 클록 레인 제어 회로(211)는 데이터 레인(DATA1~DATA4)의 작동 모드가 고속 모드(HS)임이 감지되거나 또는 저전력 모드(LP)로부터 고속 모드(HS)로 전환될 때, 클록 레인(CLK)의 작동 모드를 고속 모드(HS)로 유지할 수 있다.
한편, 불필요한 동작의 방지를 위해, 데이터 레인(DATA1~DATA4)의 작동 모드가 고속 모드(HS)일 때, 클록 레인 제어 회로(211)는 클록 레인(CLK)의 작동 모드가 고속 모드(HS)이면 기존 고속 모드(HS)를 유지할 수 있고, 클록 레인(CLK)의 작동 모드가 저전력 모드(LP)이면 고속 모드(HS)로 전환시킬 수 있다.
예컨대, 클록 레인 제어 회로(211)는 데이터 레인(DATA1~DATA4)의 작동 모드가 고속 모드(HS)일 때, 클록 레인(CLK)의 작동 모드를 고속 모드(HS)로 설정하고, 고속 내부 클록 신호(HICS)를 생성할 수 있다.
본 발명의 실시 예들에 따른 수신 장치는 외부 노이즈(EN)에 의해 발생한 클록 장애를 빠르게 복원할 수 있는 효과가 있다. 본 발명의 실시 예들에 따른 수신 장치(210)는 데이터 레인(DATA)의 작동 상태가 저전력 모드(LP)로부터 고속 모드(HS)로 전환될 때, 클록 레인(CLK)의 작동 상태를 고속 모드(HS)로 강제로 유지시킬 수 있다.
실시 예들에 따라, 클록 레인 제어 회로(211)는 데이터 레인(DATA1~DATA4)의 작동 모드가 고속 모드(HS)일 때, 송신 장치(110)에 의해 구동된 고속 모드(HS)를 진입하기 위한 시퀀스 없이, 클록 레인(CLK)의 작동 모드를 고속 모드(HS)로 설정할 수 있다.
앞에서 설명한 바와 같이, 일반적인 상황의 경우 클록 레인(CLK)의 작동 모드를 저전력 모드(LP)로부터 고속 모드(HS)로 설정하기 위해서는 고속 모드 진입 시퀀스가 필요하며, 클록 레인(CLK)은 정지 상태(예컨대, LP-11)로부터 고속 모드 요청 상태(예컨대, LP-01)와 고속 모드 준비 상태(예컨대, LP-00)를 지난 후 고속 모드(HS)로 전환될 수 있다. 그러나, 본 발명의 실시 예들에 따르면, 클록 장애를 극복하기 위해, 클록 레인 제어 회로(211)는 데이터 레인(DATA1~DATA4)의 작동 모드가 고속 모드(HS)일 때, 상기 고속 모드 진입 시퀀스가 없더라도 클록 레인(CLK)의 작동 모드를 고속 모드(HS)로 설정할 수 있고, 그 결과, 클록 레인(CLK)의 작동 모드(또는 상태)는 고속 모드 요청 상태(예컨대, LP-01)와 고속 모드 준비 상태(예컨대, LP-00)를 지나지 않고, 곧바로 고속 모드(HS)로 전환될 수 있다. 클록 레인(CLK)의 작동 모드가 고속 모드(HS)이므로, 클록 레인 제어 회로(211)는 고속 내부 클록 신호(HICS)를 다시 생성할 수 있고(클록 복원; RCV), 데이터 레인 제어 회로(212~215)는 복원된 고속 내부 클록 신호(HICS)를 이용하여 데이터 신호(DS)를 처리할 수 있다.
실시 예들에 따라, 클록 레인 제어 회로(211)는 데이터 레인(DATA1~DATA4)의 작동 모드가 고속 모드(HS)일 때 생성되는 인터럽트 신호(INT)에 응답하여 클록 레인(CLK)의 작동 모드를 고속 모드(HS)로 설정할 수 있다. 인터럽트 신호(INT)는 데이터 레인 제어 회로(212~215)에 의해 생성된 상태 신호(예컨대, 제1상태 신호(SS1))일 수 있다. 또는, 인터럽트 신호(INT)는 상기 상태 신호에 응답하여 클록 레인 제어 회로(211)에 의해 생성된 신호일 수 있다.
클록 레인 제어 회로(211)는 인터럽트 신호(INT)를 감지하고, 인터럽트 신호(INT)가 감지되었을 때, 자동으로 클록 레인(CLK)의 작동 모드를 고속 모드(HS)로 설정할 수 있다. 예컨대, 클록 레인 제어 회로(211)는 데이터 레인(DATA1~DATA4)이 고속 모드에 따라 작동하는 동안 생성된 인터럽트 신호(INT)에 따라 클록 레인(CLK)의 작동 모드를 고속 모드(HS)로 설정할 수 있다.
도 6의 경우, 노이즈(EN)가 발생한 시간(tE) 이후, 데이터 레인(DATA)의 작동 상태가 시간(t3)에서 저전력 모드(LP)에서 고속 모드(HS)로 전환되고, 이 때, 클록 레인 제어 회로(211)는 데이터 레인(DATA)의 작동 상태가 저전력 모드(LP)에서 고속 모드(HS)로 전환되었음을 판단할 수 있다. 시간(t3)에서, 데이터 레인(DATA)의 작동 상태가 저전력 모드(LP)에서 고속 모드(HS)로 전환되었을 때 인터럽트 신호(INT)가 생성된다. 시간(t3) 이후, 인터럽트 신호(INT)에 응답하여 클록 레인 제어 회로(211)는 클록 레인(CLK)의 작동 모드를 고속 모드(HS)로 설정할 수 있고, 고속 내부 클록 신호(HICS)를 생성할 수 있다. 한편, 도 6에는 클록 레인(CLK)의 작동 모드가 고속 모드(HS)로 전환되는 시간(tR)이 인터럽트 신호(INT)가 생성되는 시간(t3) 이후인 것으로 도시되어 있으나, 실시 예들에 따라, 시간(tR)은 시간(t3)과 동일하거나 그 이후일 수 있다(tR≥t3). 즉, 클록 레인 제어 회로(211)는 인터럽트 신호(INT)가 인에이블될 때(즉, 시간(t3~tR)), 클록 레인(CLK)의 작동 모드를 고속 모드(HS)로 전환할 수 있다.
따라서, 비록 시간(tE)에 외부 노이즈(EN)에 의해 클록 레인(CLK)의 작동 모드가 저전력 모드(LP)로 전환되었으나(시간(tE)), 이후 클록 레인 제어 회로(211)에 의해 클록 레인(CLK)의 작동 모드가 고속 모드(HS)로 복원되었으므로(시간(tR) 이후), 데이터 레인 제어 회로(212~215)는 시간(tR) 이후에 전송되는 데이터 신호(DS)를 고속 내부 클록 신호(HICS)를 이용하여 처리할 수 있고, 그 결과 데이터 손실이 감소하는 효과가 있다.
실시 예들에 따라, 클록 레인 제어 회로(211)는 레인들(CLK 및 DATA1~DATA4) 중 적어도 하나 상에서 발생하는 외부 노이즈를 측정하는 노이즈 감지 회로를 더 포함할 수 있다. 예컨대, 클록 레인 제어 회로(211)는 노이즈 감지 회로에 의해 노이즈가 감지될 때, 데이터 레인(DATA)의 작동 상태가 저전력 모드(LP)에서 고속 모드(HS)로 전환되는지 판단하고, 클록 레인(CLK)의 작동 모드를 고속 모드(HS)로 설정할 수 있고, 고속 내부 클록 신호(HICS)를 생성할 수 있다.
도 7은 노이즈 발생 시의 상황을 설명하기 위한 타이밍 도이다. 도 1 내지 도 7을 참조하면, 도 5와 달리, 노이즈(EN)는 데이터 레인(DATA1~DATA4)의 작동 모드가 고속 모드(HS)일 때 발생되는 경우가 도시되어 있다. 이를 제외하고 나머지는 도 5와 동일하다. 즉, 발생된 노이즈(EN)에 의해 시간(tE)에서 클록 레인(CLK)이 저전력 모드(LP)로 전환됨에 따라, 클록 레인 제어 회로(211)는 시간(tE) 이후 고속 내부 클록 신호(HICS)를 더 이상 생성하지 않고, 그 결과, 시간(tE)이후의 고속 모드(HS)에서 입력되는 데이터 신호(DS)는 처리될 수 없다. 이 경우, 시간(tE) 이후에 고속 모드 하에서 전송되는 데이터 신호(DS)는 수신 장치(210)에 의해 처리될 수 없고, 이에 따라 데이터 손실이 발생한다.
도 8은 본 발명의 실시 예들에 따른 수신 장치의 노이즈 발생 시 작동을 나타내는 타이밍 도이다. 도 1 내지 도 8을 참조하면, 본 발명의 실시 예들에 따른 수신 장치는 외부 노이즈(EN)에 의해 발생한 클록 장애를 빠르게 복원할 수 있는 효과가 있다.
도 7과 마찬가지로 시간(tE)에 외부 노이즈(EN)가 발생하고, 그 결과, 클록 레인(CLK)의 작동 모드는 고속 모드(HS)로부터 저전력 모드(LP)로 전환된다. 그러나, 본 발명의 실시 예들에 따른 수신 장치는 이러한 외부 노이즈(EN)에 의한 클록 장애를 복원할 수 있다.
한편, 노이즈(EN) 발생 시점이 데이터 레인(DATA1~DATA4)의 작동 모드가 고속 모드(HS)라는 점을 제외하면, 도 8에 도시된 수신 장치(210) 또는 클록 레인 제어 회로(211)의 작동(예컨대, 클록 복원 작동)은 도 6에 도시된 수신 장치의 작동과 실질적으로 동일하다.
앞에서 설명한 바와 같이, 클록 레인 제어 회로(211)는 데이터 레인(DATA1~DATA4)의 작동 모드가 고속 모드(HS)일 때, 클록 레인(CLK)의 작동 모드를 고속 모드(HS)로 유지할 수 있다. 실시 예들에 따라, 클록 레인 제어 회로(211)는 데이터 레인(DATA1~DATA4)의 작동 모드가 고속 모드(HS)임이 감지되거나 또는 저전력 모드(LP)로부터 고속 모드(HS)로 전환될 때, 클록 레인(CLK)의 작동 모드를 고속 모드(HS)로 유지할 수 있다.
예컨대, 클록 레인 제어 회로(211)는 데이터 레인(DATA1~DATA4)의 작동 모드가 저전력 모드(LP)로부터 고속 모드(HS)로 전환되었을 때, 클록 레인(CLK)의 작동 모드를 고속 모드(HS)로 설정하고, 고속 내부 클록 신호(HICS)를 생성할 수 있다.
도 6에서 설명한 바와 같이, 데이터 레인(DATA)의 작동 상태가 시간(t3)에서 저전력 모드(LP)에서 고속 모드(HS)로 전환되고, 이 때, 클록 레인 제어 회로(211)는 데이터 레인(DATA)의 작동 상태가 저전력 모드(LP)에서 고속 모드(HS)로 전환되었음을 판단할 수 있다. 시간(t3)에서, 데이터 레인(DATA)의 작동 상태가 저전력 모드(LP)에서 고속 모드(HS)로 전환되었을 때 인터럽트 신호(INT)가 생성된다. 시간(t3) 이후, 인터럽트 신호(INT)에 응답하여 클록 레인 제어 회로(211)는 클록 레인(CLK)의 작동 모드를 고속 모드(HS)로 설정할 수 있고, 고속 내부 클록 신호(HICS)를 생성할 수 있다.
따라서, 비록 시간(tE)에 외부 노이즈(EN)에 의해 클록 레인(CLK)의 작동 모드가 저전력 모드(LP)로 전환되었으나(시간(tE)), 이후 클록 레인 제어 회로(211)에 의해 클록 레인(CLK)의 작동 모드가 고속 모드(HS)로 복원되었으므로(시간(tR) 이후), 데이터 레인 제어 회로(212~215)는 시간(tE) 이후 전송되는 데이터 신호(DS)를 고속 내부 클록 신호(HICS)를 이용하여 처리할 수 있고, 그 결과 데이터 손실이 감소하는 효과가 있다.
도 9는 본 발명의 실시 예들에 따른 수신 장치의 작동을 나타내는 플로우 차트이다. 도 1 내지 도 9를 참조하면, 수신 장치(210)는 데이터 레인(DATA1~DATA4)의 작동 모드를 모니터링 할 수 있다(S710).
모니터링의 결과에 따라, 수신 장치(210)는 데이터 레인(DATA1~DATA4)의 작동 모드가 저전력 모드(LP)에서 고속 모드(HS)로 전환되는지를 판단할 수 있다(S720).
데이터 레인(DATA1~DATA4)의 작동 모드가 저전력 모드(LP)에서 고속 모드(HS)로 전환될 때(S720의 Y), 수신 장치(210)는 클록 레인(CLK)의 작동 모드를 고속 모드(HS)로 유지(또는 설정)할 수 있다(S730).
데이터 레인(DATA1~DATA4)의 작동 모드가 저전력 모드(LP)에서 고속 모드(HS)로 전환되지 않을 때(S720의 N), 수신 장치(210)는 지속적으로 데이터 레인(DATA1~DATA4)의 작동 모드를 모니터링 할 수 있다.
도 10은 본 발명의 실시 예들에 따른 전송 시스템의 모드 전환을 나타내는 상태 다이어그램이다. 도 1 내지 도 10을 참조하면, 외부 노이즈가 발생하면, 고속 모드(HS)에서 작동하는 클록 레인(CLK)은 저전력 모드(LP 또는 LP-11)로 전환된다. 이는 의도하지 않은 것이며, 클록 레인(CLK)이 저전력 모드(LP)로 전환되면 고속 모드(HS)에서 전송되는 데이터 레인(DATA) 상의 데이터 신호들은 처리될 수 없고 데이터 손실이 발생하게 된다. 나아가, 클록 레인(CLK)이 다시 고속 모드로 진입하기 위한 고속 모드 진입 시퀀스가 필요하며 상기 고속 모드 진입 시퀀스에 따라 정지 상태(예컨대, LP-11)로부터 고속 모드 요청 상태(예컨대, LP-01)와 고속 모드 준비 상태(예컨대, LP-00)를 지나야만 고속 모드(예컨대, HS-0)로 진입할 수 있다.
그러나, 본 발명의 실시 예들에 따른 수신 장치(210)는 데이터 레인(DATA1~DATA4)의 작동 모드가 저전력 모드(LP)에서 고속 모드(HS)로 전환되면 상기 고속 모드 진입 시퀀스 없이 곧바로 클록 레인(CLK)의 작동 모드를 저전력 모드(LP)로부터 고속 모드(HS)로 설정할 수 있으므로, 데이터 손실이 감소하는 효과가 있다.
한편, 본 명세서에서 설명된 수신 장치(210)의 작동 또는 기능은 컴퓨터의 프로세서에 의해 실행가능한 명령들로 구현될 수 있고, 상기 명령들을 포함하는 컴퓨터 프로그램은 비-일시적인 유형의 저장 매체에 저장될 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 전송 시스템
100: 호스트
200: 드라이버 IC
300: 디스플레이
110: 송신 장치
210: 수신 장치

Claims (20)

  1. 클록 레인과 데이터 레인을 이용하여 송신 장치와 통신하는 수신 장치 ― 상기 클록 레인과 상기 데이터 레인은 각각 저전력 모드 및 고속 모드 중 어느 하나의 모드에 따라 작동함 ― 에 있어서,
    상기 클록 레인을 통해 전송된 클록 신호를 이용하여 상기 클록 레인의 작동 모드를 판단하고, 판단된 상기 클록 레인의 작동 모드에 따라 작동하는 클록 레인 제어 회로; 및
    상기 송신 장치로부터 전송된 데이터 신호에 기초하여 상기 데이터 레인의 작동 모드를 판단하고, 판단된 상기 데이터 레인의 작동 모드에 따라 작동하는 데이터 레인 제어 회로를 포함하고,
    상기 클록 레인 제어 회로는,
    상기 데이터 레인의 작동 모드가 상기 저전력 모드에서 상기 고속 모드로 전환될 때, 상기 클록 레인의 작동 모드를 상기 고속 모드로 유지하거나 설정하는 수신 장치.
  2. 제1항에 있어서,
    상기 데이터 레인 제어 회로는 상기 데이터 레인의 작동 모드를 지시하는 상태 신호를 출력하고,
    상기 클록 레인 제어 회로는 상기 상태 신호에 응답하여 상기 클록 레인의 작동 모드를 상기 고속 모드로 설정하는 수신 장치.
  3. 제2항에 있어서,
    상기 클록 레인 제어 회로는 상기 클록 레인의 작동 모드를 제어하기 위한 클록 레인 유한 상태 머신(finite state machine (FSM))을 포함하고,
    상기 클록 레인 FSM은,
    상기 클록 신호의 레벨이 고속 모드 진입 시퀀스를 지시할 때, 상기 클록 레인의 작동 모드를 상기 저전력 모드로부터 상기 고속 모드로 전환시키고,
    상기 클록 신호의 레벨이 상기 고속 모드 진입 시퀀스를 지시하지 않을 때, 상기 데이터 레인의 작동 모드가 상기 저전력 모드에서 상기 고속 모드로 전환되면 상기 클록 레인의 작동 모드를 상기 고속 모드로 설정하는 수신 장치.
  4. 제3항에 있어서,
    상기 데이터 레인 제어 회로는 상기 데이터 레인의 작동 모드를 제어하기 위한 데이터 레인 FSM을 포함하고,
    상기 데이터 레인 FSM은,
    상기 데이터 신호의 레벨을 모니터링하고, 모니터링 결과에 따라 상기 데이터 레인의 작동 모드를 지시하는 상태 신호를 생성하고,
    생성된 상기 상태 신호를 상기 클록 레인 FSM으로 출력하는 수신 장치.
  5. 제1항에 있어서,
    상기 클록 레인 제어 회로는 상기 고속 모드에 대응하는 고속 내부 클록 신호를 생성하고,
    상기 데이터 레인 제어 회로는 상기 고속 내부 클록 신호에 동기시킴으로써 상기 데이터 신호를 처리하고 처리된 데이터 신호를 생성하는 수신 장치.
  6. 제1항에 있어서, 상기 클록 레인 제어 회로는,
    상기 데이터 레인의 작동 모드가 상기 저전력 모드로부터 상기 고속 모드로 전환됨을 감지하고, 감지의 결과에 따라 인터럽트 신호를 생성하고, 생성된 상기 인터럽트 신호에 응답하여 상기 클록 레인의 작동 모드를 상기 고속 모드로 설정하는 수신 장치.
  7. 제6항에 있어서, 상기 클록 레인 제어 회로는,
    상기 데이터 레인이 상기 고속 모드에 따라 작동하는 동안 상기 인터럽트 신호를 생성하는 수신 장치.
  8. 제1항에 있어서, 상기 클록 레인 제어 회로는,
    상기 클록 레인 상에서 발생하는 외부 노이즈를 검출하는 노이즈 감지 회로를 포함하고,
    상기 노이즈 감지 회로에 의해 상기 외부 노이즈가 검출되었을 때, 상기 데이터 레인의 작동 모드가 상기 저전력 모드에서 상기 고속 모드로 전환되는지를 판단하고,
    상기 데이터 레인의 작동 모드가 상기 저전력 모드에서 상기 고속 모드로 전환될 때, 상기 클록 레인의 작동 모드를 상기 고속 모드로 설정하는 수신 장치.
  9. 클록 레인과 데이터 레인을 이용하여 송신 장치와 통신하는 수신 장치의 작동 방법 ― 상기 클록 레인과 상기 데이터 레인은 각각 저전력 모드 및 고속 모드 중 어느 하나의 모드에 따라 작동함 ― 에 있어서,
    상기 클록 레인을 통해 전송된 클록 신호를 이용하여 상기 클록 레인의 작동 모드를 판단하고, 판단된 상기 클록 레인의 작동 모드에 따라 작동하는 단계;
    상기 송신 장치로부터 전송된 데이터 신호에 기초하여 상기 데이터 레인의 작동 모드를 판단하고, 판단된 상기 데이터 레인의 작동 모드에 따라 작동하는 단계; 및
    상기 데이터 레인의 작동 모드가 상기 저전력 모드에서 상기 고속 모드로 전환될 때, 상기 클록 레인의 작동 모드를 상기 고속 모드로 유지하거나 설정하는 단계를 포함하는,
    수신 장치의 작동 방법.
  10. 제9항에 있어서, 상기 클록 레인의 작동 모드를 상기 고속 모드로 설정하는 단계는,
    상기 데이터 레인의 작동 모드를 지시하는 상태 신호를 생성하는 단계;
    상기 상태 신호에 응답하여 상기 클록 레인의 작동 모드를 상기 고속 모드로 설정하는 단계를 포함하는 수신 장치의 작동 방법.
  11. 제10항에 있어서, 상기 작동 방법은,
    상기 클록 신호의 레벨이 고속 모드 진입 시퀀스를 지시할 때, 상기 클록 레인의 작동 모드를 상기 저전력 모드로부터 상기 고속 모드로 전환시키는 단계; 및
    상기 클록 신호의 레벨이 상기 고속 모드 진입 시퀀스를 지시하지 않을 때, 상기 데이터 레인의 작동 모드가 상기 저전력 모드에서 상기 고속 모드로 전환되면 상기 클록 레인의 작동 모드를 상기 고속 모드로 설정하는 단계를 더 포함하는 수신 장치의 작동 방법.
  12. 제9항에 있어서,
    상기 클록 레인이 상기 고속 모드에서 작동될 때 상기 고속 모드에 대응하는 고속 내부 클록 신호를 생성하는 단계; 및
    상기 고속 내부 클록 신호에 동기시킴으로써 상기 데이터 신호를 처리하고 처리된 데이터 신호를 생성하는 단계를 더 포함하는 수신 장치의 작동 방법.
  13. 제9항에 있어서, 상기 클록 레인의 작동 모드를 상기 고속 모드로 설정하는 단계는,
    상기 데이터 레인의 작동 모드가 상기 저전력 모드로부터 상기 고속 모드로 전환됨을 감지하는 단계;
    감지의 결과에 따라 인터럽트 신호를 생성하는 단계; 및
    생성된 상기 인터럽트 신호에 응답하여 상기 클록 레인의 작동 모드를 상기 고속 모드로 설정하는 단계를 포함하는,
    수신 장치의 작동 방법.
  14. 제13항에 있어서, 상기 인터럽트 신호를 생성하는 단계는,
    상기 데이터 레인이 상기 고속 모드에 따라 작동하는 동안 상기 인터럽트 신호를 생성하는 단계를 포함하는,
    수신 장치의 작동 방법.
  15. 제9항에 있어서, 상기 클록 레인의 작동 모드를 상기 고속 모드로 설정하는 단계는,
    상기 클록 레인 상에서 발생하는 외부 노이즈를 검출하는 단계;
    상기 외부 노이즈가 검출되었을 때, 상기 데이터 레인의 작동 모드가 상기 저전력 모드에서 상기 고속 모드로 전환되는지를 판단하는 단계; 및
    상기 데이터 레인의 작동 모드가 상기 고속 모드로 전환될 때, 상기 클록 레인의 작동 모드를 상기 고속 모드로 설정하는 단계를 포함하는 수신 장치의 작동 방법.
  16. 송신 장치;
    수신 장치; 및
    상기 송신 장치와 상기 수신 장치 사이에 연결된 클록 레인 및 데이터 레인을 포함하고,
    상기 클록 레인과 상기 데이터 레인은 각각 저전력 모드 및 고속 모드 중 어느 하나의 모드에 따라 작동하고,
    상기 수신 장치는,
    상기 클록 레인을 통해 전송된 클록 신호를 이용하여 상기 클록 레인의 작동 모드를 판단하고, 판단된 상기 클록 레인의 작동 모드에 따라 작동하는 클록 레인 제어 회로; 및
    상기 송신 장치로부터 전송된 데이터 신호에 기초하여 상기 데이터 레인의 작동 모드를 판단하고, 판단된 상기 데이터 레인의 작동 모드에 따라 작동하는 데이터 레인 제어 회로를 포함하고,
    상기 클록 레인 제어 회로는,
    상기 데이터 레인의 작동 모드가 상기 저전력 모드에서 상기 고속 모드로 전환될 때, 상기 클록 레인의 작동 모드를 상기 고속 모드로 유지하거나 설정하는 전송 시스템.
  17. 제16항에 있어서,
    상기 데이터 레인 제어 회로는 상기 데이터 레인의 작동 모드를 지시하는 상태 신호를 출력하고,
    상기 클록 레인 제어 회로는 상기 상태 신호에 기초하여 상기 데이터 레인의 작동 모드가 상기 저전력 모드에서 상기 고속 모드로 전환됨을 판단하고, 판단의 결과에 따라 상기 클록 레인의 작동 모드를 상기 고속 모드로 설정하는 전송 시스템.
  18. 제17항에 있어서,
    상기 클록 레인 제어 회로는 상기 클록 레인의 작동 모드를 제어하기 위한 클록 레인 유한 상태 머신(finite state machine (FSM))을 포함하고,
    상기 데이터 레인 제어 회로는 상기 데이터 레인의 작동 모드를 제어하기 위한 데이터 레인 FSM을 포함하고,
    상기 데이터 레인 FSM은,
    상기 데이터 신호의 레벨을 모니터링하고, 모니터링 결과에 따라 상기 데이터 레인의 작동 모드를 지시하는 상태 신호를 생성하고, 생성된 상기 상태 신호를 상기 클록 레인 FSM으로 출력하고,
    상기 클록 레인 FSM은,
    상기 상태 신호에 응답하여 상기 클록 레인의 작동 모드를 상기 고속 모드로 설정하는 전송 시스템.
  19. 제16항에 있어서, 상기 클록 레인 제어 회로는,
    상기 데이터 레인의 작동 모드가 상기 저전력 모드로부터 상기 고속 모드로 전환됨을 감지하고, 감지의 결과에 따라 인터럽트 신호를 생성하고, 생성된 상기 인터럽트 신호에 응답하여 상기 클록 레인의 작동 모드를 상기 고속 모드로 설정하는 전송 시스템.
  20. 제17항에 있어서, 상기 클록 레인 제어 회로는,
    상기 클록 레인 상에서 발생하는 외부 노이즈를 검출하는 노이즈 감지 회로를 포함하고,
    상기 노이즈 감지 회로에 의해 상기 외부 노이즈가 검출되었을 때, 상기 데이터 레인의 작동 모드가 상기 저전력 모드에서 상기 고속 모드로 전환되는지를 판단하고,
    상기 데이터 레인의 작동 모드가 상기 저전력 모드에서 상기 고속 모드로 전환될 때, 상기 클록 레인의 작동 모드를 상기 고속 모드로 설정하는 전송 시스템.
KR1020180140999A 2018-11-15 2018-11-15 클록 장애를 복원하는 수신 장치 및 이를 포함하는 전송 시스템 KR102495030B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180140999A KR102495030B1 (ko) 2018-11-15 2018-11-15 클록 장애를 복원하는 수신 장치 및 이를 포함하는 전송 시스템
US16/654,271 US11112818B2 (en) 2018-11-15 2019-10-16 Reception apparatus with clock failure recovery and transmission system including the same
CN201911099932.5A CN111193583A (zh) 2018-11-15 2019-11-12 具有时钟故障恢复的接收装置和包括接收装置的传输系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180140999A KR102495030B1 (ko) 2018-11-15 2018-11-15 클록 장애를 복원하는 수신 장치 및 이를 포함하는 전송 시스템

Publications (2)

Publication Number Publication Date
KR20200057158A KR20200057158A (ko) 2020-05-26
KR102495030B1 true KR102495030B1 (ko) 2023-02-06

Family

ID=70709133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180140999A KR102495030B1 (ko) 2018-11-15 2018-11-15 클록 장애를 복원하는 수신 장치 및 이를 포함하는 전송 시스템

Country Status (3)

Country Link
US (1) US11112818B2 (ko)
KR (1) KR102495030B1 (ko)
CN (1) CN111193583A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114201440A (zh) * 2021-12-14 2022-03-18 上海微阱电子科技有限公司 时钟检测方法、电路、串口通信系统、介质和设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262547A1 (en) * 2014-03-14 2015-09-17 Synaptics Display Devices Kk Receiver circuit and operating method of the same
JP2017195500A (ja) * 2016-04-20 2017-10-26 ソニー株式会社 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2069882B1 (en) * 2006-05-17 2012-05-02 ATI Technologies Inc. Fast transition from low-speed mode to high-speed mode in high-speed interfaces
KR102009885B1 (ko) 2012-10-30 2019-08-12 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
US9563260B2 (en) * 2013-03-15 2017-02-07 Intel Corporation Systems, apparatuses, and methods for synchronizing port entry into a low power state
JP6127759B2 (ja) * 2013-06-14 2017-05-17 富士通株式会社 伝送回路および出力回路
KR20150066659A (ko) 2013-12-06 2015-06-17 삼성디스플레이 주식회사 인터페이스 및 이에 연결된 디스플레이
KR20160008698A (ko) * 2014-07-14 2016-01-25 삼성전자주식회사 하이브리드 클럭 데이터 복구 회로, 및 이를 포함하는 시스템
EP3254203B1 (en) * 2015-02-06 2019-08-28 Qualcomm Incorporated Receive clock calibration for a serial bus
US9735950B1 (en) * 2016-10-18 2017-08-15 Omnivision Technologies, Inc. Burst mode clock data recovery circuit for MIPI C-PHY receivers
CN108628793B (zh) * 2017-03-20 2021-04-02 华大半导体有限公司 Spi通信电路及方法
CN108073539A (zh) * 2017-12-27 2018-05-25 上海集成电路研发中心有限公司 一种mipi接口的d-phy电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150262547A1 (en) * 2014-03-14 2015-09-17 Synaptics Display Devices Kk Receiver circuit and operating method of the same
JP2017195500A (ja) * 2016-04-20 2017-10-26 ソニー株式会社 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法

Also Published As

Publication number Publication date
CN111193583A (zh) 2020-05-22
KR20200057158A (ko) 2020-05-26
US11112818B2 (en) 2021-09-07
US20200159280A1 (en) 2020-05-21

Similar Documents

Publication Publication Date Title
KR102035986B1 (ko) 타이밍 컨트롤러와 상기 타이밍 컨트롤러를 포함하는 디스플레이 시스템
EP2867780B1 (en) Device disconnect detection
US9239810B2 (en) Low power universal serial bus
US8683097B2 (en) Device connect detection
US20150253842A1 (en) Semiconductor device, and power control method for usbotg
WO2014099533A1 (en) Reduction of idle power in a communication port
KR100687923B1 (ko) 마스터디바이스, 그 제어방법과 마스터디바이스를 갖는전자장치
CN108920401B (zh) 多主多从的i2c通信方法、系统及节点设备
KR102495030B1 (ko) 클록 장애를 복원하는 수신 장치 및 이를 포함하는 전송 시스템
US9529386B2 (en) Information processing apparatus, docking station, and external display control method
JP2015222505A (ja) 電子機器
KR102428450B1 (ko) 호스트 컨트롤러, 보안 요소 및 직렬 주변기기 인터페이스 통신 시스템
TWI702807B (zh) 通訊裝置、資訊處理裝置、及通訊方法
US20200285602A1 (en) eUSB2 to USB 2.0 Data Transmission with Surplus Sync Bits
CN114691576A (zh) 具有不同i/o信号的装置之间的基于帧的低功率接口
KR20050098605A (ko) Ｕｓｂ 인식 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant