KR20150066659A - 인터페이스 및 이에 연결된 디스플레이 - Google Patents

Abstract

인터페이스는 데이터 및 클록 신호를 데이터 레인 및 클록 레인을 통해 전송하는 송신단, 및 상기 데이터 및 상기 클록 신호를 수신하는 수신단을 포함한다. 상기 송신단은 상기 클록 신호에 HSDT 입력 시퀀스를 삽입한다.

Description

인터페이스 및 이에 연결된 디스플레이{INTERFACE AND DISPLAY CONNECTED TO THE SAME}

실시 예들은 인터페이스 및 인터페이스를 통해 셋트와 연결된 디스플레이에 관한 것이다.

디스플레이와 메인 처리 장치(CPU) 사이의 고속 대용량 데이터 전송을 저전력으로 처리하기 위한 기법으로 MIPI(Moblie Industry Processor Interface) 규약이 제안된 바 있다

디스플레이 구동시 ESD(Electrostatic Discharge) 노이즈(noise) 가 MIPI 클록(clock)에 인가되면 화면이 정지하거나 이미지(image)가 깨지는 문제점이 발생한다.

HS Mode로 동작 시 MIPI 레인(lane)상에 ESD가 인가될 경우 디스플레이 구동 IC가 LP mode로 전환된 것으로 인식한다. 그런데 셋트(set) 에서는 HS Mode로 동작하므로 디스플레이 구동 IC와 통신이 되지 않으므로, 화면이 정지하거나 이미지가 깨지는 문제가 발생한다.

ESD에 의해 발생하는 노이즈에 의한 데이터 전송 에러 및 화질 저하 문제를 개선하고자 한다.

실시 예 따른 인터페이스는 데이터 및 클록 신호를 데이터 레인 및 클록 레인을 통해 전송하는 송신단, 및 상기 데이터 및 상기 클록 신호를 수신하는 수신단을 포함한다. 상기 송신단은 상기 클록 신호에 주기적으로 HSDT 입력 시퀀스를 삽입한다.

상기 송신단은, 상기 클록 신호의 포치 구간에 상기 HSDT 입력 시퀀스를 삽입할 수 있다.

상기 클록 신호는 제1 클록 신호 및 제2 클록 신호를 포함하고, 상기 HSDT 입력 시퀀스는, 상기 제1 클록 신호의 레벨과 상기 제2 클록 신호의 레벨의 조합으로 구분되는 구간들을 포함한다.

상기 HSDT 입력 시퀀스는, 상기 제1 클록 신호의 제1 레벨과 상기 제2 클록 신호의 상기 제1 레벨, 상기 제1 클록 신호의 제2 레벨과 상기 제2 클록 신호의 상기 제1 레벨, 및 상기 제1 클록 신호의 상기 제2 레벨과 상기 제2 클록 신호의 상기 제2 레벨의 조합으로 구분되는 세 구간을 포함한다.

다른 실시 예에 따른 인터페이스는 데이터 및 클록 신호를 데이터 레인 및 클록 레인을 통해 전송하는 송신단, 및 상기 데이터 및 상기 클록 신호를 수신하는 수신단을 포함한다. 상기 수신단은 감지된 상태 에러에 대응하는 에러 신호를 상기 송신단으로 전송하고, 상기 송신단은 상기 에러 신호에 감지될 때 상기 클록 신호에 HSDT 입력 시퀀스를 삽입한다.

또 다른 실시 예에 따른 인터페이스는 고속 모드 및 저전력 모드 중 어느 하나를 나타내는 락 레지스터를 설정하고, 데이터 및 클록 신호와 함께 상기 락 레지스터의 값을 데이터 레인 및 클록 레인을 통해 전송하는 송신단, 및 상기 데이터 및 상기 클록 신호를 수신하고, 상기 락 레지스터 값에 따라 송신 모드를 인식하여 수신된 데이터의 유효성을 결정하는 수신단을 포함한다.

상기 저전력 모드에서 상기 고속 모드로 전환 시, 상기 송신단은 고속 데이터 전송을 시작하고, 상기 락 레지스터 값을 상기 고속 모드를 나타내는 값으로 설정하고, 상기 설정된 락 레지스터 값에 대응하는 신호를 상기 수신단으로 전송한다.

상기 수신단은, 상기 설정된 락 레지스터 값에 대응하는 신호에 따라 상기 고속 모드로 인식하고, 상기 고속 데이터 전송으로 수신된 데이터를 유효한 데이터라고 판단한다.

상기 고속 모드에서 상기 저전력 모드로 전환 시, 상기 송신단은 상기 락 레지스터 값을 상기 저전력 모드를 나타내는 값으로 설정하고, 상기 설정된 락 레지스터 값에 대응하는 신호를 상기 수신단으로 전송한다.

상기 수신단은, 상기 설정된 락 레지스터 값에 대응하는 신호에 따라 상기 저전력 모드로 인식하고, 상기 저전력 데이터 전송으로 수신된 데이터를 유효한 데이터라고 판단한다.

실시 예들 중 어느 하나에 따른 인터페이스를 통해 셋트로부터 데이터와 클록 신호를 수신하는 디스플레이는 상기 데이터 및 상기 클록 신호로부터 영상 데이터 신호 및 데이터 구동 제어 신호를 생성하는 신호 제어부, 및 상기 영상 데이터 신호 및 상기 데이터 구동 제어 신호에 따라 복수의 데이터 전압을 생성하는 데이터 구동 회로를 포함한다. 상기 클록 신호에는 HSDT 입력 시퀀스가 삽입되어 있다.

상기 클록 신호에는 상기 HSDT 입력 시퀀스가 주기적으로 삽입될 수 있다.

상기 신호 제어부는, 상기 감지된 상태 에러에 대응하는 에러 신호를 상기 인터페이스의 송신단으로 전송하는 수신단을 포함하고, 상기 HSDT 입력 시퀀스는 상기 에러 신호 전송 후 상기 클록 신호에 삽입될 수 있다.

ESD에 의해 발생하는 노이즈에 의한 데이터 전송 에러를 차단할 수 있는 인터페이스 및 화질 저하를 방지할 수 있는 디스플레이가 실시 예들을 통해 제공된다.

도 1은 실시 예에 따른 인터페이스를 나타낸 도면이다.
도 2는 실시 예에 따른 HSDT 시퀀스 삽입의 일 예를 나타낸 파형도이다.
도 3은 다른 실시 예에 따른 인터페이스를 나타낸 도면이다.
도 4는 상태 에러를 나타내는 표이다.
도 5는 또 다른 실시 예에 따른 인터페이스를 나타낸 도면이다.
도 6은 실시 예들에 따른 인터페이스를 통해 연결된 셋트와 디스플레이를 나타낸 도면이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

이하, 실시 예에 따른 인터페이스 및 이를 포함하는 표시 장치에 대해서 설명한다.

도 1은 실시 예에 따른 인터페이스를 나타낸 도면이다.

인터페이스(10)는 송신단(100)과 수신단(200)을 포함한다.

송신단(100)은 데이터(DATA) 및 클록 신호(DCLK)를 수신단으로 전송하는데, 주기적으로 클록 신호(DCLK)에 HSDT 입력 시퀀스((High Speed Data Transmission entering sequence)를 삽입하여 전송한다. 수신단(200)은 데이터(DATA) 및 클록 신호(DCLK)를 복조하여 정보를 생성한다.

송신단(100)은 데이터 레인(101)을 통해 데이터(DATA)를 수신단(200)으로 전송하고, 데이터 레인(101)은 적어도 한 쌍의 차동 레인을 포함한다. 데이터(DATA)는 적어도 한 쌍의 차동 신호를 포함하고, 한 쌍의 차동 신호 간의 차가 정보를 나타낸다.

데이터(DATA)가 디스플레이용 영상 정보를 포함하는 경우, 수신단(200)은 디스플레이의 일 구성일 수 있다. 수신단(200)은 데이터(DATA)를 복조하여 영상 정보를 생성할 수 있다.

송신단(100)은 클록 레인(102)을 통해 클록 신호(DCLK)를 수신단(200)으로 전송하고, 클록 레인(102)은 두 개의 차동 레인일 수 있다. 클록 신호(DCLK)는 두 개의 차동 신호를 포함하고, 두 개의 차동 신호 간의 차가 정보를 나타낸다.

수신단(200)이 디스플레이의 일 구성인 경우, 클록 신호(DCLK)가 나타내는 정보는 타이밍 정보를 포함할 수 있다. 수신단(200)은 클록 신호(DCLK)를 복조하여 영상 정보를 표시하기 위한 수직 동기 신호 및 수평 동기 신호등을 포함하는 타이밍 신호를 생성한다.

예를 들어, 송신단(100)은 클록 신호(DCLK)의 포치(porch) 구간에 HSDT 입력 시퀀스를 삽입할 수 있다.

도 2는 실시 예에 따른 HSDT 시퀀스 삽입의 일 예를 나타낸 파형도이다.

도 2에 도시된 클록 신호(DCLK)는 두 개의 차동 클록 신호(CLK+, CLK-)를 포함한다. 클록 신호(DCLK)는 고속(High Speed, HS) 모드로 전송되는데, 주기적으로 포치 구간에 HSDT 입력 시퀀스를 포함한다. 클록 신호(DCLK)의 포치 구간(P1)에서는 클록 신호(DCLK)가 저전력(Low Power, LP) 모드로 전송된다.

HSDT 입력 시퀀스는 클록 신호(CLK+) 및 클록 신호(CLK-)가 모두 하이 레벨인 LP-11 구간, 클록 신호(CLK+)는 로우 레벨이고 클록 신호(CLK-)가 하이 레벨인 LP-01 구간, 및 클록 신호(CLK+) 및 클록 신호(CLK-)가 모두 로우 레벨인 LP-00 구간을 포함한다.

포치 구간(P1)의 전후에서는 클록 신호(DCLK)가 HS 모드로 전송된다. 예를 들어, 포치 구간(P1) 이전에는 HS 모드에 따른 HS-01 구간이 위치하고, 포치 구간(P1) 다음에는 HS 모드에 따른 HS-01 구간이 위치한다. LP 모드에서의 클록 신호(CLK+, CLK-)의 스윙 폭 및 주파수와 HS 모드에서의 클록 신호(CLK+, CLK-)의 스윙 폭 및 주파수가 상이하여, 두 모드 간에 구분이 용이하다.

수신단(200)은 LP 모드의 구간 LP-11, LP01, LP-00을 수신하면, HS 모드를 지시하는 정보로 인식하여 HS 모드를 기동하거나 유지한다.

그러면, ESD에 의한 외부 노이즈에 의해 HS 모드가 LP 모드로 변환되더라도 다시 HS 모드로 변경된다. 클록 신호(DCLK)는 포워드 포치(forward porch) 및 백 포치(back porch)를 포함할 수 있고, HSDT 입력 시퀀스는 두 포치 중 적어도 하나의 기간에 삽입된다.

이하, 다른 실시 예에 따른 인터페이스를 설명한다.

다른 실시 예에서는 주기적으로 HSDT 입력 시퀀스 삽입하는 것 대신, 인터페이스의 상태 에러(Status Error)가 감지 될 때, HSDT 입력 시퀀스를 삽입한다.

도 3은 다른 실시 예에 따른 인터페이스를 나타낸 도면이다.

도 1에 도시된 실시 예와 중복되는 내용의 설명은 생략한다.

도 3에 도시된 바와 같이, 인터페이스(20)는 송신단(110) 및 수신단(210)을 포함한다.

송신단(110)은 데이터 레인(101)을 통해 상태 보고 권한을 주는 신호(BTA)를 수신단(210)으로 전송한다.

수신단(210)은 신호(BTA)가 수신되면, 감지된 상태 에러에 대응하는 에러 신호(ERS)를 데이터 레인(101)을 통해 송신단(110)으로 전송한다.

실시 예에 다른 신호(BTA) 및 에러 신호(ERS)는 데이터(DATA)와 함께 패킷 형태로 송수신될 수 있다.

송신단(110)은 에러 신호(ERS)가 감지될 때, 클록 신호(DCLK)에 HSDT 입력 시퀀스를 삽입한다. 이 때, 에러 신호(ERS)는 ESD에 의한 외부 노이즈에 의해 발생하는 상태 에러를 나타낼 수 있다.

HSDT 입력 시퀀스는 도 2에 도시된 포치 구간(P1)의 클록 신호(CLK+, CLK-) 파형일 수 있다. 다만, HSDT 입력 시퀀스가 포치 구간에만 삽입되는 것은 아니고, 상태 에러가 감지되는 시점에 동기되어 클록 신호(DCLK)에 삽입될 수 있다.

상태 에러는 도 4에 도시된 표와 같이 다양한 종료가 있다.

도 4는 상태 에러를 나타내는 표이다.

예를 들어, 에러 신호(ERS)는 16비트를 포함하는 신호로서, 각 비트마다 나타내는 상태 에러가 설정되어 있을 수 있다.

예를 들어, 에러 신호(ESR)의 어드레스 0의 비트는 "SoT"의 발생 여부를 나타낸다. "SoT"는 'Startssion'으로, "SoT"는 MIPI규약(alliance)에서정한프로토콜대로전송이안되었을 때 발생하는 에러이다.

에러 신호(ESR)의 어드레스 1의 비트는 "SoT"의 발생 여부를 나타낸다. "SoT"SoT가맞지않을 때 발생하는 에러이다.

각 어드레스에 대응하는 상태 에러가 검출될 때, 해당 어드레스의 비트는 '1'이 되고, 반대의 경우 '0'이다.

이와 같이, 다른 실시 예에서는 상태 에러가 발생할 때, HSDT 입력 시퀀스를 삽입하여 HS 모드를 유지한다.

이하, 또 다른 실시 예에 따른 인터페이스를 설명한다.

또 다른 실시 예에서는 송신단에서 별도의 락 레지스터(Lock Register)를 설정하여 HS 모드 및 LP 모드 중 현재 선택된 모드를 지시한다. 락 레지스터 값은 데이터 및 클록 신호 중 어느 하나에 포함되거나, 별도의 레인을 통해 전송되는 다른 신호에 포함되어 수신단으로 전송될 수 있다.

도 5는 또 다른 실시 예에 따른 인터페이스를 나타낸 도면이다.

도 5에서는 별도의 레인을 구비하여 락 레지스터 값을 포함하는 신호가 해당 레인을 통해 전달되는 것으로 도시되어 있으나, 실시 예가 이에 한정되는 것은 아니다. 앞서 언급한 바와 같이, 데이터(DATA) 및 클록 신호(DCLK)에 락 레지스터가 포함될 수 있다.

인터페이스(30)는 송신단(120) 및 수신단(220)을 포함한다. 데이터 레인(101)을 통해 락 레지스터 값을 나타내는 신호(LRV)가 데이터(DATA)와 함께 패킷 형태로 수신단(220)으로 전송된다.

LP 모드에서HS 모드로전환시, 송신단(120)은고속 데이터 전송(HSDT)을시작하고,락레지스터의 값을1로설정하고, 송신단(120)은 락 레지스터 값 1에 대응하는 신호(LRV)를수신단으로전송한다.

수신단(220)은 신호(LRV)에 포함된 락 레지스터 값 1에 따라HS모드로현 송신 모드를 인식하고, 락 레지스터 값이 변경되지 않는 한 HS 모드에 따라 동작한다. 예를 들어, 외부 노이즈에 의해 LP 모드 전환이 발생하는 종래 기술과 달리, 수신단(220)은 노이즈에 관계 없이 락 레지스터 값에만 의존하여 현 모드를 인식한다. 따라서, 수신단(220)은 신호(LRV)에 포함된 락 레지스터 값 1에 따라 HSDT로수신된데이터를유효한데이터라고판단한다.

HS모드에서 LP모드로 전환시, 송신단(120)은락 레지스터의 값을 0으로설정하고,락레지스터 값 0을 포함하는 신호(LRV)를 수신단(220)으로전송한다. 송신단(120)은 저전력 데이터 전송(LPDT)을 시작한다.

수신단(220)은 신호(LRV)에 포함된 락 레지스터 값 0에 따라 LP 모드로 인식하고, LPDT(Low Power Data Transmission)로수신된데이터가유효한데이터라고판단한다.

이와 같이, 또 다른 실시 예는 락 레지스터를 사용하여 ESD에 의한 외부 노이즈를 인터페이스로부터 차단할 수 있다.

지금까지 설명한 실시 예들에서 송신단은 셋트에 포함되고, 수신단은 디스플레이에 포함될 수 있다.

도 6은 실시 예들에 따른 인터페이스를 통해 연결된 셋트와 디스플레이를 나타낸 도면이다.

도 6에 도시된 바와 같이, 셋트(1)와 디스플레이(2)의 신호 제어부(300)는 인터페이스(10)을 통해 연결되어 있다.

셋트(1)에서 생성된 데이터(DATA) 및 클록 신호(DCLK)는 인터페이스(10)를 통해 디스플레이(2)의 신호 제어부(300)에 전송된다. 도 6에 도시된 인터페이스(10) 대신, 도 3 및 도 5에 도시된 인터페이스(20, 30)가 셋트(1)와 디스플레이(2) 사이에 적용될 수 있다.

디스플레이(2)는 신호 제어부(300), 데이터 구동 회로(400), 스캔 구동 회로(500), 및 표시부(600)을 포함한다.

신호 제어부(300)는 수신단(200)으로부터 전달된 영상 정보와 타이밍 정보에 따라 영상 데이터 신호(ImD), 데이터 구동 제어 신호(CONT1), 및 스캔 구동 제어 신호(CONT2)를 생성한다. 영상 데이터 신호(ImD)는 영상 정보에 따라 각 화소의 계조를 나타내는 데이터로 구성된다.

데이트 구동 회로(400)는 영상 데이터 신호(ImD)에 따라 복수의 데이터 전압(Vdata[1]-Vdata[n])을 생성하고, 데이터 구동 제어 신호(CONT1)에 따라 표시부(600)에 전달한다.

스캔 구동 회로(500)는 스캔 구동 제어 신호(CONT2)에 따라 복수의 스캔 신호(Scan[1]-Scan[n])를 생성하여 표시부(600)에 전달한다.

표시부(600)는 복수의 스캔 선(예를 들어, Si), 복수의 데이터 선(예를 들어, Dj), 및 복수의 화소(예를 들어, PX)를 포함한다. 화소(PX)에는 대응하는 주사선(Si)를 통해 전달되는 스캔 신호(Scan[i])의 인에이블 기간 동안 대응하는 데이터 선(Dj)을 통해 전달되는 데이터 전압(Vdata[j])이 기입된다.

화소(PX)는 기입된 데이터 전압(Vdata[j])에 따라 발광하고, 발광 소자로서 OLED(Organic Light Emitting Diode) 소자, 또는 액정 소자를 포함할 수 있다.

실시 예들에 따른 인터페이스(10, 20, 30)를 통해 신호 제어부(300)는 ESD에 의한 노이즈의 간섭 없이 데이터(DATA)를 수신할 수 있다. 따라서 디스플레이(2)의 화질이 ESD에 의해 저하되는 문제를 방지할 수 있다.

이상에서 실시 예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

인터페이스(10, 20, 30)
송신단(100, 110, 120)
수신단(200, 210, 220)
레인(101, 102, 103)
셋트(1)
디스플레이(2)
신호 제어부(300)
데이터 구동 회로(400)
스캔 구동 회로(500)
표시부(600)

Claims (15)

1. 데이터 및 클록 신호를 데이터 레인 및 클록 레인을 통해 전송하는 송신단, 및
   상기 데이터 및 상기 클록 신호를 수신하는 수신단을 포함하고,
   상기 송신단은 상기 클록 신호에 주기적으로 HSDT 입력 시퀀스를 삽입하는 인터페이스.
2. 제1항에 있어서,
   상기 송신단은,
   상기 클록 신호의 포치 구간에 상기 HSDT 입력 시퀀스를 삽입하는 인터페이스.
3. 제2항에 있어서,
   상기 클록 신호는 제1 클록 신호 및 제2 클록 신호를 포함하고,
   상기 HSDT 입력 시퀀스는,
   상기 제1 클록 신호의 레벨과 상기 제2 클록 신호의 레벨의 조합으로 구분되는 구간들을 포함하는 인터페이스.
4. 제3항에 있어서,
   상기 HSDT 입력 시퀀스는,
   상기 제1 클록 신호의 제1 레벨과 상기 제2 클록 신호의 상기 제1 레벨, 상기 제1 클록 신호의 제2 레벨과 상기 제2 클록 신호의 상기 제1 레벨, 및 상기 제1 클록 신호의 상기 제2 레벨과 상기 제2 클록 신호의 상기 제2 레벨의 조합으로 구분되는 세 구간을 포함하는 인터페이스.
5. 데이터 및 클록 신호를 데이터 레인 및 클록 레인을 통해 전송하는 송신단, 및
   상기 데이터 및 상기 클록 신호를 수신하는 수신단을 포함하고,
   상기 수신단은 감지된 상태 에러에 대응하는 에러 신호를 상기 송신단으로 전송하고, 상기 송신단은 상기 에러 신호에 감지될 때 상기 클록 신호에 HSDT 입력 시퀀스를 삽입하는 인터페이스.
6. 제5항에 있어서,
   상기 클록 신호는 제1 클록 신호 및 제2 클록 신호를 포함하고,
   상기 HSDT 입력 시퀀스는,
   상기 제1 클록 신호의 레벨과 상기 제2 클록 신호의 레벨의 조합으로 구분되는 구간들을 포함하는 인터페이스.
7. 제6항에 있어서,
   상기 HSDT 입력 시퀀스는,
   상기 제1 클록 신호의 제1 레벨과 상기 제2 클록 신호의 상기 제1 레벨, 상기 제1 클록 신호의 제2 레벨과 상기 제2 클록 신호의 상기 제1 레벨, 및 상기 제1 클록 신호의 상기 제2 레벨과 상기 제2 클록 신호의 상기 제2 레벨의 조합으로 구분되는 세 구간을 포함하는 인터페이스.
8. 고속 모드 및 저전력 모드 중 어느 하나를 나타내는 락 레지스터를 설정하고, 데이터 및 클록 신호와 함께 상기 락 레지스터의 값을 데이터 레인 및 클록 레인을 통해 전송하는 송신단, 및
   상기 데이터 및 상기 클록 신호를 수신하고, 상기 락 레지스터 값에 따라 송신 모드를 인식하여 수신된 데이터의 유효성을 결정하는 수신단을 포함하는 인터페이스.
9. 제8항에 있어서,
   상기 저전력 모드에서 상기 고속 모드로 전환 시,
   상기 송신단은 고속 데이터 전송을 시작하고, 상기 락 레지스터 값을 상기 고속 모드를 나타내는 값으로 설정하고, 상기 설정된 락 레지스터 값에 대응하는 신호를 상기 수신단으로 전송하는 인터페이스.
10. 제9항에 있어서,
    상기 수신단은,
    상기 설정된 락 레지스터 값에 대응하는 신호에 따라 상기 고속 모드로 인식하고, 상기 고속 데이터 전송으로 수신된 데이터를 유효한 데이터라고 판단하는 인터페이스.
11. 제8항에 있어서,
    상기 고속 모드에서 상기 저전력 모드로 전환 시,
    상기 송신단은 상기 락 레지스터 값을 상기 저전력 모드를 나타내는 값으로 설정하고, 상기 설정된 락 레지스터 값에 대응하는 신호를 상기 수신단으로 전송하는 인터페이스.
12. 제11항에 있어서,
    상기 수신단은,
    상기 설정된 락 레지스터 값에 대응하는 신호에 따라 상기 저전력 모드로 인식하고, 상기 저전력 데이터 전송으로 수신된 데이터를 유효한 데이터라고 판단하는 인터페이스.
13. 셋트로부터 인터페이스를 통해 데이터와 클록 신호를 수신하는 디스플레이에 있어서,
    상기 데이터 및 상기 클록 신호로부터 영상 데이터 신호 및 데이터 구동 제어 신호를 생성하는 신호 제어부, 및
    상기 영상 데이터 신호 및 상기 데이터 구동 제어 신호에 따라 복수의 데이터 전압을 생성하는 데이터 구동 회로를 포함하고,
    상기 클록 신호에는 HSDT 입력 시퀀스가 삽입된 디스플레이.
14. 제13항에 있어서,
    상기 클록 신호에는 상기 HSDT 입력 시퀀스가 주기적으로 삽입된 디스플레이.
15. 제13항에 있어서,
    상기 신호 제어부는,
    상기 감지된 상태 에러에 대응하는 에러 신호를 상기 인터페이스의 송신단으로 전송하는 수신단을 포함하고,
    상기 HSDT 입력 시퀀스는 상기 에러 신호 전송 후 상기 클록 신호에 삽입되는 디스플레이.

Images