KR20130065227A

KR20130065227A - 표시장치와 그 제어 방법

Info

Publication number: KR20130065227A
Application number: KR1020110131995A
Authority: KR
Inventors: 장수혁; 남현택
Original assignee: 엘지디스플레이 주식회사
Priority date: 2011-12-09
Filing date: 2011-12-09
Publication date: 2013-06-19
Also published as: KR101957970B1

Abstract

본 발명은 표시장치와 그 제어 방법에 관한 것으로, 그 표시장치의 타이밍 콘트롤러는 외부 입력 클럭신호에서 허용된 주파수 범위 내에서 최대 주파수로 내부 클럭신호를 발생하고, 입력 영상의 데이터를 체크하여 무신호 입력 기간을 판단하여 무신호 입력 기간에 노시그널 모드로 동작하고 상기 무신호 입력 기간 이외의 기간에 노말 모드로 동작한다. 상기 타이밍 콘트롤러는 상기 노말 모드와 상기 노시그널 모드에서 상기 내부 클럭신호를 기반으로 하여 표시패널 구동회로에 전송되는 데이터의 전송 타이밍과 상기 표시패널 구동회로의 동작 타이밍을 제어한다.

Description

표시장치와 그 제어 방법{DISPLAY DEVICE AND CONTROL METHOD THOREOF}

본 발명은 표시장치와 그 제어 방법에 관한 것이다.

기존의 브라운관의 단점을 해결하는 각종 평판표시장치(Flat Panel Display)가 시판되고 있다. 이러한 평판표시장치는 표시패널, 표시패널 구동회로, 타이밍 콘트롤러 등을 포함하고 있다.

표시패널의 픽셀 어레이에는 데이터라인들과 스캔라인들(또는 게이트라인들)이 교차되고, 픽셀들이 매트릭스 형태로 배치된다. 표시패널 구동회로는 노말 모드에서 입력 영상의 데이터를 표시패널(20)의 픽셀들에 기입하고, 노시그널 모드에서 내부 데이터(IDATA)를 표시패널(20)의 픽셀들에 기입한다. 표시패널 구동회로는 디지털 비디오 데이터를 데이터전압으로 변환하여 데이터라인들에 공급하는 데이터 구동회로, 데이터전압에 동기되는 스캔펄스(또는 게이트펄스)를 스캔라인들에 순차적으로 공급하는 스캔 구동회로 등을 포함한다. 타이밍 콘트롤러는 데이터 구동회로에 디지털 비디오 데이터를 공급하고, 데이터 구동회로와 스캔 구동회로 각각의 동작 타이밍을 제어한다.

타이밍 콘트롤러는 입력 영상의 디지털 비디오 데이터와 함께 입력되는 타이밍 신호들을 기반으로 하여 데이터 구동회로에 전송하고 그 타이밍 신호들에 기초로 하여 표시패널 구동회로들의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 콘트롤러에는 도 1 및 도 2와 같이 노말 모드(Normal mode)와 노시그널 모드(Nosignal mode)와 같은 동작 모드가 설정될 수 있다. 도 1에서 "input DE"는 입력 영상 신호와 동기되어 타이밍 콘트롤러에 입력되는 외부 입력 데이터 인에이블 신호로서 대략 1 수평기간 주기를 갖는다. "DCLK"는 외부 입력 데이터 인에이블 신호(input DE) 보다 높은 주파수로 타이밍 콘트롤러에 입력되는 외부 입력 클럭신호이다.

도 1에서 "V.Blank"는 버티컬 블랭크(Vertical blank) 기간으로서 1 프레임 분량의 영상 데이터와 그 다음 프레임 분량의 영상 데이터 사이에 영상이 없는 시간을 의미한다. 프레임 스타트(frame start) 시점은 버티컬 블랭크 기간 이후에 입력되는 외부 입력 데이터 인에이블신호(Input DE)를 기준으로 정해진다. 타이밍 콘트롤러는 외부 입력 데이터 인에이블신호(Input DE)의 로우 로직 레벨 구간을 카운트하여 그 기간이 정상적인 버티컬 블랭크 기간 보다 길어지면 무신호 입력(No signal input)으로 인식한다. 타이밍 콘트롤러는 도 1 및 도 2와 같이 노말 모드로부터 노시그널 모드로 전환될 때 클럭신호(Sel. Clock)가 불규칙하므로 1 또는 2 프레임 기간 이후에 프레임 스타트를 재개한다.

타이밍 콘트롤러는 입력 영상 신호를 체크하여 정상적인 입력 영상 신호가 수신되는 것으로 확인되면, 노말 모드로 동작하여 입력 영상 신호와 함께 입력되는 외부 타이밍 신호(input DE, DCLK)에 기반으로 하여 데이터를 샘플링하여 데이터 구동회로에 전송하고 데이터 구동회로와 스캔 구동회로의 동작 타이밍을 제어한다.

타이밍 콘트롤러는 입력 영상 신호를 체크하여 정상적인 신호가 수신되지 않거나 비정상적인 신호가 수신되는 것으로 판단되면 노시그널 모드로 동작한다. 타이밍 콘트롤러는 노시그널 모드 동작을 위하여, 도 2와 같이 내부 위상 고정 루프(phase locked loop, PLL)로부터 발생된 내부 클럭(PCLK)에 기반으로 하여 내부 데이터 인에이블신호를 생성한다. 타이밍 콘트롤러는 노시그널 모드에서 내부 클럭(PCLK)과 내부 데이터 인에이블 신호를 기반으로 하여 데이터를 데이터 구동회로에 전송하고 데이터 구동회로와 스캔 구동회로의 동작 타이밍을 제어한다. 타이밍 콘트롤러는 방송 채널이 변경되거나 호스트 시스템에 연결되는 외부 기기가 변경되는 시간에 노시그널 모드로 동작할 수 있다.

도 1 및 도 2에서 "Detect"는 입력 영상 신호의 체크 결과로 발생되는 신호로서, 정상적인 입력 신호가 타이밍 콘트롤러에 입력되면 로우 로직 레벨(Low logic level)로 발생되는 반면, 타이밍 콘트롤러에 영상 신호가 입력되지 않거나(무신호) 비정상적인 신호가 입력되는 경우에 하이 로직 레벨(high logic level)로 발생된다. "Free Run"은 타이밍 콘트롤러의 내부에서 생성된 내부 데이터 인에이블 신호이다. "Selected DE"는 노말 모드로부터 노시그널 모드로 스위칭될 때 선택되는 데이터 인에이블 신호이다. 타이밍 콘트롤러는 노말 모드에서 외부 입력 데이터 인에이블신호(inpul DE)를 선택하고 노시그널 모드에서 내부 데이터 인에이블신호를 선택한다. 도 2에서, "Sel. Clock"은 노말 모드로부터 노시그널 모드로 스위칭될 때 데이터 구동회로와 스캔 구동회로를 제어하기 위하여 최종 선택되는 데이터 인에이블 신호이다.

타이밍 콘트롤러의 노말 모드와 노시그널 모드의 스위칭 과정에서 다음과 같은 문제가 있다.

첫째, 도 2의 붉은 색 파형과 같이 모드 스위칭 시에 외부 입력 클럭신호와 내부 클럭 신호가 스위칭될 때 최종 선택 클럭(Sel. Clock)은 비정상적으로 트랜지션(Abnormal transition)되어 클럭 주기가 불규칙적으로 변화는 클럭 구간을 포함한다. 이 경우에, 최종 선택 클럭(Sel. Clock)을 기준으로 데이터 구동회로와 스캔 구동회로의 동작 타이밍이 제어되기 때문에 표시화면에 비정상적인 이미지가 표시되고 1 프레임 기간 내에서 스캐닝이 여러 차례 재개되어 소비전력이 급증할 수 있다.

둘째, 외부 입력 타이밍 신호들(input DE, DCLK)은 표시패널의 해상도마다 허용되는 주파수 범위 내에서 그 주파수가 선택될 수 있다. 따라서, 같은 표시장치에 연결되는 호스트 시스템 A와 B를 가정할 때, 호스트 시스템 A로부터 발생되는 외부 입력 타이밍 신호와 호스트 시스템 B로부터 발생되는 외부 입력 타이밍 신호의 주파수가 달라질 수 있다. 이러한 허용 가능한 주파수 범위를 고려하여 데이터 구동회로의 IC(Integrated Circuit)는 일정한 주파수 범위 내에서 동작되도록 설계되어야 한다.

셋째, 도 1과 같이 노말 모드에서 노시그널 모드로 스위칭되거나 그 반대일 경우에 타이밍 콘트롤러의 출력이 안정화되기까지 많은 시간이 소요되고 그 시간 동안 데이터 구동회로와 스캔 구동회로가 오동작하고 표시패널에 비정상적인 이미지가 표시된다.

본 발명은 타이밍 콘트롤러의 동작 모드가 스위칭될 때에 클럭이 불규칙적으로 변하는 현상을 방지할 수 있는 표시장치와 그 제어 방법을 제공한다.

본 발명의 표시장치는 데이터라인들과 스캔라인들이 직교하고 매트릭스 형태로 배치된 픽셀들을 포함하는 표시패널; 상기 표시패널에 데이터를 기입하기 위한 표시패널 구동회로; 상기 표시패널에 상기 데이터를 전송하고 상기 표시패널 구동회로의 동작 타이밍을 제어하는 타이밍 콘트롤러; 입력 영상의 데이터를 상기 타이밍 콘트롤러로 전송하고, 미리 설정된 주파수 범위 내의 주파수를 갖는 외부 입력 클럭신호를 상기 타이밍 콘트롤러로 전송하는 호스트 시스템을 포함한다.

상기 타이밍 콘트롤러는 상기 주파수 범위 내에서 최대 주파수로 내부 클럭신호를 발생하고, 상기 입력 영상의 데이터를 체크하여 무신호 입력 기간을 판단하여 무신호 입력 기간에 노시그널 모드로 동작하고 상기 무신호 입력 기간 이외의 기간에 노말 모드로 동작한다.

상기 타이밍 콘트롤러는 상기 노말 모드와 상기 노시그널 모드에서 상기 내부 클럭신호를 기반으로 하여 상기 표시패널 구동회로에 전송되는 데이터의 전송 타이밍과 상기 표시패널 구동회로의 동작 타이밍을 제어한다.

상기 타이밍 콘트롤러는 상기 입력 영상의 데이터를 저장하는 내장 메모리를 포함한다. 상기 타이밍 콘트롤러는 상기 외부 입력 클럭신호를 기반으로 하여 라이트 인에이블 신호를 발생하여 상기 라이트 인에이블신호와 상기 입력 영상의 데이터를 상기 내장 메모리에 입력하여 상기 내장 메모리에 상기 입력 영상의 데이터를 기입한다. 상기 타이밍 콘트롤러는 상기 내부 클럭신호를 기반으로 하여 리드 인에이블 신호를 발생하여 상기 리드 인에이블신호를 상기 내장 메모리에 입력하여 상기 내장 메모리에 저장된 상기 입력 영상의 데이터를 독출한다.

상기 표시패널 구동회로는 상기 데이터를 데이터전압으로 변환하여 상기 데이터라인들에 공급하는 데이터 구동회로; 및 상기 데이터전압에 동기되는 스캔펄스를 상기 스캔라인들에 공급하는 스캔 구동회로를 포함한다. 상기 데이터 구동회로의 동작 주파수는 하나의 특정 주파수이다.

상기 타이밍 콘트롤러는 상기 라이트 인에이블 신호와 상기 리드 인에이블 신호를 발생하고 상기 입력 영상의 데이터를 상기 내장 메모리에 입력하는 내부 제어신호 발생회로; 발진기의 출력을 이용하여 상기 내부 클럭신호를 발생하는 내부 클럭 발생부; 상기 외부 입력 클럭신호와 함께 수신되는 외부 입력 데이터 인에이블 신호를 상기 내부 클럭신호로 카운트하여 상기 무신호 입력 기간을 판단하고 상기 무신호 입력 기간에 선택 신호를 인에이블시키는 입력 신호 체크부; 상기 노시그널 모드에서 상기 내부 클럭신호를 기반으로 내부 데이터 인에이블신호를 발생하고, 미리 설정된 내부 데이터와 함께 상기 내부 데이터 인에이블 신호를 출력하는 내부 타이밍 신호 발생부; 상기 입력 신호 체크부부터의 선택신호에 응답하여 상기 노말 모드에서 상기 내장 메모리로부터 입력되는 데이터와 데이터 인에이블신호를 선택하고, 상기 노시그널 모드에서 상기 내부 타이밍 신호 발생부로부터 입력되는 내부 데이터와 내부 데이터 인에이블신호를 선택하는 멀티플렉서; 및 상기 멀티플렉서에 의해 선택된 데이터와 데이터 인에이블신호를 입력 받아 상기 표시패널 구동회로에 상기 데이터를 전송하고, 상기 내부 클럭신호를 기반으로 상기 표시패널 구동회로에 전송되는 데이터의 전송 타이밍과 상기 표시패널 구동회로의 동작 타이밍을 제어하는 로직부를 포함한다.

상기 로직부에 입력되는 내부 클럭신호는 상기 노말 모드와 상기 노시그널 모드에서 지속적으로 규칙성을 유지한다.

상기 로직부는 상기 내부 클럭신호를 기반으로 하여 주변 회로를 제어하고, 외부 메모리를 억세스한다.

상기 로직부는 상기 멀티플렉서로부터 입력되는 데이터 인에이블신호를 카운트하고, 상기 노말 모드와 상기 노시그널 모드 사이의 스위칭 기간에 상기 데이터 인에이블신호의 카운트 값을 현재 값으로 유지한다.

상기 내부 데이터 인에이블신호는 상기 데이터 인에이블신호의 카운트 값이 상기 표시패널의 수직 해상도값이 될 때까지 발생된 후에, 상기 데이터 인에이블신호의 카운트 값이 0으로 초기화되는 버티컬 블랭크 기간 동안 로우 로직 레벨로 디스에이블된다.

상기 표시패널은 액정표시장치(LCD), 전계 방출표시장치(FED), 플라즈마 디스플레이 패널(PDP), 및 유기발광다이오드소자(OLED)를 포함한 전계발광 표시장치(ELD), 전기영동 표시소자(EPD) 중 어느 하나의 표시패널이다.

상기 표시장치의 제어 방법은 상기 타이밍 콘트롤러 내에서 내부 클럭신호를 방생하되, 상기 외부 입력 클럭신호의 주파수 범위 내에서 최대 주파수로 상기 내부 클럭신호의 주파수를 고정하는 단계; 상기 입력 영상의 데이터를 체크하여 무신호 입력 기간을 판단하여 무신호 입력 기간에 노시그널 모드로 상기 타이밍 콘트롤러의 동작 모드를 제어하고, 상기 무신호 입력 기간 이외의 기간에 상기 타이밍 콘트롤러의 동작 모드를 노말 모드로 제어하는 단계; 상기 타이밍 콘트롤러를 이용하여 상기 노말 모드와 상기 노시그널 모드에서 상기 내부 클럭신호를 기반으로 하여 상기 표시패널 구동회로에 전송되는 데이터의 전송 타이밍과 상기 표시패널 구동회로의 동작 타이밍을 제어하는 단계를 포함한다.

본 발명은 타이밍 콘트롤러의 동작 모드에 관계없이 입력 클럭신호의 주파수 범위 내에서 최대 주파수로 고정된 내부 클럭신호를 기반으로 하여 표시패널 구동회로의 동작 타이밍과 상기 표시패널 구동회로에 전송되는 데이터의 전송 타이밍을 제어한다. 그 결과, 본 발명의 타이밍 콘트롤러는 동작 모드가 스위칭될 때에도 표시패널 구동회로의 동작 타이밍과 상기 표시패널 구동회로에 전송되는 데이터의 전송 타이밍을 제어하기 위한 클럭신호의 규칙성을 유지할 수 있다.

나아가, 본 발명은 타이밍 콘트롤러의 동작 모드가 스위칭될 때에서 표시패널에 비정상적인 이미지를 표시하지 않고 표시패널 구동회로의 오동작을 방지할 수 있다.

도 1은 노말 모드로부터 노시그널 모드로 타이밍 콘트롤러의 동작 모드가 전환될 때 타이밍 콘트롤러에 의해 선택되는 데이터 인에이블 신호의 예를 보여 주는 파형도이다.
도 2는 노말 모드로부터 노시그널 모드로 타이밍 콘트롤러의 동작 모드가 전환될 때 타이밍 콘트롤러에 의해 선택되는 클럭신호의 예를 보여 주는 파형도이다.
도 3은 본 발명의 실시예에 따른 표시장치를 보여 주는 블록도이다.
도 4는 도 3에 도시된 타이밍 콘트롤러를 상세히 보여 주는 블록도이다.
도 5는 본 발명의 실시예에 따른 외부 입력 클럭신호와 내부 클럭신호의 예를 보여 주는 파형도이다.
도 6은 도 5에 도시된 버퍼 메모리의 입/출력 동작을 보여 주는 파형도이다.
도 7은 본 발명의 실시예에 따른 타이밍 콘트롤러의 동작 모드가 전환될 때 타이밍 콘트롤러에 의해 선택되는 데이터 인에이블 신호의 예를 보여 주는 파형도이다.
도 8은 노말 모드와 노시그널 모드의 스위칭 과정에서 타이밍 콘트롤러에 의해 선택되는 데이터 인에이블신호와 프레임 스타트 시점을 보여 주는 파형도이다.

본 발명의 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 전계 방출표시장치(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 및 유기발광다이오드소자(Organic Light Emitting Diode, OLED)를 포함한 전계발광 표시장치(Electroluminescence Display Device, ELD), 전기영동 표시소자(Electrophoresis, EPD) 등의 평판 표시장치를 의미한다. 이하의 실시예에서, 설명되는 표시패널은 상기 평판 표시장치의 표시패널을 의미한다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 3을 참조하면, 본 발명의 표시장치는 표시패널(20), 표시패널 구동회로, 타이밍 콘트롤러(10) 등을 포함한다.

표시패널(20)의 픽셀 어레이는 데이터라인들(14), 데이터라인들(14)과 직교되는 스캔라인들(18), 데이터라인들과 스캔라인들에 의해 정의된 픽셀 영역에 매트릭스 형태로 형성된 픽셀들을 포함한다. 표시패널 구동회로는 데이터 구동회로(12)와 스캔 구동회로(16)를 포함한다.

데이터 구동회로(12)는 다수의 소스 드라이브 IC들을 포함하여 타이밍 콘트롤러(10)로부터 입력되는 디지털 비디오 데이터를 감마보상전압으로 변환하여 데이터전압을 발생한다. 데이터전압은 데이터라인들(14)과, 그 데이터라인들에 연결된 TFT(Thin Film Transistor)를 통해 픽셀의 픽셀 전극에 공급된다.

스캔 구동회로(16)는 타이밍 콘트롤러(10)의 제어 하에 데이터전압에 동기되는 스캔펄스를 스캔라인들(18)에 순차적으로 공급한다. 픽셀들 각각에 유기발광다이오드소자(OLED)가 형성된 전계발광 표시장치에서, 픽셀들의 초기화와 구동 TFT의 문턱전압 보상 기간에 유기발광다이오드의 발광을 차단하는 발광제어펄스가 발광제어라인들을 통해 공급될 수 있다. 발광제어라인들은 스캔라인들과 나란한 방향으로 픽셀 어레이에 형성될 수 있다. 이 경우에 스캔 구동회로(16)는 타이밍 콘트롤러(10)의 제어 하에 발광제어라인들에 발광제어펄스를 순차적으로 공급한다.

타이밍 콘트롤러(10)는 입력 영상의 디지털 비디오 데이터와 함께, 외부 입력 데이터 인에이블 신호(DE)와 외부 입력 클럭신호(DCLK) 등의 외부 입력 타이밍 신호를 소스 드라이브 IC들(S-IC)를 호스트 시스템(22)으로부터 수신한다. 입력 영상의 디지털 비디오 데이터와 외부 입력 타이밍 신호의 주파수는 디스플레이 신호 전송 표준에 의해 정해진 일정한 주파수 범위 내에서 호스트 시스템(22)에 의해 선택될 수 있다. 따라서, 타이밍 콘트롤러(10)에 수신되는 입력 영상의 디지털 비디오 데이터와 외부 타이밍 신호의 주파수는 고정되어 있지 않고 호스트 시스템(22)에 따라 달라질 수 있다. 예를 들어, 표시패널(20)의 해상도가 Full HD(FHD) 해상도(1920 × 1080)일 때 외부 입력 클럭신호(DCLK)의 주파수는 40 Mhz ~ 80 Mhz 사이의 주파수로 타이밍 콘트롤러(10)에 입력될 수 있다. 외부 입력 데이터 인에이블 신호(DE)의 주파수는 외부 입력 클럭신호(DCLK)를 수직 해상도(또는 표시패널의 라인수)로 나눈 값이므로 외부 입력 클럭신호(DCLK)에 따라 달라질 수 있다.

타이밍 콘트롤러(10)는 외부 입력 클럭신호의 최대 주파수로 내부 클럭신호(PCLK)을 발생하고, 그 내부 클럭신호(PCLK)를 기반으로 하여 동작 모드에 무관하게 내장 버퍼 메모리에 저장된 데이터를 데이터 구동회로(12)로 전송한다. 타이밍 콘트롤러(10)는 동작 모드에 무관하게 내부 클럭신호(PCLK)를 기반으로 하여 데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 소스 타이밍 제어신호(SDC)와, 스캔 구동회로(16)의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호(GDC)를 발생한다.

타이밍 콘트롤러(10)에는 주변 회로(51)와 외부 메모리(52)가 접속될 수 있다. 주변 회로(51)는 다양한 회로들이 포함될 수 있다. 일 예로, 주변 회로(51)는 파워 IC(Power IC), 프로그래머블 감마 IC(Programmable gamma IC) 등을 포함할 수 있다. 파워 IC는 표시패널(20)의 구동에 필요한 아날로그 구동 전압들을 발생한다. 예를 들어, 파워 IC는 픽셀 어레이의 공통전극에 공급되는 공통전압, 표시패널의 고전위 데이터 구동전원(VDD), 표시패널의 저전위 데이터 구동전원(VSS), 감마 기준전압(또는 감마보상전압의 탭(tap) 전압), 스캔펄스의 전압 등을 발생한다. 프로그래머블 감마 IC는 I2C 버스를 통해 입력되는 디지털 데이터값에 따라 감마보상전압을 출력한다. 타이밍 콘트롤러(10)는 내부 클럭신호(PCLK)를 기반으로 하여 파워 IC와 프로그래머블 감마 IC의 동작을 제어할 수 있다. 외부 메모리(52)는 데이터가 일시 저장되는 프레임 메모리와, 비휘발성 메모리 등을 포함할 수 있다. 프레임 메모리는 DDR-SDRAM(Double-Data-Rate Synchronous Dynamic Random Access Memory) 메모리일 수 있다. 비휘발성 메모리는 화질 보상이나 소비 전력 제한을 위한 특성 곡선 데이터가 설정된 룩업 테이블이 저장되는 EEPROM (Electrically Erasable Programmable Read-Only Memory)일 수 있다.

호스트 시스템(22)은 TV 시스템, 홈 시어터 시스템, 개인용 컴퓨터(PC), 방송 수신용 셋톱 박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 폰 시스템(Phone system) 중 어느 하나일 수 있다. 호스트 시스템(22)은 디지털 비디오 데이터와 함께 외부 입력 타이밍 신호(DE, DCLK)을 타이밍 콘트롤러(10)로 전송한다.

도 4는 타이밍 콘트롤러(10)를 상세히 보여 주는 블록도이다.

도 4를 참조하면, 타이밍 콘트롤러(10)는 인터페이스 수신부(31), 내부 제어신호 발생회로(32), 버퍼 메모리(33), 발진기(35), 내부 클럭 발생부(36), 입력 신호 체크부(37), 내부 타이밍 신호 발생부(38), 멀티플렉서(34), 로직부(40) 등을 포함한다.

인터페이스 수신부(31)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등과 같은 표준 인터페이스 규격으로 입력 영상의 디지털 비디오 데이터와 외부 입력 타이밍 신호(DE, DCLK)를 수신하여 내부 제어신호 발생회로(32)로 전송한다.

내부 제어신호 발생회로(32)는 외부 입력 클럭신호(DCLK)를 기반으로 하여 라이트 인에이블 신호(Write Enable signal, WEn)를 발생하고, 내부 데이터 인에이블신호(PCLK)를 기반으로 하여 리드 인에이블 신호(Read Enable, REn)를 발생한다. 라이트 인에이블 신호(WEN)는 버퍼 메모리(33)에 1 라인 데이터가 기입되는 시간을 제어한다. 버퍼 메모리(33)는 라인 메모리로 선택될 수 있다. 리드 인에이블 신호(REn)는 버퍼 메모리(33)로부터 데이터를 독출(Readout)하는 시간을 제어한다. 라이트 인에이블 신호(WEN), 리드 인에이블 신호(Read Enable, REN)는 대략 1 수평기간의 주기를 갖는다.

내부 제어신호 발생회로(32)는 입력 영상의 디지털 비디오 데이터(DATA)를 외부 입력 클럭신호(DCLK)에 맞추어 샘플링하고 라이트 인에이블 신호(WEn)에 동기하여 버퍼 메모리(33)에 기입한다. 버퍼 메모리(33)는 리드 인에이블 신호(REn)에 의해 정의된 시간 동안 내부 클럭신호(PCLK)의 클럭 타이밍에 맞추어 저장된 데이터를 멀티플렉서(34)로 전송한다. 따라서, 버퍼 메모리(33)에는 외부 입력 클럭신호(DCLK)의 클럭 타이밍에 맞추어 데이터가 기입하므로 입력 영상 데이터를 정확하게 손실없이 저장한다. 버퍼 메모리(33)는 내부 클럭신호(PCLK)에 동기되어 손실 없이 데이터를 멀티플렉서(34)로 전송한다.

리드 인에이블 신호(REn)는 데이터 인에이블신호(NDE)로서 버퍼 메모리(33)로부터 독출된 데이터(RDATA)와 동기되어 그 데이터(RDATA)와 함께 멀티플렉서(34)에 입력된다.

발진기(35)는 기준 클럭을 내부 클럭 발생부(36)에 공급한다. 내부 클럭 발생부(36)는 내부 위상 고정 루프(phase locked loop, PLL) 또는 지연 락 루프(Delayed locked loop, DLL)와 같은 클럭 발생기를 이용하여 내부 클럭신호(PCLK)을 발생한다. 내부 클럭신호(PCLK)는 외부 입력 클럭(DCLK)의 최대 주파수로 발생된다.

입력 신호 체크부(37)는 외부 입력 데이터 인에이블신호(DE)의 로우 로직 레벨을 내부 클럭신호(PCLK)로 카운트하여 입력 영상 신호의 입력 여부를 판단하고, 로우 로직 레벨 기간이 정상적으로 입력 영상 신호가 수신되는 경우보다 길어질 경우에 무신호 입력으로 판단한다. 입력 신호 체크부(37)는 무신호 입력 기간(노시그널 모드) 동안 선택 신호(SEL)를 하이 로직 레벨로 발생하고, 정상적으로 입력 영상 신호가 수신되는 기간(노말 모드)에 선택 신호(SEL)를 로우 로직 레벨로 발생한다. 입력 신호 체크부(37)로부터 출력된 선택 신호(SEL)는 로직부(40)에도 공급된다. 로직부(40)는 선택신호(SEL)에 따라 현재의 동작 모드를 인식할 수 있다.

내부 타이밍 신호 발생부(38)는 노시그널 모드에서 표시패널(20)에 기입될 소정의 내부 데이터(IDATA)를 저장하고 있다. 내부 데이터(IDATA)는 소정의 메시지, 로고, 시간 데이터 등 최소의 데이터로 설정될 수 있다. 내부 타이밍 신호 발생부(38)는 선택신호(SEL)의 하이 로직 레벨에 응답하여 노시그널 모드에서만 내부 클럭신호(PCLK)를 기반으로 내부 데이터 인에이블신호(IDE)를 발생하고, 그 내부 데이터 인에이블신호(IDE)를 내부 데이터(IDATA)에 동기시켜 내부 데이터(IDATA)와 함께 멀티플렉서(34)로 전송한다.

멀티플렉서(34)는 노말 모드에서 선택신호(SEL)의 로우 로직 레벨에 응답하여 버퍼 메모리(33)로부터 입력되는 데이터(RDATA)와 데이터 인에이블신호(NDE)를 선택하여 로직부(40)에 공급한다. 반면에, 멀티플렉서(34)는 노시그널 모드에서 선택신호(SEL)의 하이 로직 레벨에 응답하여 내부 타이밍 신호 발생부(38)로부터 입력되는 데이터(IDATA)와 데이터 인에이블신호(IDE)를 선택하여 로직부(40)에 공급한다. 버퍼 메모리(33)로부터 멀티플렉서(34)로 입력되는 데이터 인에이블신호(NDE)와, 내부 타이밍 신호 발생부(38)로부터 입력되는 데이터 인에이블신호(IDE)는 모두 내부 클럭신호(PCLK)를 기반으로 발생되기 때문에 내부 클럭신호(PCLK)에 동기된다.

멀티플렉서(34)로부터 출력되는 데이터 인에이블신호(SDE)는 실질적으로 동일한 데이터 인에이블신호들(NDE, IDE) 중 어느 하나이기 때문에 노말 모드와 노시그널 모드의 스위칭 시에도 항상 내부 클럭신호(PCLK)에 동기되고 비정상적인 트랜지션 없이 규칙적으로 발생된다. 따라서, 로직부(40)에는 노말 모드와 노시그널 모드의 스위칭시에 RDATA와 IDATA 사이에서 스위칭되는 데이터(SDATA)가 입력되고, 비정상적인 트랜지션 구간 없이 규칙적인 펄스로 연속하는 데이터 인에이블신호(SDE)가 입력된다.

로직부(40)는 데이터 인터페이스 송신부(41), 소스 타이밍 제어신호 발생부(42), 스캔 타이밍 제어신호 발생부(42), 주변 회로 제어부(44), 메모리 제어부(45) 등을 포함한다. 데이터 인터페이스 송신부(41)는 mini LVDS 인터페이스 규격과 같은 타이밍 콘트롤러(10)와 데이터 구동회로(12) 간 표준 인터페이스를 통해 데이터 구동회로(12)에 내부 클럭신호(PCLK)의 클럭 타이밍에 맞추어 디지털 비디오 데이터를 전송한다. 데이터 구동회로(12)의 소스 드라이브 IC들은 최대 주파수로 고정된 내부 클럭신호(PCLK)의 클럭 타이밍에 맞추어 데이터가 수신되므로 호스트 시스템으로부터 입력되는 신호의 주파수 허용 범위를 고려하여 설계되지 않고 그 동작 주파수가 하나의 주파수로 설계된다. 스캔 구동회로(16) 역시 하나의 동작 주파수로 설계된다.

소스 타이밍 제어신호 발생부(42)는 내부 클럭신호(PCLK)를 기반으로 하여 소스 타이밍 제어신호(SDC)를 발생한다. 스캔 타이밍 제어신호 발생부(43)는 내부 클럭신호(PCLK)를 기반으로 하여 스캔 타이밍 제어신호(GDC)를 발생한다. 외부 메모리(52)에는 소스 타이밍 제어신호(SDC)와 스캔 타이밍 제어신호(GDC)의 펄스 주기, 라이징 타임, 폴링 타임 등의 파형 정보가 저장되어 있다. 따라서, 소스 타이밍 제어신호 발생부(42)와 스캔 타이밍 제어신호 발생부(43)는 데이터 인에이블신호(SDE)를 내부 클럭신호(PCLK)로 카운트하여 외부 메모리(52)로부터 입력되는 파형 정보에서 정의된 각종 타이밍 제어신호를 발생한다.

주변 회로 제어부(44)는 내부 클럭신호(PCLK)에 기반하여 주변 회로(51)를 제어한다. 메모리 제어부(45)는 내부 클럭신호(PCLK)에 기반하여 외부 메모리(52)를 제어한다.

DDR 메모리는 클럭이 불규칙하게 입력하는 순간 리셋(reset)된다. 즉, DDR 메모리의 클럭신호가 불규칙하게 되면 그 DDR 메모리가 리셋되어 저장되어 있던 데이터가 망실된다. 로직부(40)는 노말 모드와 노시그널 모드에 무관하게 항상 내부 클럭신호(PCLK) 기반으로 동작한다. 로직부(40)는 외부 메모리(52)인 DDR 메모리를 내부 클럭신호(PCLK) 기반으로 억세스한다. 따라서, 타이밍 콘트롤러(10)의 동작 모드가 노말 모드와 노시그널 모드 사이에 스위칭되더라도 DDR 메모리가 리셋되지 않는다. 본 발명은 타이밍 콘트롤러(10)의 동작 모드가 전환될 때 DDR 메모리가 비정상적으로 리셋되는 현상을 방지할 수 있다.

도 5는 외부 입력 클럭신호(DCLK)와 내부 클럭신호(PCLK)의 예를 보여 주는 파형도이다.

도 5를 참조하면, 표시패널(20)의 해상도가 Full HD(FHD) 해상도(1920 × 1080)일 때 외부 입력 클럭신호(DCLK)의 주파수는 40 Mhz ~ 80 Mhz 사이의 주파수로 타이밍 콘트롤러(10)에 입력된다. 이에 비하여, 타이밍 콘트롤러(10) 내에서 생성된 내부 클럭신호(PCLK)의 주파수는 같은 해상도에서 허용되는 최대 주파수인 80 Mhz로 고정된다. 외부 입력 클럭신호(DCLK)의 주파수는 표시패널(20)의 해상도에 따라 표준에서 허용 가능한 주파수 허용 범위 내에서 선택될 수 있다. 내부 클럭신호(PCLK)는 표시패널(20)의 해상도에 관계없이 외부 입력 클럭신호(DCLK)의 주파수 범위에서 최대 주파수로 고정된다.

도 6은 버퍼 메모리(33)의 입/출력 동작을 보여 주는 파형도이다.

도 6을 참조하면, 라이트 인에이블 신호(WEn)는 외부 입력 클럭신호(DCLK)를 기반으로 하여 발생되고 표시패널(20)의 수평 해상도(또는 표시패널의 1 라인) 분량의 데이터를 버퍼 메모리(33)에 기입하는 시간을 정의한다. "WData"는 라이트 인에이블 신호(WEn)에 동기되어 버퍼 메모리(33)에 입력되는 데이터이다.

리드 인에이블 신호(REn)는 내부 클럭신호(PCLK)를 기반으로 발생되고 버퍼 메모리(33)로부터 표시패널의 수평 해상도(또는 표시패널의 1 라인) 분량의 데이터를 독출하는데 필요한 시간을 정의한다. 리드 인에이블 신호(REn)는 라이트 인에이블 신호(WEn)의 1 펄스 주기 만큼 지연된 시간부터 발생되기 시작한다. 리드 인에이블 신호(REn)는 라이트 인에이블 신호(WEn)의 라이징 에지(또는 폴링 에지)에 동기하여 하이 로직 레벨로 인에이블(enable)된다. 리드 인에이블 신호(REn)는 데이터 인에이블신호(NDE)로서 멀티플렉서(34)에 입력된다. 리드 인에이블 신호(REn)는 표시패널의 수평 해상도(또는 표시패널의 1 라인) 분량의 데이터가 버퍼 메모리(33)로부터 독출된 후에, 로우 로직 레벨로 디스에이블(disable)된다. "RData"는 리드 인에이블 신호(REn)에 동기되어 버퍼 메모리(33)로부터 출력되는 데이터이다.

도 7은 타이밍 콘트롤러(10)의 동작 모드가 전환될 때 타이밍 콘트롤러(10)에 의해 선택되는 데이터 인에이블 신호의 예를 보여 주는 파형도이다. 도 7에서 "P1"은 노말 모드를 의미하고, "P2"는 노시그널 모드를 의미한다.

도 7을 참조하면, 외부 입력 클럭신호(DCLK)의 주파수는 허용 주파수 범위 를 갖는다. 따라서, 외부 입력 클럭신호(DCLK)의 주파수는 허용 주파주 범위 내에서 최대 주파수 아래의 주파수로 타이밍 콘트롤러(10)에 입력될 수 있다. 이 경우에, 내부 클럭신호(PCLK)의 주파수는 허용 주파수 내의 최대 주파수로 고정되므로 외부 입력 클럭신호(DCLK)의 주파수보다 높을 수 있다.

입력 신호 체크부(37)는 내부 클럭신호(PCLK)를 기준으로 입력 영상 신호를 체크한다. 입력 신호 체크부(37)는 노시그널 모드에서 선택 신호(SEL)를 하이 로직 레벨로 인에이블시하는 반면, 노말 모드에서 선택 신호(SEL)르 로우 로직 레벨로 디스에이블한다. 종래 기술의 경우에, 노말 모드와 노시그널 모드의 스위칭 과정에서 주파수가 다르고 완전히 동기되지 않은 외부 입력 클럭신호(DCLK)와 내부 클럭신호(PCLK)를 스위칭하므로 SCLK 파형의 점선 원과 같이 불규칙한 주기로 트랜지션되는 비정상적 클럭 구간이 발생된다. 이에 비하여, 본 발명의 타이밍 콘트롤러(10)는 노말 모드와 노시그널 모드에 관계없이 로직부(40)에 내부 클럭신호(PCLK)를 입력한다. 본 발명의 타이밍 콘트롤러(10)는 노말 모드와 노시그널 모드의 스위칭 시에 내부 클럭신호(PCLK)를 로직부(40)에 지속적으로 공급한다. 따라서, 표시패널 구동회로의 타이밍 제어와 데이터 구동회로(12)의 데이터 전송 타이밍 제어에 기준이 되는 기준 클럭(SCLK)은 노말 모드와 노시그널 모드에서 항상 내부 클럭신호(PCLK)로 고정된다.

도 8은 노말 모드와 노시그널 모드의 스위칭 과정에서 타이밍 콘트롤러(10)에 의해 선택되는 데이터 인에이블신호와 프레임 스타트 시점을 보여 주는 파형도이다.

도 8을 참조하면, 로직부(40)의 카운터는 멀티플렉서(34)로부터 입력되는 데이터 인에이블신호(SDE)를 카운트한다. 로직부(40)는 데이터 인에이블신호(SDE)의 카운트 값(IDECNT)을 이용하여 타이밍 제어신호를 생성할 수 있다. 로직부(40)는 데이터 인에이블 신호(SDE)의 로우 로직 레벨 기간이 버티컬 블랭크(Vertical blank) 기간 이상일 때 카운트값(IDECNT)을 "0"으로 초기화하여 프레임 스타트 시점부터 재개한다.

로직부(40)는 IDECNT = 1일 때 프레임 스타트 시점으로 인식한다. 본 발명의 표시장치는 도 8과 같이 타이밍 콘트롤러(10)의 동작 모드 전환시에 지연 시간이 거의 없이 프레임 스타트를 재개할 수 있다.

로직부(40)는 입력 신호 체크부(37)로부터 입력되는 선택신호(SEL)에 따라 현재의 동작 모드를 판단할 수 있다. 로직부(40)는 입력 영상 신호가 없거나 비정상적인 신호가 입력되어 노말 모드로부터 노시그널 모드로 전환되는 경우에 데이터 인에이블신호(SDE)의 카운트 값(IDECNT)을 현재 값으로 유지(hold)한다.

표시패널의 수직 해상도값이 n일 때, 내부 타이밍 신호 발생부(38)는 노시그널 모드로 전환되는 초기에 내부 데이터 인에이블신호(IDE)를 IDECNT = n 이 될 때까지 정상적인 펄스로 출력한 후에 IDECNT = 0으로 초기화되는 버티컬 블랭크 기간 동안 로우 로직 레벨로 디스에이블된다. 따라서, 노말 모드로부터 노시그널 모드로 전환되는 과정에서 데이터의 누락이 없이 1 프레임 데이터가 연속적으로 데이터 구동회로(12)에 전송될 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10 : 타이밍 콘트롤러 12 : 데이터 구동회로
16 : 스캔 구동회로 31 : 인터페이스 수신부
32 : 내부 제어신호 발생회로 33 : 버퍼 메모리
34 : 멀티플렉서 35 : 발진기
36 : 내부 클럭 발생부 37 : 입력 신호 체크부
38 : 내부 타이밍 신호 발생부 40 : 로직부
51 : 주변 회로 52 : 외부 메모리

Claims

데이터라인들과 스캔라인들이 직교하고 매트릭스 형태로 배치된 픽셀들을 포함하는 표시패널;
상기 표시패널에 데이터를 기입하기 위한 표시패널 구동회로;
상기 표시패널에 상기 데이터를 전송하고 상기 표시패널 구동회로의 동작 타이밍을 제어하는 타이밍 콘트롤러;
입력 영상의 데이터를 상기 타이밍 콘트롤러로 전송하고, 미리 설정된 주파수 범위 내의 주파수를 갖는 외부 입력 클럭신호를 상기 타이밍 콘트롤러로 전송하는 호스트 시스템을 포함하고,
상기 타이밍 콘트롤러는,
상기 주파수 범위 내에서 최대 주파수로 내부 클럭신호를 발생하고,
상기 입력 영상의 데이터를 체크하여 무신호 입력 기간을 판단하여 무신호 입력 기간에 노시그널 모드로 동작하고 상기 무신호 입력 기간 이외의 기간에 노말 모드로 동작하며,
상기 노말 모드와 상기 노시그널 모드에서 상기 내부 클럭신호를 기반으로 하여 상기 표시패널 구동회로에 전송되는 데이터의 전송 타이밍과 상기 표시패널 구동회로의 동작 타이밍을 제어하는 것을 특징으로 하는 표시장치.
제 1 항에 있어서,
상기 타이밍 콘트롤러는,
상기 입력 영상의 데이터를 저장하는 내장 메모리를 포함하고,
상기 외부 입력 클럭신호를 기반으로 하여 라이트 인에이블 신호를 발생하여 상기 라이트 인에이블신호와 상기 입력 영상의 데이터를 상기 내장 메모리에 입력하여 상기 내장 메모리에 상기 입력 영상의 데이터를 기입하고,
상기 내부 클럭신호를 기반으로 하여 리드 인에이블 신호를 발생하여 상기 리드 인에이블신호를 상기 내장 메모리에 입력하여 상기 내장 메모리에 저장된 상기 입력 영상의 데이터를 독출하는 것을 특징으로 하는 표시장치.
제 1 항에 있어서,
상기 표시패널 구동회로는,
상기 데이터를 데이터전압으로 변환하여 상기 데이터라인들에 공급하는 데이터 구동회로; 및
상기 데이터전압에 동기되는 스캔펄스를 상기 스캔라인들에 공급하는 스캔 구동회로를 포함하고,
상기 데이터 구동회로의 동작 주파수는 하나의 특정 주파수인 것을 특징으로 하는 표시장치.
제 1 항에 있어서,
상기 타이밍 콘트롤러는,
상기 라이트 인에이블 신호와 상기 리드 인에이블 신호를 발생하고 상기 입력 영상의 데이터를 상기 내장 메모리에 입력하는 내부 제어신호 발생회로;
발진기의 출력을 이용하여 상기 내부 클럭신호를 발생하는 내부 클럭 발생부;
상기 외부 입력 클럭신호와 함께 수신되는 외부 입력 데이터 인에이블 신호를 상기 내부 클럭신호로 카운트하여 상기 무신호 입력 기간을 판단하고 상기 무신호 입력 기간에 선택 신호를 인에이블시키는 입력 신호 체크부;
상기 노시그널 모드에서 상기 내부 클럭신호를 기반으로 내부 데이터 인에이블신호를 발생하고, 미리 설정된 내부 데이터와 함께 상기 내부 데이터 인에이블 신호를 출력하는 내부 타이밍 신호 발생부;
상기 입력 신호 체크부부터의 선택신호에 응답하여 상기 노말 모드에서 상기 내장 메모리로부터 입력되는 데이터와 데이터 인에이블신호를 선택하고, 상기 노시그널 모드에서 상기 내부 타이밍 신호 발생부로부터 입력되는 내부 데이터와 내부 데이터 인에이블신호를 선택하는 멀티플렉서; 및
상기 멀티플렉서에 의해 선택된 데이터와 데이터 인에이블신호를 입력 받아 상기 표시패널 구동회로에 상기 데이터를 전송하고, 상기 내부 클럭신호를 기반으로 상기 표시패널 구동회로에 전송되는 데이터의 전송 타이밍과 상기 표시패널 구동회로의 동작 타이밍을 제어하는 로직부를 포함하고,
상기 로직부에 입력되는 내부 클럭신호는 상기 노말 모드와 상기 노시그널 모드에서 지속적으로 규칙성을 유지하는 것을 특징으로 하는 표시장치.
제 4 항에 있어서,
상기 로직부는,
상기 내부 클럭신호를 기반으로 하여 주변 회로를 제어하고,
상기 내부 클럭신호를 기반으로 하여 외부 메모리를 억세스하고,
상기 주변 회로는, 파워 IC와 프로그래머블 감마 IC 중 하나 이상을 포함하는 것을 특징으로 하는 표시장치.
제 1 항에 있어서,
상기 로직부는,
상기 멀티플렉서로부터 입력되는 데이터 인에이블신호를 카운트하고,
상기 노말 모드와 상기 노시그널 모드 사이의 스위칭 기간에 상기 데이터 인에이블신호의 카운트 값을 현재 값으로 유지하고,
상기 내부 데이터 인에이블신호는 상기 데이터 인에이블신호의 카운트 값이 상기 표시패널의 수직 해상도값이 될 때까지 발생된 후에, 상기 데이터 인에이블신호의 카운트 값이 0으로 초기화되는 버티컬 블랭크 기간 동안 로우 로직 레벨로 디스에이블되는 것을 특징으로 하는 표시장치.
제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
상기 표시패널은 액정표시장치(LCD), 전계 방출표시장치(FED), 플라즈마 디스플레이 패널(PDP), 및 유기발광다이오드소자(OLED)를 포함한 전계발광 표시장치(ELD), 전기영동 표시소자(EPD) 중 어느 하나의 표시패널인 것을 특징으로 하는 표시장치.
데이터라인들과 스캔라인들이 직교하고 매트릭스 형태로 배치된 픽셀들을 포함하는 표시패널, 상기 표시패널에 데이터를 기입하기 위한 표시패널 구동회로, 상기 표시패널에 상기 데이터를 전송하고 상기 표시패널 구동회로의 동작 타이밍을 제어하는 타이밍 콘트롤러, 및 입력 영상의 데이터를 상기 타이밍 콘트롤러로 전송하고, 미리 설정된 주파수 범위 내의 주파수를 갖는 외부 입력 클럭신호를 상기 타이밍 콘트롤러로 전송하는 호스트 시스템을 포함하는 표시장치의 제어 방법에 있어서,
상기 타이밍 콘트롤러 내에서 내부 클럭신호를 방생하되, 상기 외부 입력 클럭신호의 주파수 범위 내에서 최대 주파수로 상기 내부 클럭신호의 주파수를 고정하는 단계;
상기 입력 영상의 데이터를 체크하여 무신호 입력 기간을 판단하여 무신호 입력 기간에 노시그널 모드로 상기 타이밍 콘트롤러의 동작 모드를 제어하고, 상기 무신호 입력 기간 이외의 기간에 상기 타이밍 콘트롤러의 동작 모드를 노말 모드로 제어하는 단계; 및
상기 타이밍 콘트롤러를 이용하여 상기 노말 모드와 상기 노시그널 모드에서 상기 내부 클럭신호를 기반으로 하여 상기 표시패널 구동회로에 전송되는 데이터의 전송 타이밍과 상기 표시패널 구동회로의 동작 타이밍을 제어하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제어 방법.
제 7 항에 있어서,
상기 타이밍 콘트롤러 내에서 상기 외부 입력 클럭신호를 기반으로 하여 라이트 인에이블 신호를 발생하는 단계;
상기 타이밍 콘트롤러 내에서 상기 내부 클럭신호를 기반으로 하여 리드 인에이블 신호를 발생하는 단계;
상기 라이트 인에이블신호와 상기 입력 영상의 데이터를 상기 타이밍 콘트롤러의 내장 메모리에 입력하여 상기 내장 메모리에 상기 입력 영상의 데이터를 기입하는 단계;
상기 리드 인에이블신호를 상기 내장 메모리에 입력하여 상기 내장 메모리에 저장된 상기 입력 영상의 데이터를 독출하는 단계를 더 포함하는 것을 특징으로 하는 표시장치의 제어 방법.