KR101879053B1 - 보 레이트가 자동으로 설정되는 테스트 장치 - Google Patents

Abstract

호스트 장치와 통신을 수행할 때, 보 레이트가 자동으로 설정되는 테스트 장치가 개시된다.
본 발명의 일 양상에 따른 테스트 장치는 어플리케이션 프로세서(AP); 호스트 장치 및 어플리케이션 프로세서와 전기적으로 연결되고, 보 레이트를 자동 설정하는 FPGA(Field Programmable Gate Array); 호스트 장치 및 FPGA와 전기적 연결되어 데이터 출력 라인을 결정하는 스위치; FPGA와 연결되어 클럭신호를 제공하는 클럭발생부를 포함하며, 호스트 장치와 범용 비동기화 송수신기(UART)를 통해 통신을 수행하는 것을 특징으로 한다.

Description

보 레이트가 자동으로 설정되는 테스트 장치{Test equipment in which baud rate is set automatically}

본 발명은 테스트 장치에 관한 것으로서, 더욱 상세하게는 호스트 장치와 통신을 통해 데이터를 주고 받을 때 사용되는 보 레이트가 자동으로 설정되는 테스트 장치에 관한 것이다.

테스트 장치는 호스트 장치와 통신을 수행하기 위한 프로토콜로 일반적으로 범용 비동기식 송수신기(UART, Universal asynchronous receiver/transmitter)를 사용한다. 호스트 장치가 보 레이트(Baud Rate)를 새로 설정할 때마다 테스트 장치는 호스트 장치와 정상적인 데이터 송수신을 위하여 보 레이트를 일치시켜주어야 한다.

종래에는 도 1과 같이 FPGA는 하나의 보 레이트로 설정되어 펌웨어에 소프트웨어적으로 코딩되어 있다. 호스트 장치에서 보 레이트를 새로 설정하면, FPGA에서는 새로 설정된 보 레이트를 적용하기 위하여 펌웨어 재설정 및 다운로드를 하여 소프트웨어적으로 코드를 변경해야 한다. 호스트 장치의 보 레이트 설정이 바뀔 때마다 FPGA에서는 펌웨어 재설정 및 다운로드를 진행하여 펌웨어 코딩을 변경해야 하는 불편함이 있다.

대한민국 공개특허공보 제10-2008-0041946호 (2008.05.14.)

본 발명의 목적은 호스트 장치와 통신을 수행하는 동안 추가적으로 펌웨어 설정 및 다운로드를 수행하지 않고도 자동으로 보 레이트가 설정되는 테스트 장치를 제공하는 것이다. 또한, 설정된 보 레이트가 테스트 장치 내부간 통신에도 자동으로 설정되는 테스트 장치를 제공하는 것이다.

본 발명은 상기 과제를 해결하기 위해 도출된 것으로서, 본 발명의 일 양상에 따른 테스트 장치는 호스트 장치와 통신을 수행하는 장치로서, 어플리케이션 프로세서(AP), 호스트 장치 및 어플리케이션 프로세서와 전기적으로 연결되고, 보 레이트를 자동 설정하는 FPGA(Field Programmable Gate Array), 호스트 장치 및 FPGA와 전기적 연결되어 데이터 출력 라인을 결정하는 스위치, FPGA와 연결되어 클럭신호를 제공하는 클럭발생부를 포함하며, 호스트 장치와 범용 비동기화 송수신기(UART)를 통해 통신을 수행하는 것을 특징으로 한다.

본 발명의 다른 양상에 따르면, FPGA와 어플리케이션 프로세서(AP)는 범용 비동기화 송수신기(UART)를 통해 통신을 수행할 수 있다.

본 발명의 또 다른 양상에 따르면 어플리케이션 프로세서는 FPGA로부터 자동 설정된 보 레이트 정보를 전달 받고, 전달 받은 보 레이트로 자동 설정되어 통신할 수 있다.

본 발명의 또 다른 양상에 따르면 FPGA는 통신부, 카운터, 레지스터 및 판단부를 포함할 수 있다.

본 발명의 또 다른 양상에 따르면, 카운터는 클럭발생부로부터 제공 받은 클럭신호를 이용하여 호스트 장치로부터 입력된 테스트 데이터의 시작비트의 에지 변화 폭에 해당하는 클럭신호 개수를 카운팅할 수 있다.

본 발명의 또 다른 양상에 따르면, 레지스터는 카운팅 값에 대한 보 레이트를 매핑한 보율표를 저장하고 있는 것일 수 있다.

본 발명의 또 다른 양상에 따르면, 판단부는 카운팅 값과 보율표를 비교하여 보 레이트를 결정하는 것일 수 있다.

본 발명의 또 다른 양상에 따르면, 통신부는 결정된 보 레이트 정보를 전달 받아 보 레이트를 설정하고, 보 레이트 정보를 어플리케이션 프로세서에 전달하는 것일 수 있다.

본 발명의 또 다른 양상에 따르면, 클럭발생부는 FPGA 내부에 포함될 수 있는 것일 수 있다.

덧붙여 상기한 과제의 해결수단은, 본 발명의 특징을 모두 열거한 것은 아니다. 본 발명의 다양한 특징과 그에 따른 장점과 효과는 아래의 구체적인 실시형태를 참조하여 보다 상세하게 이해될 수 있을 것이다.

본 발명에 따르면, 테스트 장치가 호스트 장치와 통신을 수행하는 동안 FPGA가 추가적으로 펌웨어 설정 및 다운로드를 수행하지 않고도 보 레이트를 자동으로 설정되므로 용이하게 통신을 수행할 수 있다.

또한, 설정된 보 레이트가 테스트 장치 내부간 통신에도 자동으로 적용되므로 호스트 장치와 테스트 장치 간에 용이하게 통신을 수행할 수 있다.

도 1은 종래의 FPGA의 UART 통신 보 레이트 설정 시스템의 도면이다.
도 2는 본 발명의 일 실시예에 따른 보 레이트가 자동으로 설정되는 테스트 장치의 도면이다.
도 3은 본 발명의 다른 실시예에 따른 보 레이트가 자동으로 설정되는 테스트 장치의 도면이다.
도 4은 본 발명의 또 다른 일 실시예에 따른 보 레이트가 자동으로 설정되는 테스트 장치의 도면이다.

이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.

도 2는 본 발명의 일 실시예에 따른 보 레이트가 자동으로 설정되는 테스트 장치의 도면이다.

도 2를 참조하여 설명하면, 본 발명의 일 실시예에 따른 테스트 장치는 호스트 장치와 범용 비동기화 송수신기(UART)를 통해 통신을 하는 장치로서, 어플리케이션 프로세서(AP, 230), FPGA(Field Programmable Gate Array, 220), 스위치(210)을 포함한다.

호스트 장치(100)는 테스트 장치(200)와 테스트 관련 데이터를 송수신하는 것으로 다양한 형태의 장치일 수 있다. 일 예로, 개인용 컴퓨터(PC) 또는 노트북 컴퓨터 등으로 구성될 수 있다.

어플리케이션 프로세서(230)은 FPGA로부터 자동 설정된 보 레이트 정보를 전달 받고, 전달 받은 보 레이트로 자동 설정되어 통신할 수 있다.

FPGA(220)는 호스트 장치(100) 및 어플리케이션 프로세서(230)와 전기적으로 연결되고, 보 레이트를 자동으로 설정한다.

또한, FPGA(220)는 테스트 장치에서 파워 컨트롤 및 프로토콜 통신 컨트롤 역할을 수행할 수 있다.

스위치(210)은 호스트 장치(100) 및 FPGA(220)와 전기적 연결되어 데이터 출력 라인을 결정한다. 구체적으로 스위치(210)는 FPGA(220)로부터 수신 받은 선택신호(sel, 211)에 따라 호스트 장치로부터 입력된 데이터를 테스트 데이터 또는 전송 데이터 중 어느 데이터 라인으로 출력할지 결정한다. 선택신호(211)가 '0'인 경우, 테스트 데이터 라인(212)으로 입력 신호가 출력되고, 선택신호(211)가 '1'인 경우, 전송 데이터 라인(213)으로 입력된 데이터가 출력된다. 스위치 선택신호(211)의 디폴트 값은 '0'으로 설정되어 동작할 수 있다.

FPGA(220)와 어플리케이션 프로세서(AP, 230)는 범용 비동기화 송수신기(UART)를 통해 통신을 수행하여 디버깅할 수 있다.

도 3은 본 발명의 다른 실시예에 따른 보 레이트가 자동으로 설정되는 테스트 장치의 도면이다.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 테스트 장치는 호스트 장치와 범용 비동기화 송수신기(UART)를 통해 통신을 하는 장치로서, 어플리케이션 프로세서(AP, 230), FPGA(Field Programmable Gate Array, 220), 스위치(210), 클럭발생부(240)를 포함한다.

호스트 장치(100)는 테스트 장치(200)와 테스트 관련 데이터를 송수신하는 것으로 다양한 형태의 장치일 수 있다. 일 예로, 개인용 컴퓨터(PC) 또는 노트북 컴퓨터 등으로 구성될 수 있다.

어플리케이션 프로세서(230)은 FPGA로부터 자동 설정된 보 레이트 정보를 전달 받고, 전달 받은 보 레이트로 자동 설정되어 통신할 수 있다.

스위치(210)는 호스트 장치(100) 및 FPGA(220)와 전기적 연결되어 데이터 출력 라인을 결정한다. 구체적으로 스위치(210)는 FPGA(220)로부터 수신 받은 선택신호(sel, 211)에 따라 호스트 장치로부터 입력된 데이터를 테스트 데이터 또는 전송 데이터 중 어느 데이터 라인으로 출력할지 결정한다. 선택신호(211)가 '0'인 경우, 테스트 데이터 라인(212)으로 입력 신호가 출력되고, 선택신호(211)가 '1'인 경우, 전송 데이터 라인(213)으로 입력된 데이터가 출력된다. 스위치 선택신호(211)의 디폴트 값은 '0'으로 설정되어 동작할 수 있다.

FPGA(220)는 호스트 장치(100) 및 어플리케이션 프로세서(230)와 전기적으로 연결되고, 보 레이트를 자동으로 설정한다. 구체적으로 호스트 장치(100)로부터 입력된 데이터는 스위치 선택신호(211)의 디폴트 값에 따라 테스트 데이터 라인(212)으로 출력된다. FPGA(220)는 입력된 테스트 데이터로부터 호스트 장치(100)의 보 레이트를 계산하여 FPGA(220)의 설정된 보 레이트와 값이 동일한지 판단한다. 현재 설정된 값과 다른 것으로 판단되면 FPGA(220)의 통신부(221)에 새로운 보 레이트를 적용하고, 호스트 장치(100)에 동일한 데이터를 재전송할 것을 요청한다. 이와 동시에 통신부(221)는 어플리케이션 프로세서(AP, 230)에 새로운 보 레이트 정보를 전달하여 어플리케이션 프로세서도 설정된 보 레이트로 통신을 수행하도록 한다. 그런 다음, FPGA(220)는 스위치의 선택신호(211)에 '1'을 인가하여 호스트 장치로부터 재수신한 데이터를 전송 데이터 라인(213)을 통하여 입력받고, 수신 받은 데이터는 어플리케이션 프로세서(230)에 전달하여 테스트를 수행할 수 있도록 한다.

FPGA(220)와 어플리케이션 프로세서(AP, 230)는 범용 비동기화 송수신기(UART)를 통해 통신을 수행하여 디버깅할 수 있다.

FPGA(220)는 통신부(221), 카운터(222), 레지스터(224), 판단부(223) 및 제어부(225)를 포함할 수 있다.

FPGA(220)는 연결된 클럭발생부(240)로부터 클럭신호(CLK)을 제공받으며, 카운터(222)는 클럭신호를 이용하여 호스트 장치(100)로부터 입력된 테스트 데이터의 시작 비트의 에지 변화 폭에 해당하는 클럭신호 개수를 카운팅한다.

클럭발생부(240)는 오실레이터(241)와 위상동기회로(PLL, 242)로 구성되어, 특정 주파수를 갖는 클럭신호(CLK)을 발생시킬 수 있다.

레지스터(224)는 카운팅 값에 대한 보 레이트를 매핑한 보율표를 저장하고 있다.

판단부(223)는 카운터 값과 레지스터(224)에 저장된 보율표를 비교하여 보 레이트를 결정할 수 있다.

통신부(221)는 호스트 장치뿐 아니라 외부 장치와 여러가지 프로토콜을 사용하여 통신을 할 수 있는 것으로, 다양한 통신 속도를 이용하여 통신을 수행할 수 있다. 일 예로, 범용 비동기화 송수신기(UART)를 사용하여 통신할 때 다양한 보 레이트로 통신을 수행할 수 있다.

또한, 통신부(221)은 판단부(223)에서 결정된 보 레이트 정보를 제어부를 통해서 전달 받아 보 레이트를 설정하고, 보 레이트 정보를 어플리케이션 프로세서에 전달하여 어플리케이션 프로세서에서도 설정된 보 레이트로 통신을 수행하도록 할 수 있다.

도 4은 본 발명의 또 다른 일 실시예에 따른 보 레이트가 자동으로 설정되는 테스트 장치의 도면이다. 도3과 동일한 구성 요소에는 동일한 참조 부호를 붙이고, 설명을 생략한다.

도 4를 참조하면, 본 발명의 또 다른 일 실시예에 따른 호스트 장치와 범용 비동기화 송수신기(UART)를 통해 통신을 하는 장치로서, 어플리케이션 프로세서(AP, 230), FPGA(Field Programmable Gate Array, 220'), 스위치(210)을 포함한다.

FPGA(220')는 통신부(221), 카운터(222), 레지스터(224), 판단부(223), 제어부(225) 및 클럭발생부(240')를 포함할 수 있다.

클럭발생부(240')는 오실레이터(241')와 위상동기회로(PLL, 242')로 구성되어, 특정 주파수를 갖는 클럭신호(CLK)을 발생시킬 수 있다.

카운터(222)는 클럭발생부(240')에서 발생한 클럭신호(CLK)을 제공받아 호스트 장치(100)로부터 입력된 테스트 데이터의 시작 비트의 에지 변화 폭에 해당하는 클럭신호 개수를 카운팅한다.

레지스터(224)는 카운팅 값에 대한 보 레이트를 매핑한 보율표를 저장하고 있다.

판단부(223)는 카운터 값과 레지스터(224)에 저장된 보율표를 비교하여 보 레이트를 결정할 수 있다.

통신부(221)은 판단부에서 결정된 보 레이트 정보를 제어부를 통해서 전달 받아 보 레이트를 설정하고, 보 레이트 정보를 어플리케이션 프로세서에 전달하여 어플리케이션 프로세서에서도 설정된 보 레이트로 통신을 수행하도록 할 수 있다.

본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명에 따른 구성요소를 치환, 변형 및 변경할 수 있다는 것이 명백할 것이다.

100: 호스트 장치 200: 테스트장치
210: 스위치 211: 선택신호(sel)
212: 테스트 데이터 라인 213: 전송 데이터 라인
220, 220': FPGA 221: 통신부
222: 카운터 223: 판단부
224: 레지스터 225: 제어부
230: 어플리케이션 프로세서(AP) 240, 240': 클럭발생부
241, 241': 위상동기회로(PLL) 242, 242': 오실레이터

Claims (9)

1. 호스트 장치와 통신을 수행하며 보 레이트가 자동으로 설정되는 테스트 장치에 있어서,
   상기 테스트 장치는,
   어플리케이션 프로세서(AP);
   상기 호스트 장치 및 상기 어플리케이션 프로세서와 전기적으로 연결되고, 보 레이트를 자동 설정하는 FPGA(Field Programmable Gate Array);
   상기 호스트 장치 및 상기 FPGA와 전기적으로 연결되고, 상기 호스트 장치로부터 입력된 데이터를 상기 FPGA로 출력하기 위한 데이터 출력 라인을 결정하는 스위치; 및
   상기 FPGA와 연결되어 클럭신호(CLK)를 제공하는 클럭발생부를 포함하고, 호스트 장치와 범용 비동기화 송수신기(UART)를 통해 통신을 수행하며,
   상기 FPGA는 상기 클럭발생부로부터 제공 받은 클럭신호를 이용하여 상기 호스트 장치로부터 입력된 테스트 데이터의 시작비트의 에지 변화 폭에 해당하는 클럭신호 개수를 카운팅 하고, 상기 카운팅 값과 저장된 보율표를 비교하여 보 레이트를 결정하는 것을 특징으로 하는 보 레이트가 자동으로 설정되는 테스트 장치.
   
2. 제1항에 있어서,
   상기 FPGA와 상기 어플리케이션 프로세서(AP)는 범용 비동기화 송수신기(UART)를 통해 통신을 수행하는 것을 특징으로 하는 보 레이트가 자동으로 설정되는 테스트 장치.
   
3. 제1항 또는 제2항에 있어서,
   상기 어플리케이션 프로세서는 상기 FPGA로부터 결정된 보 레이트 정보를 전달 받고, 상기 보 레이트로 자동 설정되어 통신하는 것을 특징으로 하는 보 레이트가 자동으로 설정되는 테스트 장치.
   
4. 제1항에 있어서,
   상기 클럭발생부는 상기 FPGA 내부에 포함되는 것을 특징으로 하는 보 레이트가 자동으로 설정되는 테스트 장치.
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제

Images